本發(fā)明涉及航空發(fā)動機控制裝置檢測領域，特別地，涉及一種可編程邏輯器件檢測方法和裝置。

背景技術：

一種航空發(fā)動機控制裝置，在研制和元器件入廠驗收過程中，需要對內部的可編程邏輯器件(包括簡單PLD、復雜PLD和FPGA等)進行檢測，并且需要在不破壞結構和電路的情況下，對可編程邏輯器件進行分析和驗收。通過對可編程邏輯器件外圍電路的功能分析，明確可編程邏輯器件每個管腳的輸入輸出特性。然而，在現(xiàn)有技術中，可編程邏輯器件檢測裝置采用手動檢測和開環(huán)檢測的方法，接線復雜、占用儀器較多、對測試人員素質要求高、且無法實現(xiàn)數(shù)字化信息顯示、分析和存儲。

因此，現(xiàn)有技術中的可編程邏輯器件檢測裝置接線復雜、占用儀器較多、且對測試人員素質要求高是一件亟待解決的技術問題。

技術實現(xiàn)要素：

本發(fā)明提供了一種可編程邏輯器件檢測方法和裝置，以解決現(xiàn)有技術中的可編程邏輯器件檢測裝置接線復雜、占用儀器較多、且對測試人員素質要求高的技術問題。

本發(fā)明采用的技術方案如下：

根據(jù)本發(fā)明的一個方面，提供一種可編程邏輯器件檢測方法，包括步驟：

對待測可編程邏輯器件進行靜態(tài)組合邏輯覆蓋檢測和動態(tài)時序邏輯關系檢測；

結合靜態(tài)組合邏輯覆蓋檢測和動態(tài)時序邏輯關系檢測的結果以及根據(jù)待測可編程邏輯器件的外圍電路特征，獲取待測可編程邏輯器件的邏輯功能。

進一步地，對待測可編程邏輯器件進行靜態(tài)組合邏輯覆蓋檢測和動態(tài)時序邏輯關系檢測的步驟包括：

對待測可編程邏輯器件進行靜態(tài)組合邏輯覆蓋檢測，獲取待測可編程邏輯器件的輸入管腳與輸出管腳的組合邏輯關系；

對待測可編程邏輯器件進行動態(tài)時序邏輯關系檢測，獲取待測可編程邏輯器件的輸入管腳與輸出管腳的時序邏輯關系。

進一步地，對待測可編程邏輯器件進行靜態(tài)組合邏輯覆蓋檢測，獲取待測可編程邏輯器件的輸入管腳與輸出管腳的組合邏輯關系的步驟包括：

對待測可編程邏輯器件的輸入管腳采用邏輯覆蓋和遞增計數(shù)；

采集和記錄待測可編程邏輯器件的輸出管腳的高低電平；

對采集和記錄的待測可編程邏輯器件的輸出管腳的高低電平進行分析和處理，得出待測可編程邏輯器件的輸入管腳與輸出管腳的組合邏輯關系。

進一步地，對待測可編程邏輯器件進行動態(tài)時序邏輯關系檢測，獲取待測可編程邏輯器件的輸入管腳與輸出管腳的時序邏輯關系的步驟包括：

在待測可編程邏輯器件的輸入管腳上加入時鐘信號和時序信號；

同步監(jiān)測待測可編程邏輯器件的輸出管腳輸出的輸出信號的變化關系；

根據(jù)同步監(jiān)測的待測可編程邏輯器件的輸出管腳輸出的輸出信號的變化關系，找出可編程邏輯器件的輸入管腳與輸出管腳的時序邏輯關系。

進一步地，結合靜態(tài)組合邏輯覆蓋檢測和動態(tài)時序邏輯關系檢測的結果以及根據(jù)可編程邏輯器件的外圍電路特征，獲取待測可編程邏輯器件的邏輯功能的步驟包括：

結合靜態(tài)組合邏輯覆蓋檢測和動態(tài)時序邏輯關系檢測的結果以及根據(jù)待測可編程邏輯器件的外圍電路特征，得出待測可編程邏輯器件的功能框圖和狀態(tài)轉換圖，獲取待測可編程邏輯器件的邏輯功能。

根據(jù)本發(fā)明的另一方面，還提供了一種可編程邏輯器件檢測裝置，包括：

檢測模塊，用于對待測可編程邏輯器件進行靜態(tài)組合邏輯覆蓋檢測和動態(tài)時序邏輯關系檢測；

獲取模塊，用于結合靜態(tài)組合邏輯覆蓋檢測和動態(tài)時序邏輯關系檢測的結果以及根據(jù)待測可編程邏輯器件的外圍電路特征，獲取待測可編程邏輯器件的邏輯功能。

進一步地，檢測模塊包括組合邏輯關系獲取單元和時序邏輯關系獲取單元，

組合邏輯關系獲取單元，用于對待測可編程邏輯器件進行靜態(tài)組合邏輯覆蓋檢測，獲取待測可編程邏輯器件的輸入管腳與輸出管腳的組合邏輯關系；

時序邏輯關系獲取單元，用于對待測可編程邏輯器件進行動態(tài)時序邏輯關系檢測，獲取待測可編程邏輯器件的輸入管腳與輸出管腳的時序邏輯關系。

進一步地，組合邏輯關系獲取單元包括組合邏輯輸入子單元、組合邏輯輸出子單元和組合邏輯獲取子單元，

組合邏輯輸入子單元，用于對待測可編程邏輯器件的輸入管腳采用邏輯覆蓋和遞增計數(shù)；

組合邏輯輸出子單元，用于采集和記錄待測可編程邏輯器件的輸出管腳的高低電平；

組合邏輯獲取子單元，用于對采集和記錄的待測可編程邏輯器件的輸出管腳的高低電平進行分析和處理，得出待測可編程邏輯器件的輸入管腳與輸出管腳的組合邏輯關系。

進一步地，時序邏輯關系獲取單元包括時序邏輯輸入子單元、時序邏輯輸出子單元和時序邏輯獲取子單元，

時序邏輯輸入子單元，用于在待測可編程邏輯器件的輸入管腳上加入時鐘信號和時序信號；

時序邏輯輸出子單元，用于同步監(jiān)測待測可編程邏輯器件的輸出管腳輸出的輸出信號的變化關系；

時序邏輯獲取子單元，用于根據(jù)同步監(jiān)測的可編程邏輯器件的輸出管腳輸出的輸出信號的變化關系，找出待測可編程邏輯器件的輸入管腳與輸出管腳的時序邏輯關系。

進一步地，獲取模塊包括功能狀態(tài)獲取單元，

功能狀態(tài)獲取單元，用于結合靜態(tài)組合邏輯覆蓋檢測和動態(tài)時序邏輯關系檢測的結果以及根據(jù)待測可編程邏輯器件的外圍電路特征，得出待測可編程邏輯器件的功能框圖和狀態(tài)轉換圖，獲取待測可編程邏輯器件的邏輯功能。

本發(fā)明具有以下有益效果：

本發(fā)明提供的可編程邏輯器件檢測方法和裝置，采用靜態(tài)組合邏輯覆蓋檢測和動態(tài)時序邏輯關系檢測，獲取航空發(fā)動機控制裝置中的可編程邏輯器件的外特性，并根據(jù)可編程邏輯器件的外圍電路特征，結合得出可編程邏輯器件的邏輯功能。本發(fā)明提供的可編程邏輯器件檢測方法和裝置，可實現(xiàn)航空發(fā)動機控制裝置中的可編程邏輯器件的自動檢測，系統(tǒng)響應時間快、控制時間精準度高、波形復雜度高、測量范圍廣且檢測精度高。

除了上面所描述的目的、特征和優(yōu)點之外，本發(fā)明還有其它的目的、特征和優(yōu)點。下面將參照圖，對本發(fā)明作進一步詳細的說明。

附圖說明

構成本申請的一部分的附圖用來提供對本發(fā)明的進一步理解，本發(fā)明的示意性實施例及其說明用于解釋本發(fā)明，并不構成對本發(fā)明的不當限定。在附圖中：

圖1是本發(fā)明可編程邏輯器件檢測方法第一實施例的流程示意圖；

圖2是圖1中對待測可編程邏輯器件進行靜態(tài)組合邏輯覆蓋檢測和動態(tài)時序邏輯關系檢測的步驟的細化流程示意圖；

圖3是圖2中對待測可編程邏輯器件進行靜態(tài)組合邏輯覆蓋檢測，獲取待測可編程邏輯器件的輸入管腳與輸出管腳的組合邏輯關系的步驟的細化流程示意圖；

圖4是組合邏輯檢測設備的功能框圖；

圖5是圖4中D/A卡的電壓模式示意圖；

圖6是圖2中對待測可編程邏輯器件進行動態(tài)時序邏輯關系檢測，獲取待測可編程邏輯器件的輸入管腳與輸出管腳的時序邏輯關系的步驟的細化流程示意圖；

圖7是時序邏輯檢測設備的功能框圖；

圖8是本發(fā)明可編程邏輯器件檢測方法第二實施例的流程示意圖；

圖9是本發(fā)明可編程邏輯器件檢測裝置優(yōu)選實施例的結構框圖；

圖10是圖9中檢測模塊的功能模塊示意圖；

圖11是圖10中組合邏輯關系獲取單元的功能模塊示意圖；

圖12是圖10中時序邏輯關系獲取單元的功能模塊示意圖；

圖13是圖9中獲取模塊的功能模塊示意圖。

附圖標號說明：

10、檢測模塊；20、獲取模塊；11、組合邏輯關系獲取單元；12、時序邏輯關系獲取單元；111、組合邏輯輸入子單元；112、組合邏輯輸出子單元；113、組合邏輯獲取子單元；121、時序邏輯輸入子單元；122、時序邏輯輸出子單元；123、時序邏輯獲取子單元；21、功能狀態(tài)獲取單元；100、待測可編程邏輯器件；200、計算機；300、A/D卡；400、D/A卡；500、數(shù)字I/O卡；600、集成數(shù)據(jù)流盤模塊；700、控制器；800、用戶界面；900、機箱。

具體實施方式

需要說明的是，在不沖突的情況下，本申請中的實施例及實施例中的特征可以相互組合。下面將參考附圖并結合實施例來詳細說明本發(fā)明。

參照圖1，本發(fā)明的優(yōu)選實施例提供了一種可編程邏輯器件檢測方法，應用于可編程邏輯器件檢測系統(tǒng)中，用于彌補現(xiàn)有技術中的可編程邏輯器件(PLD，包括簡單PLD、復雜PLD、FPGA等)的手動檢測和開環(huán)檢測方法的不足之處。本實施例提供的可編程邏輯器件檢測系統(tǒng)，采用工控機、A/D卡、D/A卡、頻率量輸入輸出卡、可編程邏輯器件測試插座及調理電路構成硬件平臺，采用NI Labwindows/CVI軟件平臺，對待測可編程邏輯器件進行組合邏輯檢測、時序邏輯檢測(采集周期為1ms～2s)，對數(shù)據(jù)進行采集、顯示和存儲；采用NI機箱、NI控制器、高速數(shù)字I/O卡，采用NI Labwindows/CVI軟件平臺，進行高頻時序邏輯檢測設計(采樣頻率為1～12MHz)，以特定的、固化的檢測流程實現(xiàn)控制裝置上的待測可編程邏輯器件的自動檢測。本實施例提供的可編程邏輯器件檢測方法，包括步驟：

步驟S100、對待測可編程邏輯器件進行靜態(tài)組合邏輯覆蓋檢測和動態(tài)時序邏輯關系檢測。

對待測可編程邏輯器件進行外特性檢測，外特性檢測主要包括靜態(tài)組合邏輯覆蓋檢測和動態(tài)時序邏輯關系檢測兩種方式。其中，靜態(tài)組合邏輯覆蓋檢測用于獲取待測可編程邏輯器件各管腳之間的組合邏輯關系；動態(tài)時序邏輯關系檢測用于獲取待測可編程邏輯器件各管腳之間的時序邏輯關系。

步驟S200、結合靜態(tài)組合邏輯覆蓋檢測和動態(tài)時序邏輯關系檢測的結果以及根據(jù)待測可編程邏輯器件的外圍電路特征，獲取待測可編程邏輯器件的邏輯功能。

結合靜態(tài)組合邏輯覆蓋檢測和動態(tài)時序邏輯關系獲取的待測可編程邏輯器件各管腳之間的組合邏輯關系和時序邏輯關系，并且根據(jù)待測可編程邏輯器件的外圍電路特征，綜合得出待測可編程邏輯器件的邏輯功能。

本實施例提供的可編程邏輯器件檢測方法，采用靜態(tài)組合邏輯覆蓋檢測和動態(tài)時序邏輯關系檢測，獲取航空發(fā)動機控制裝置中的可編程邏輯器件的外特性，并根據(jù)可編程邏輯器件的外圍電路特征，結合得出可編程邏輯器件的邏輯功能。本實施例提供的可編程邏輯器件檢測方法，可實現(xiàn)航空發(fā)動機控制裝置中的可編程邏輯器件的自動檢測，系統(tǒng)響應時間快、控制時間精準度高、波形復雜度高、測量范圍廣且檢測精度高。

優(yōu)選地，如圖2所示，本實施例提供的可編程邏輯器件檢測方法，步驟S100包括：

步驟S110、對待測可編程邏輯器件進行靜態(tài)組合邏輯覆蓋檢測，獲取待測可編程邏輯器件的輸入管腳與輸出管腳的組合邏輯關系。

利用單步增1(數(shù)據(jù)范圍為000-3FF)的方式，對待測可編程邏輯器件進行靜態(tài)組合邏輯覆蓋檢測，獲取待測可編程邏輯器件的輸入管腳與輸出管腳的組合邏輯關系。

步驟S120、對待測可編程邏輯器件進行動態(tài)時序邏輯關系檢測，獲取待測可編程邏輯器件的輸入管腳與輸出管腳的時序邏輯關系。

對待測可編程邏輯器件進行動態(tài)時序邏輯關系檢測，通過對待測可編程邏輯器件的所有輸入管腳進行組合輸入，然后在可編程邏輯器件的所有輸出管腳中獲取所有輸入管腳在組合輸入時的變化關系，從而取待測可編程邏輯器件的輸入管腳與輸出管腳的時序邏輯關系。

本實施例提供的可編程邏輯器件檢測方法，采用靜態(tài)組合邏輯覆蓋檢測和動態(tài)時序邏輯關系檢測，獲取測可編程邏輯器件的輸入管腳與輸出管腳的組合邏輯關系和時序邏輯關系。本實施例提供的可編程邏輯器件檢測方法，可實現(xiàn)航空發(fā)動機控制裝置中的可編程邏輯器件的自動檢測，系統(tǒng)響應時間快、控制時間精準度高、波形復雜度高、測量范圍廣且檢測精度高。

優(yōu)選地，如圖3所示，本實施例提供的可編程邏輯器件檢測方法，步驟S110包括：

步驟S111、對待測可編程邏輯器件的輸入管腳采用邏輯覆蓋和遞增計數(shù)。

如圖4所示，可編程邏輯器件檢測系統(tǒng)包括組合邏輯檢測設備和時序邏輯檢測設備，組合邏輯檢測設備包括計算機200、A/D卡300以及D/A卡400，A/D卡300以及D/A卡400連接在計算機200和待測可編程邏輯器件100之間，A/D卡300用于對待測可編程邏輯器件100輸出的數(shù)據(jù)進行模數(shù)轉換，D/A卡400用于對計算機200輸出的數(shù)據(jù)進數(shù)模轉換。組合邏輯檢測設備以計算機200、A/D卡300和D/A卡400為核心，用測試電纜將A/D卡300、D/A卡400與可編程邏輯器件測試插座對應的待測可編程邏輯器件100的相應通道進行連接。在檢測時，同時提供可編程邏輯器件的電源、時鐘信號輸入和頻率量信號輸入。組合邏輯的輸出僅與當前的輸入有關，因此對待測可編程邏輯器件所有輸入管腳采用邏輯覆蓋和遞增計數(shù)的方法。其中，D/A卡的電壓模式如圖5所示。

步驟S112、采集和記錄待測可編程邏輯器件的輸出管腳的高低電平。

在計算機顯示屏的用戶界面上實時顯示輸入輸出波形，同時用文本文檔格式記錄待測可編程邏輯器件所有輸出管腳的電平高低。

步驟S113、對采集和記錄的待測可編程邏輯器件的輸出管腳的高低電平進行分析和處理，得出待測可編程邏輯器件的輸入管腳與輸出管腳的組合邏輯關系。

對采集和記錄的待測可編程邏輯器件的輸出管腳的高低電平進行分析和處理，可以得到組合邏輯的真值表，從而獲取待測可編程邏輯器件的輸入管腳與輸出管腳的組合邏輯關系。

本實施例提供的可編程邏輯器件檢測方法，通過采集和記錄待測可編程邏輯器件的輸出管腳的高低電平；對采集和記錄的待測可編程邏輯器件的輸出管腳的高低電平進行分析和處理，得出待測可編程邏輯器件的輸入管腳與輸出管腳的組合邏輯關系；對采集和記錄的待測可編程邏輯器件的輸出管腳的高低電平進行分析和處理，得出待測可編程邏輯器件的輸入管腳與輸出管腳的組合邏輯關系，即待測可編程邏輯器件的輸入管腳與輸出管腳的組合邏輯關系式。從而實現(xiàn)航空發(fā)動機控制裝置中的可編程邏輯器件的自動檢測，本實施例提供的可編程邏輯器件檢測方法，系統(tǒng)響應時間快、控制時間精準度高、波形復雜度高、測量范圍廣且檢測精度高。

可選地，如圖6所示，本實施例提供的可編程邏輯器件檢測方法，步驟S120包括：

步驟S121、在待測可編程邏輯器件的輸入管腳上加入時鐘信號和時序信號。

如圖7所示，時序邏輯檢測設備包括數(shù)字I/O卡500、集成數(shù)據(jù)流盤模塊600、控制器700、用戶界面800以及機箱900，數(shù)字I/O卡500與待測可編程邏輯器件100相連，用于作為待測可編程邏輯器件100的數(shù)據(jù)輸入輸出接口；集成數(shù)據(jù)流盤模塊600與數(shù)字I/O卡500相連，控制器分別與集成數(shù)據(jù)流盤模塊600和用戶界面800相連，用于存儲數(shù)據(jù)；數(shù)字I/O卡500、集成數(shù)據(jù)流盤模塊600、控制器700設置在機箱900內。時序邏輯的輸出不但與輸入有關，還與可編程邏輯器件檢測系統(tǒng)的上一個狀態(tài)有關，因此，在待測可編程邏輯器件的輸入管腳上加入時鐘信號和時序信號以形成時鐘沿，對時序邏輯的輸出進行檢測。

步驟S122、同步監(jiān)測待測可編程邏輯器件的輸出管腳輸出的輸出信號的變化關系。

待測可編程邏輯器件的輸出管腳中輸出電平的變化由時鐘沿驅動，因此針對所有待測可編程邏輯器件的輸入管腳上的每一種組合，對輸出電平進行數(shù)據(jù)采集和顯示，對每一種組合的時序進行檢測和記錄，同時利用示波器和邏輯分析儀進行時序波形的記錄和對比。

步驟S123、根據(jù)同步監(jiān)測的待測可編程邏輯器件的輸出管腳輸出的輸出信號的變化關系，找出可編程邏輯器件的輸入管腳與輸出管腳的時序邏輯關系。

時序邏輯檢測裝置的設計關鍵在于對時鐘頻率進行匹配，因此對待測可編程邏輯器件先進行時序邏輯檢測(采集周期為1ms～2s)，然后再進行更高速采集(如1～12MHz采樣頻率)功能的時序邏輯檢測裝置設計，并且根據(jù)同步監(jiān)測的待測可編程邏輯器件的輸出管腳輸出的輸出信號的變化關系，找出可編程邏輯器件的輸入管腳與輸出管腳的時序邏輯關系。匹配不同的時鐘頻率，對可編程邏輯器件檢測系統(tǒng)的軟硬件組成、采樣速度、存儲能力是不同的。

本實施例提供的可編程邏輯器件檢測方法，通過在待測可編程邏輯器件的輸入管腳上加入時鐘信號和時序信號；同步監(jiān)測待測可編程邏輯器件的輸出管腳輸出的輸出信號的變化關系；根據(jù)同步監(jiān)測的待測可編程邏輯器件的輸出管腳輸出的輸出信號的變化關系，找出可編程邏輯器件的輸入管腳與輸出管腳的時序邏輯關系，從而實現(xiàn)航空發(fā)動機控制裝置中的可編程邏輯器件的自動檢測，系統(tǒng)響應時間快、控制時間精準度高、波形復雜度高、測量范圍廣且檢測精度高。

優(yōu)選地，如圖8所示，本實施例提供的可編程邏輯器件檢測方法，步驟S200包括：

步驟S200A、結合靜態(tài)組合邏輯覆蓋檢測和動態(tài)時序邏輯關系檢測的結果以及根據(jù)待測可編程邏輯器件的外圍電路特征，得出待測可編程邏輯器件的功能框圖和狀態(tài)轉換圖，獲取待測可編程邏輯器件的邏輯功能。

在本實施例中，結合靜態(tài)組合邏輯覆蓋檢測和動態(tài)時序邏輯關系檢測，獲取待測可編程邏輯器件各管腳之間的組合邏輯關系和時序邏輯關系，即獲取待測可編程邏輯器件的輸入管腳和輸出管腳的邏輯電平，分析得出待測可編程邏輯器件的組合邏輯關系式；以及根據(jù)信號需求，通過數(shù)百種組合并實時調整時序，得出輸出時序邏輯，并且根據(jù)待測可編程邏輯器件的外圍電路特征，得出待測可編程邏輯器件的功能框圖和狀態(tài)轉換圖，從而掌握待測可編程邏輯器件的邏輯功能，為可編程邏輯器件的檢測、分析和驗證提供支持。

本實施例提供的可編程邏輯器件檢測方法，結合靜態(tài)組合邏輯覆蓋檢測和動態(tài)時序邏輯關系檢測的結果以及根據(jù)待測可編程邏輯器件的外圍電路特征，得出待測可編程邏輯器件的功能框圖和狀態(tài)轉換圖，獲取待測可編程邏輯器件的邏輯功能，從而實現(xiàn)航空發(fā)動機控制裝置中的可編程邏輯器件的自動檢測。本實施例提供的可編程邏輯器件檢測方法，系統(tǒng)響應時間快、控制時間精準度高、波形復雜度高、測量范圍廣且檢測精度高。

在本實施例中，可編程邏輯器件檢測系統(tǒng)的硬件包括PXI機箱、PXI控制器和數(shù)字I/O卡(如采用32通道的數(shù)字波形發(fā)生器/分析儀，邏輯電平與TTL、3.3V供電電壓、2.5V供電電壓、1.8V供電電壓、LVTTL兼容，最大時鐘頻率為100MHz，每個通道的板載64Mb內存)。通過將提供給待測可編程邏輯器件的時鐘信號(如1～12MHz)同時輸入給數(shù)字I/O卡的外接時鐘端，讀取時鐘周期的電平高低，以記錄待測可編程邏輯器件每個輸出通道受時鐘沿驅動的高低電平結果。比如待測可編程邏輯器件檢測時間為3s，則每個通道的板載內存可以保存3s×12MHz×1bit＝36Mb的數(shù)據(jù)。一次檢測完畢后點擊保存按鈕，可將8通道的板載內存數(shù)據(jù)存至PXI控制器硬盤。

在本實施例中，軟件平臺采用NI LabView，當檢測數(shù)據(jù)所需內存值大于板載內存，那么需將1s×12MHz×1bit/通道×8通道＝12MB/s的數(shù)據(jù)實時保存至硬盤，待檢測完畢后進行回放?？捎眉蓴?shù)據(jù)流盤模塊進行數(shù)據(jù)存儲，采用API函數(shù)將原始數(shù)據(jù)和通道的標定信息從板卡通過DMA方式直接傳輸至硬盤。

優(yōu)選地，如圖9所示，本實施例提供一種可編程邏輯器件檢測裝置，應用于可編程邏輯器件檢測系統(tǒng)中，用于彌補現(xiàn)有技術中的可編程邏輯器件(PLD，包括簡單PLD、復雜PLD、FPGA等)的手動檢測和開環(huán)檢測方法的不足之處。本實施例提供的可編程邏輯器件檢測系統(tǒng)，采用工控機、A/D卡、D/A卡、頻率量輸入輸出卡、可編程邏輯器件測試插座及調理電路構成硬件平臺，采用NI Labwindows/CVI軟件平臺，對待測可編程邏輯器件進行組合邏輯檢測、時序邏輯檢測(采集周期為1ms～2s)，對數(shù)據(jù)進行采集、顯示和存儲；采用NI機箱、NI控制器、高速數(shù)字I/O卡，采用NI Labwindows/CVI軟件平臺，進行高頻時序邏輯檢測設計(采樣頻率為1～12MHz)，以特定的、固化的檢測流程實現(xiàn)控制裝置上的待測可編程邏輯器件的自動檢測。該可編程邏輯器件檢測裝置包括檢測模塊10和獲取模塊20，其中，檢測模塊10，用于對待測可編程邏輯器件進行靜態(tài)組合邏輯覆蓋檢測和動態(tài)時序邏輯關系檢測；獲取模塊20，用于結合靜態(tài)組合邏輯覆蓋檢測和動態(tài)時序邏輯關系檢測的結果以及根據(jù)待測可編程邏輯器件的外圍電路特征，獲取待測可編程邏輯器件的邏輯功能。

檢測模塊10對待測可編程邏輯器件進行外特性檢測，外特性檢測主要包括靜態(tài)組合邏輯覆蓋檢測和動態(tài)時序邏輯關系檢測兩種方式。其中，靜態(tài)組合邏輯覆蓋檢測用于獲取待測可編程邏輯器件各管腳之間的組合邏輯關系；動態(tài)時序邏輯關系檢測用于獲取待測可編程邏輯器件各管腳之間的時序邏輯關系。

獲取模塊20結合靜態(tài)組合邏輯覆蓋檢測和動態(tài)時序邏輯關系獲取的待測可編程邏輯器件各管腳之間的組合邏輯關系和時序邏輯關系，并且根據(jù)待測可編程邏輯器件的外圍電路特征，綜合得出待測可編程邏輯器件的邏輯功能。

本實施例提供的可編程邏輯器件檢測裝置，采用靜態(tài)組合邏輯覆蓋檢測和動態(tài)時序邏輯關系檢測，獲取航空發(fā)動機控制裝置中的可編程邏輯器件的外特性，并根據(jù)可編程邏輯器件的外圍電路特征，結合得出可編程邏輯器件的邏輯功能。本實施例提供的可編程邏輯器件檢測裝置，可實現(xiàn)航空發(fā)動機控制裝置中的可編程邏輯器件的自動檢測，系統(tǒng)響應時間快、控制時間精準度高、波形復雜度高、測量范圍廣且檢測精度高。

可選地，參見圖10，本實施例提供的可編程邏輯器件檢測裝置，檢測模塊10包括組合邏輯關系獲取單元11和時序邏輯關系獲取單元12，組合邏輯關系獲取單元11，用于對待測可編程邏輯器件進行靜態(tài)組合邏輯覆蓋檢測，獲取待測可編程邏輯器件的輸入管腳與輸出管腳的組合邏輯關系；時序邏輯關系獲取單元12，用于對待測可編程邏輯器件進行動態(tài)時序邏輯關系檢測，獲取待測可編程邏輯器件的輸入管腳與輸出管腳的時序邏輯關系。

組合邏輯關系獲取單元11利用單步增1(數(shù)據(jù)范圍為000-3FF)的方式，對待測可編程邏輯器件進行靜態(tài)組合邏輯覆蓋檢測，獲取待測可編程邏輯器件的輸入管腳與輸出管腳的組合邏輯關系。

時序邏輯關系獲取單元12對待測可編程邏輯器件進行動態(tài)時序邏輯關系檢測，通過對待測可編程邏輯器件的所有輸入管腳進行組合輸入，然后在可編程邏輯器件的所有輸出管腳中獲取所有輸入管腳在組合輸入時的變化關系，從而取待測可編程邏輯器件的輸入管腳與輸出管腳的時序邏輯關系。

本實施例提供的可編程邏輯器件檢測裝置，采用靜態(tài)組合邏輯覆蓋檢測和動態(tài)時序邏輯關系檢測，獲取測可編程邏輯器件的輸入管腳與輸出管腳的組合邏輯關系和時序邏輯關系。本實施例提供的可編程邏輯器件檢測裝置，可實現(xiàn)航空發(fā)動機控制裝置中的可編程邏輯器件的自動檢測，系統(tǒng)響應時間快、控制時間精準度高、波形復雜度高、測量范圍廣且檢測精度高。

優(yōu)選地，如圖11所示，本實施例提供一種可編程邏輯器件檢測裝置，組合邏輯關系獲取單元11包括組合邏輯輸入子單元111、組合邏輯輸出子單元112和組合邏輯獲取子單元113，組合邏輯輸入子單元111，用于對待測可編程邏輯器件的輸入管腳采用邏輯覆蓋和遞增計數(shù)；組合邏輯輸出子單元112，用于采集和記錄待測可編程邏輯器件的輸出管腳的高低電平；組合邏輯獲取子單元113，用于對采集和記錄的待測可編程邏輯器件的輸出管腳的高低電平進行分析和處理，得出待測可編程邏輯器件的輸入管腳與輸出管腳的組合邏輯關系。

如圖4所示，可編程邏輯器件檢測系統(tǒng)包括組合邏輯檢測設備和時序邏輯檢測設備，組合邏輯檢測設備包括計算機200、A/D卡300以及D/A卡400，A/D卡300以及D/A卡400連接在計算機200和待測可編程邏輯器件100之間，A/D卡300用于對待測可編程邏輯器件100輸出的數(shù)據(jù)進行模數(shù)轉換，D/A卡400用于對計算機200輸出的數(shù)據(jù)進數(shù)模轉換。組合邏輯檢測設備以計算機200、A/D卡300和D/A卡400為核心，用測試電纜將A/D卡300、D/A卡400與可編程邏輯器件測試插座對應的待測可編程邏輯器件100的相應通道進行連接。在檢測時，同時提供可編程邏輯器件的電源、時鐘信號輸入和頻率量信號輸入。組合邏輯的輸出僅與當前的輸入有關，因此組合邏輯輸入子單元111對待測可編程邏輯器件所有輸入管腳采用邏輯覆蓋和遞增計數(shù)的方法。其中，D/A卡的電壓模式如圖5所示。

組合邏輯輸出子單元112在計算機顯示屏的用戶界面上實時顯示輸入輸出波形，同時用文本文檔格式記錄待測可編程邏輯器件所有輸出管腳的電平高低。

組合邏輯獲取子單元113對采集和記錄的待測可編程邏輯器件的輸出管腳的高低電平進行分析和處理，可以得到組合邏輯的真值表，從而獲取待測可編程邏輯器件的輸入管腳與輸出管腳的組合邏輯關系。

本實施例提供的可編程邏輯器件檢測裝置，通過采集和記錄待測可編程邏輯器件的輸出管腳的高低電平；對采集和記錄的待測可編程邏輯器件的輸出管腳的高低電平進行分析和處理，得出待測可編程邏輯器件的輸入管腳與輸出管腳的組合邏輯關系；對采集和記錄的待測可編程邏輯器件的輸出管腳的高低電平進行分析和處理，得出待測可編程邏輯器件的輸入管腳與輸出管腳的組合邏輯關系，即待測可編程邏輯器件的輸入管腳與輸出管腳的組合邏輯關系式。從而實現(xiàn)航空發(fā)動機控制裝置中的可編程邏輯器件的自動檢測，本實施例提供的可編程邏輯器件檢測裝置，系統(tǒng)響應時間快、控制時間精準度高、波形復雜度高、測量范圍廣且檢測精度高。

進一步地，如圖12所示，本實施例提供一種可編程邏輯器件檢測裝置，時序邏輯關系獲取單元12包括時序邏輯輸入子單元121、時序邏輯輸出子單元122和時序邏輯獲取子單元123，時序邏輯輸入子單元121，用于在待測可編程邏輯器件的輸入管腳上加入時鐘信號和時序信號；時序邏輯輸出子單元122，用于同步監(jiān)測待測可編程邏輯器件的輸出管腳輸出的輸出信號的變化關系；時序邏輯獲取子單元123，用于根據(jù)同步監(jiān)測的可編程邏輯器件的輸出管腳輸出的輸出信號的變化關系，找出待測可編程邏輯器件的輸入管腳與輸出管腳的時序邏輯關系。

如圖7所示，時序邏輯檢測設備包括數(shù)字I/O卡500、集成數(shù)據(jù)流盤模塊600、控制器700、用戶界面800以及機箱900，數(shù)字I/O卡500與待測可編程邏輯器件100相連，用于作為待測可編程邏輯器件100的數(shù)據(jù)輸入輸出接口；集成數(shù)據(jù)流盤模塊600與數(shù)字I/O卡500相連，控制器分別與集成數(shù)據(jù)流盤模塊600和用戶界面800相連，用于存儲數(shù)據(jù)；數(shù)字I/O卡500、集成數(shù)據(jù)流盤模塊600、控制器700設置在機箱900內。時序邏輯的輸出不但與輸入有關，還與可編程邏輯器件檢測系統(tǒng)的上一個狀態(tài)有關，因此，時序邏輯輸入子單元121在待測可編程邏輯器件的輸入管腳上加入時鐘信號和時序信號以形成時鐘沿，對時序邏輯的輸出進行檢測。

待測可編程邏輯器件的輸出管腳中輸出電平的變化由時鐘沿驅動，因此時序邏輯輸出子單元122針對所有待測可編程邏輯器件的輸入管腳上的每一種組合，對輸出電平進行數(shù)據(jù)采集和顯示，對每一種組合的時序進行檢測和記錄，同時利用示波器和邏輯分析儀進行時序波形的記錄和對比。

時序邏輯獲取子單元123的設計關鍵在于對時鐘頻率進行匹配，因此對待測可編程邏輯器件先進行時序邏輯檢測(采集周期為1ms～2s)，然后再進行更高速采集(如1～12MHz采樣頻率)功能的時序邏輯檢測裝置設計，并且根據(jù)同步監(jiān)測的待測可編程邏輯器件的輸出管腳輸出的輸出信號的變化關系，找出可編程邏輯器件的輸入管腳與輸出管腳的時序邏輯關系。匹配不同的時鐘頻率，對可編程邏輯器件檢測系統(tǒng)的軟硬件組成、采樣速度、存儲能力是不同的。

本實施例提供的可編程邏輯器件檢測裝置，通過在待測可編程邏輯器件的輸入管腳上加入時鐘信號和時序信號；同步監(jiān)測待測可編程邏輯器件的輸出管腳輸出的輸出信號的變化關系；根據(jù)同步監(jiān)測的待測可編程邏輯器件的輸出管腳輸出的輸出信號的變化關系，找出可編程邏輯器件的輸入管腳與輸出管腳的時序邏輯關系，從而實現(xiàn)航空發(fā)動機控制裝置中的可編程邏輯器件的自動檢測，系統(tǒng)響應時間快、控制時間精準度高、波形復雜度高、測量范圍廣且檢測精度高。

優(yōu)選地，請見圖13，本實施例提供一種可編程邏輯器件檢測裝置，獲取模塊20包括功能狀態(tài)獲取單元21，功能狀態(tài)獲取單元21，用于結合靜態(tài)組合邏輯覆蓋檢測和動態(tài)時序邏輯關系檢測的結果以及根據(jù)待測可編程邏輯器件的外圍電路特征，得出待測可編程邏輯器件的功能框圖和狀態(tài)轉換圖，獲取待測可編程邏輯器件的邏輯功能。

在本實施例中，功能狀態(tài)獲取單元21結合靜態(tài)組合邏輯覆蓋檢測和動態(tài)時序邏輯關系檢測，獲取待測可編程邏輯器件各管腳之間的組合邏輯關系和時序邏輯關系，即獲取待測可編程邏輯器件的輸入管腳和輸出管腳的邏輯電平，分析得出待測可編程邏輯器件的組合邏輯關系式；以及根據(jù)信號需求，通過數(shù)百種組合并實時調整時序，得出輸出時序邏輯，并且根據(jù)待測可編程邏輯器件的外圍電路特征，得出待測可編程邏輯器件的功能框圖和狀態(tài)轉換圖，從而掌握待測可編程邏輯器件的邏輯功能，為可編程邏輯器件的檢測、分析和驗證提供支持。

本實施例提供的可編程邏輯器件檢測裝置，結合靜態(tài)組合邏輯覆蓋檢測和動態(tài)時序邏輯關系檢測的結果以及根據(jù)待測可編程邏輯器件的外圍電路特征，得出待測可編程邏輯器件的功能框圖和狀態(tài)轉換圖，獲取待測可編程邏輯器件的邏輯功能，從而實現(xiàn)航空發(fā)動機控制裝置中的可編程邏輯器件的自動檢測。本實施例提供的可編程邏輯器件檢測方法，系統(tǒng)響應時間快、控制時間精準度高、波形復雜度高、測量范圍廣且檢測精度高。

本實施例提供的可編程邏輯器件檢測方法和裝置，已完成驗收并投入使用，性能指標滿足要求，填補了國內航空發(fā)動機控制裝置上的可編程邏輯器件檢測的空白。

以上所述僅為本發(fā)明的優(yōu)選實施例而已，并不用于限制本發(fā)明，對于本領域的技術人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內。