本發(fā)明涉及一種調(diào)節(jié)器。

背景技術(shù)：

在電壓調(diào)節(jié)器(以下稱為調(diào)節(jié)器)中，由于輸出晶體管中流過的截止漏電流的影響，當(dāng)輸出電流少、溫度高時，調(diào)節(jié)器的輸出電壓有時上升。為了防止該輸出電壓的上升，已知有附加了流過與輸出晶體管的截止漏電流相同程度大小的電流的電路的調(diào)節(jié)器(例如，參照專利文獻(xiàn)1)。

圖5表示專利文獻(xiàn)1所公開的現(xiàn)有的調(diào)節(jié)器的結(jié)構(gòu)的一個例子。在圖5中，在晶體管m502中，對應(yīng)于輸出晶體管m501與晶體管m502的尺寸比，流過與輸出晶體管m501的截止漏電流iout成比例的截止漏電流i。例如假設(shè)輸出晶體管m501的柵極長度為l1，柵極寬度為w1，晶體管m502的柵極長度為l2，柵極寬度為w2，則i與iout之比為i/iout＝(w2/l2)/(w1/l1)。

晶體管m502中流過與該比對應(yīng)的電流。并且，晶體管m503中流過與晶體管m502相同的電流，對應(yīng)于晶體管m503與m504的晶體管尺寸之比，晶體管m503和m504中流過成比例的電流。在上述結(jié)構(gòu)中，通過把與輸出晶體管m501的截止泄漏量的電流值相同的電流值導(dǎo)入晶體管m504，能夠抑制輸出晶體管的截止泄漏(off-leak)所引起的輸出電壓的上升。

此外，在上述結(jié)構(gòu)中，與調(diào)節(jié)器的輸出電流的大小無關(guān)，一旦變?yōu)楦邷?，則流過對應(yīng)于晶體管m502的漏電流的晶體管m504的電流。因此，當(dāng)調(diào)節(jié)器的負(fù)載重時(輸出電流多時)，在修正輸出晶體管m501的截止漏電流的電路中消耗浪費的電流。

圖6表示專利文獻(xiàn)1所公開的現(xiàn)有的調(diào)節(jié)器的結(jié)構(gòu)的另外一個例子。在圖6中，當(dāng)調(diào)節(jié)器的負(fù)載輕時，誤差放大電路502向截止輸出晶體管m501的方向進(jìn)行控制。此時，通過相同的誤差放大電路502的動作，晶體管m505被控制為截止方向。由此，由于反相器電路601的輸入根據(jù)恒流電路602被拉至低電平，因此成為低電平。因此，反相器電路601導(dǎo)通晶體管m506，修正輸出晶體管m501的截止漏電流的電路(m502、m503以及m504)進(jìn)行動作。

另一方面，當(dāng)調(diào)節(jié)器的負(fù)載變重時，晶體管m505導(dǎo)通，反相器電路601的輸入變?yōu)楦唠娖?，截止晶體管m506。由于晶體管m506被截止，因此不流過晶體管m502的截止漏電流，修正輸出晶體管m501的截止漏電流的電路停止動作。

根據(jù)上述結(jié)構(gòu)，當(dāng)調(diào)節(jié)器的負(fù)載重時(輸出電流多時)，能夠減少修正輸出晶體管m501的截止漏電流的電路的消耗電流。

專利文獻(xiàn)1：日本特開平10-301642號公報

技術(shù)實現(xiàn)要素：

根據(jù)專利文獻(xiàn)1所公開的調(diào)節(jié)器，在輕負(fù)載時能夠減小高溫時的截止漏電流所引起的輸出電壓的上升。但是，伴隨搭載調(diào)節(jié)器的裝置等的小型化、低價化等，需要使用更少的元件數(shù)量來減小輕負(fù)載、高溫時的截止漏電流所引起的輸出電壓的上升的調(diào)節(jié)器。

本發(fā)明的實施方式是鑒于上述問題而提出的，其目的為提供一種與現(xiàn)有調(diào)節(jié)器相比使用更少的元件數(shù)量在輕負(fù)載時減小高溫時的截止漏電流所引起的輸出電壓的上升的調(diào)節(jié)器。

本發(fā)明的一實施方式所涉及的調(diào)節(jié)器(100)，具有：輸出調(diào)節(jié)器(100)的輸出電壓的輸出端子(107)；連接到所述調(diào)節(jié)器(100)的第一端子(101)與第二端子(102)之間的基準(zhǔn)電壓電路(103)；具有兩個輸入，對一個輸入連接了所述基準(zhǔn)電壓電路(103)的輸出的誤差放大電路(104)；由所述誤差放大電路(104)的輸出控制，輸出所述輸出電壓的第一導(dǎo)電型(p溝道)的輸出晶體管(m1)；在所述第一端子(101)與所述第二端子(102)之間與所述輸出晶體管(m1)串聯(lián)連接，對所述輸出晶體管(m1)的所述輸出電壓進(jìn)行分壓，將分壓后的分壓電壓連接到所述誤差放大電路(104)的另一個輸入的分壓電阻(r1、r2)；柵極連接到所述第一端子(101)的第一mos晶體管(m2)；連接在所述第一mos晶體管(m2)的漏極與所述第二端子(102)之間，源極連接到所述第二端子(102)，將柵極和漏極連接的第二導(dǎo)電型(n溝道)的第二mos晶體管(m3)；漏極與所述輸出晶體管(m1)的漏極相連接，柵極與所述第二mos晶體管(m3)的柵極相連接，源極與所述第二端子(102)相連接的第二導(dǎo)電型(n溝道)的第三mos晶體管(m4)；以及信號處理電路(110或210)，所述誤差放大電路(104)的輸出經(jīng)由所述信號處理電路(110或210)連接到所述第一mos晶體管(m2)的源極。

優(yōu)選的是，信號處理電路(110)具有：柵極與所述誤差放大電路(104)的輸出相連接，源極與所述第一端子(101)相連接的第一導(dǎo)電型的第四mos晶體管(m5)；在所述第四mos晶體管(m5)的漏極與所述第二端子(102)之間連接的電流源(106)；以及具有輸入和輸出的反相器(105)，所述第四mos晶體管(m5)的漏極連接到所述反相器(105)的所述輸入，所述反相器(105)的所述輸出連接到所述第一mos晶體管(m2)的源極。

優(yōu)選的是，信號處理電路(210)具有：柵極與所述誤差放大電路(104)的輸出相連接，源極與所述第一端子(101)相連接的第一導(dǎo)電型的第四mos晶體管(m5)；在所述第四mos晶體管(m5)的漏極與所述第二端子(102)之間連接的電流源(106)；以及具有兩個輸入的比較器(211)，所述第四mos晶體管(m5)的漏極連接到所述比較器(211)的一個輸入，對所述比較器(211)的另一個輸入連接基準(zhǔn)電壓(212)，所述比較器(211)的輸出連接到所述第一mos晶體管(m2)的源極。

另外，本發(fā)明的另一實施方式所涉及的調(diào)節(jié)器(100)，具有：輸出調(diào)節(jié)器(100)的輸出電壓的輸出端子(107)；連接到所述調(diào)節(jié)器(100)的第一端子(101)與第二端子(102)之間的基準(zhǔn)電壓電路(103)；具有兩個輸入，對一個輸入連接了所述基準(zhǔn)電壓電路(103)的輸出的誤差放大電路(104)；由所述誤差放大電路(104)的輸出控制，輸出所述輸出電壓的第一導(dǎo)電型(p溝道)的輸出晶體管(m1)；在所述第一端子(101)與所述第二端子(102)之間與所述輸出晶體管(m1)串聯(lián)連接，對所述輸出晶體管(m1)的所述輸出電壓進(jìn)行分壓，將分壓后的分壓電壓連接到所述誤差放大電路(104)的另一個輸入的分壓電阻(r1、r2)；柵極與源極相連接的第一mos晶體管(m2)；連接在所述第一mos晶體管(m2)的漏極與所述第二端子(102)之間，源極連接到所述第二端子(102)，將柵極和漏極相連接的第二導(dǎo)電型(n溝道)的第二mos晶體管(m3)；漏極與所述輸出晶體管(m1)的漏極相連接，柵極與所述第二mos晶體管(m3)的柵極相連接，源極與所述第二端子(102)相連接的第二導(dǎo)電型(n溝道)的第三mos晶體管(m4)；以及信號處理電路(110或210)，所述誤差放大電路(104)的輸出經(jīng)由所述信號處理電路(110或210)連接到所述第一mos晶體管(m2)的柵極和源極。

優(yōu)選的是，所述信號處理電路(110)具有：柵極與所述誤差放大電路(104)的輸出相連接，源極與所述第一端子(101)相連接的第一導(dǎo)電型的第四mos晶體管(m5)；在所述第四mos晶體管(m5)的漏極與所述第二端子(102)之間連接的電流源(106)；以及具有輸入和輸出的反相器(105)，所述第四mos晶體管(m5)的漏極連接到所述反相器(105)的所述輸入，所述反相器(105)的所述輸出連接到所述第一mos晶體管(m2)的柵極和源極。

優(yōu)選的是，所述信號處理電路(210)具有：柵極與所述誤差放大電路(104)的輸出相連接，源極與所述第一端子(101)相連接的第一導(dǎo)電型的第四mos晶體管(m5)；在所述第四mos晶體管(m5)的漏極與所述第二端子(102)之間連接的電流源(106)；以及具有兩個輸入的比較器(211)，所述第四mos晶體管(m5)的漏極連接到所述比較器(211)的一個輸入，對所述比較器(211)的另一個輸入連接基準(zhǔn)電壓(212)，所述比較器(211)的輸出連接到所述第一mos晶體管(m2)的柵極和源極。

此外，上述括號內(nèi)的參照符號是為了容易理解所附加的，僅僅是一個示例，并不限定于圖示的方式。

根據(jù)本發(fā)明，通過將第一mos晶體管作為高溫時的截止漏電流的發(fā)生源，還兼用作為開關(guān)元件，能夠提供一種比現(xiàn)有調(diào)節(jié)器使用更少的元件數(shù)量在輕負(fù)載時減小高溫時的截止漏電流所引起的輸出電壓的上升的調(diào)節(jié)器。

附圖說明

圖1是第一實施方式所涉及的調(diào)節(jié)器的結(jié)構(gòu)圖。

圖2是第二實施方式所涉及的調(diào)節(jié)器的結(jié)構(gòu)圖。

圖3是第三實施方式所涉及的調(diào)節(jié)器的結(jié)構(gòu)圖。

圖4是第四實施方式所涉及的調(diào)節(jié)器的結(jié)構(gòu)圖。

圖5是表示現(xiàn)有的調(diào)節(jié)器的結(jié)構(gòu)的一例的圖。

圖6是表示現(xiàn)有的調(diào)節(jié)器的結(jié)構(gòu)的另一例的圖。

符號說明

100調(diào)節(jié)器；

101第一端子；

102第二端子；

103基準(zhǔn)電壓電路；

104誤差放大電路；

105反相器；

106電流源；

107輸出端子；

110、210信號處理電路；

211比較器；

212基準(zhǔn)電壓；

m1輸出晶體管；

m2第一mos晶體管；

m3第二mos晶體管；

m4第三mos晶體管；

m5第四mos晶體管。

具體實施方式

以下對于本發(fā)明的實施方式，參照附圖進(jìn)行說明。

[第一實施方式]

圖1是第一實施方式所涉及的調(diào)節(jié)器的結(jié)構(gòu)圖。

在圖1中，調(diào)節(jié)器100具有被供給電源電壓vin的第一端子101、連接到接地電壓gnd的第二端子102以及輸出輸出電壓vout的輸出端子107。調(diào)節(jié)器100是把輸入到第一端子101的電源電壓vin降壓到預(yù)定的輸出電壓vout并進(jìn)行輸出的恒壓電路。

圖1所示的調(diào)節(jié)器100具有基準(zhǔn)電壓電路103、誤差放大電路104、輸出晶體管m1、分壓電阻r1、r2、第一mos晶體管m2、第二mos晶體管m3、第三mos晶體管m4以及信號處理電路110等。

基準(zhǔn)電壓電路103連接到第一端子101與第二端子102之間，輸出對應(yīng)于輸出電壓vout的基準(zhǔn)電壓(以下稱為vref)。

誤差放大電路104對兩個輸入中的一個輸入(-)連接基準(zhǔn)電壓電路103的輸出即vref，對另一輸入(+)連接了使用分壓電阻r1、r2對輸出電壓vout進(jìn)行分壓后的分壓電壓。誤差放大電路104是對基準(zhǔn)電壓電路103所輸出的vref與分壓電阻r1、r2所輸出的分壓電壓之間的差值進(jìn)行放大并輸出的差動放大器。

輸出晶體管m1由誤差放大電路104的輸出來控制，是輸出輸出電壓vout的p溝道型(第一導(dǎo)電型)晶體管(例如mos-fet)。輸出晶體管m1將其源極連接到第一端子101，將其漏極連接到輸出端子107，并且經(jīng)由分壓電阻r1、r2連接到第二端子102。

分壓電阻r1、r2在第一端子101與第二端子102之間與輸出晶體管m1串聯(lián)連接，對輸出晶體管m1的輸出電壓進(jìn)行分壓，將分壓后的分壓電壓連接到誤差放大電路104的另一輸入(+)。例如，若設(shè)兩個分壓電阻r1、r2的電阻值分別為r1、r2，輸出電壓為vout，則分壓電壓(以下稱為vp)為vp＝vout×r2/(r1+r2)。

誤差放大電路104對從基準(zhǔn)電壓電路103所輸入的vref、從分壓電阻r1、r2所輸入的vp進(jìn)行比較，控制輸出晶體管m1以使vref與vp始終相等。

在上述結(jié)構(gòu)中，輸出晶體管m1為了提高電流能力，大面積使用微細(xì)化的元件。另外，在輸出晶體管m1中，在結(jié)(junction)產(chǎn)生漏電流，在高溫時會產(chǎn)生更大的漏電流。

另外，搭載調(diào)節(jié)器100的可佩帶終端等移動設(shè)備，存在為了降低功耗而減小消耗電流的情況，并且為了減小調(diào)節(jié)器的消耗電流而將分壓電阻r1、r2的電阻值設(shè)定得高。

因此，存在調(diào)節(jié)器100由于輕負(fù)載、高溫時的輸出晶體管m1的漏電流，流過分壓電阻r1、r2的電流增大，輸出電壓比設(shè)定值上升的情況。

本實施方式所涉及的調(diào)節(jié)器，為了減小輕負(fù)載、高溫時的漏電流所引起的輸出電壓的上升而具有以下結(jié)構(gòu)。

第一mos晶體管m2是p溝道型(第一導(dǎo)電型)mos晶體管。第一mos晶體管m2的柵極連接到第一端子101，源極連接到信號處理電路110的輸出。

例如，假設(shè)來自信號處理電路110的輸出為高電平(例如與電源電壓vin相同的電壓)。在這種情況下，第一mos晶體管m2中，對應(yīng)于輸出晶體管m1與第一mos晶體管m2的尺寸比，流過與輸出晶體管m1的漏電流iout成比例的漏電流i。例如，當(dāng)輸出晶體管m1與第一mos晶體管m2的尺寸比為100比1時，第一mos晶體管m2中流過與輸出晶體管m1的漏電流iout成比例的漏電流i(i＝iout/100)。另一方面，當(dāng)來自信號處理電路110的輸出為低電平(例如與接地電位gnd相同的電壓)時，第一mos晶體管m2中不流過漏電流。

第二mos晶體管m3是連接在第一mos晶體管m2的漏極與第二端子102之間的n溝道型(第二導(dǎo)電型)mos晶體管。第二mos晶體管m3的源極連接到第二端子102，其柵極與漏極相連接。該第二mos晶體管m3中流過第一mos晶體管m2的漏電流i。

第三mos晶體管m4是其漏極連接到輸出晶體管m1的漏極，其柵極連接到第二mos晶體管m3的柵極，其源極連接到第二端子102的n溝道型mos晶體管。第三mos晶體管m4中，對應(yīng)于第二mos晶體管m3與第三mos晶體管m4之比，流過與流過第二mos晶體管m3的電流i成比例的電流i。

例如，當(dāng)來自信號處理電路110的輸出是高電平，第二mos晶體管m3與第三mos晶體管m4的尺寸比為1比100時，第三mos晶體管m4中流過電流i(i＝100×i＝iout)。在這種情況下，第三mos晶體管m4中流過與輸出晶體管m1的漏電流iout相同的電流。另一方面，當(dāng)來自信號處理電路110的輸出為低電平時，第三mos晶體管m4中不流過電流。

信號處理電路110連接到第一端子101和第二端子102，根據(jù)所輸入的誤差放大電路104的輸出，檢測輸出晶體管m1的輸出電流iout比預(yù)定值減小的情況。另外，信號處理電路110檢測到輸出晶體管m1的輸出電流iout比預(yù)定值減小時，把高電平(例如與電源電壓vin相同的電壓)輸出到第一mos晶體管m2的源極。

在圖1中，第一實施方式所涉及的信號處理電路110具有第四mos晶體管m5、電流源106以及反相器105。

第四mos晶體管m5是柵極連接到誤差放大電路104，源極連接到第一端子101的p溝道型(第一導(dǎo)電型)mos晶體管。

電流源106是連接在第四mos晶體管m5與第二端子102之間的、流過預(yù)定電流的恒流電路。

反相器105是其輸入連接到第四mos晶體管m5的漏極，其輸出連接到第一mos晶體管m2的源極的反相電路。例如，反相器105被提供電源電壓vin，當(dāng)輸入電平為低電平時，輸出高電平(與電源電壓vin相同的電壓)的信號，當(dāng)輸入電平為高電平時，輸出低電平(與接地電壓gnd相同的電壓)的信號。

在信號處理電路110中，一旦由誤差放大電路104的輸出引起輸出晶體管m1的輸出電流iout減少，則與其成比例地流過第四mos晶體管m5的電流也減少。另外，預(yù)先設(shè)定流過電流源106的電流值，使得當(dāng)流過輸出晶體管m1的輸出電流iout比預(yù)定值小，第四mos晶體管m5中流過的電流變?yōu)殚撝狄韵聲r，反相器105的輸入電平變?yōu)榈碗娖健?/p>

根據(jù)上述結(jié)構(gòu)，信號處理電路110當(dāng)檢測到輸出晶體管m1的輸出電流比預(yù)定值小(負(fù)載輕)時，把與第一端子101相同的電壓信號輸出到第一mos晶體管m2的源極。由此，第一mos晶體管m2以及第二mos晶體管m3中流過對應(yīng)于輸出晶體管m1與第一mos晶體管m2的尺寸比(例如，100比1)的漏電流i(例如，i＝iout/100)。另外，第三mos晶體管m4中流過對應(yīng)于第二mos晶體管m3與第三mos晶體管m4的尺寸比(例如，100比1)的電流i(例如，i＝100×i＝iout)。

因此，調(diào)節(jié)器100當(dāng)負(fù)載輕時，與輸出晶體管m1的漏電流iout相同的電流i被導(dǎo)入第三mos晶體管m4中，能夠抑制輸出晶體管m1的漏電流所引起的輸出電壓vout的上升。

另一方面，當(dāng)輸出晶體管m1的輸出電流在預(yù)定值以上時(負(fù)載重時)，信號處理電路110把與第二端子102相同的電壓信號輸出到第一mos晶體管m2的源極。由此，第一mos晶體管m2以及第二mos晶體管m3中不流過漏電流i。

因此，調(diào)節(jié)器100當(dāng)負(fù)載重時能夠減小修正輸出晶體管m1的漏電流的電路(第一mos晶體管m2、第二mos晶體管m3以及第三mos晶體管m4)的消耗電流。

根據(jù)以上內(nèi)容，根據(jù)本實施方式，能夠提供一種比現(xiàn)有的調(diào)節(jié)器(例如圖6所示的調(diào)節(jié)器)使用更少的元件數(shù)量，在負(fù)載輕時減小高溫時的漏電流所引起的輸出電壓的上升的調(diào)節(jié)器100。

[第二實施方式]

在第二實施方式中，對于圖1所示的第一實施方式所涉及的調(diào)節(jié)器100的信號處理電路110的另一個例子進(jìn)行說明。

圖2是第二實施方式所涉及的調(diào)節(jié)器的結(jié)構(gòu)圖。在圖2中，調(diào)節(jié)器100的信號處理電路210的結(jié)構(gòu)與圖1所示的第一實施方式所涉及的信號處理電路110的結(jié)構(gòu)不同。另外，調(diào)節(jié)器100的信號處理電路210以外的結(jié)構(gòu)與同1所示的第一實施方式所涉及的調(diào)節(jié)器相同，因此在這里以差別為中心進(jìn)行說明。

信號處理電路210連接到第一端子101和第二端子102，根據(jù)所輸入的誤差放大電路104的輸出，檢測輸出晶體管m1的輸出電流iout比預(yù)定值減小的情況。另外，信號處理電路210當(dāng)檢測到輸出晶體管m1的輸出電流iout比預(yù)定值減小時，把高電平(例如與電源電壓vin相同的電壓)輸出到第一mos晶體管m2的源極。

在圖2中，第二實施方式所涉及的信號處理電路210具有第四mos晶體管m5、電流源106以及比較器211。

此外，第四mos晶體管m5以及電流源106，與圖1所示的第一實施方式的結(jié)構(gòu)相同。

比較器211具有負(fù)(-)輸入和正(+)輸入這兩個輸入，負(fù)輸入連接到第四mos晶體管m5的漏極，正輸入連接到基準(zhǔn)電壓212。例如，比較器211被提供電源電壓vin，當(dāng)負(fù)輸入的電壓比正輸入的電壓高時，輸出低電平(與接地電壓gnd相同的電壓)信號，當(dāng)負(fù)輸入的電壓比正輸入的電壓低時，輸出高電平(與電源電壓vin相同的電壓)信號。

在圖2的例子中，當(dāng)連接到負(fù)輸入的第四mos晶體管m5的漏極電壓比基準(zhǔn)電壓212(例如vin/2)低時，比較器211輸出高電平(與電源電壓vin相同的電壓)信號。另外，當(dāng)?shù)谒膍os晶體管m5的漏極電壓比基準(zhǔn)電壓212高時，比較器211輸出低電平(與接地電壓gnd相同的電壓)信號。

在圖2中，若由誤差放大電路104的輸出引起輸出晶體管m1的輸出電流iout減少，則與其成比例地流過第四mos晶體管m5的電流也減少。

另外，預(yù)先設(shè)定流過電流源106的電流值，使得當(dāng)流過輸出晶體管m1的輸出電流iout比預(yù)定的值小，第四mos晶體管m5中流過的電流變?yōu)殚撝狄韵聲r，使第四mos晶體管m5的漏極電壓變?yōu)榈碗娖健?/p>

根據(jù)上述結(jié)構(gòu)，本實施方式所涉及的信號處理電路210與第一實施方式所涉及的信號處理電路110同樣地進(jìn)行動作。即、信號處理電路210當(dāng)檢測到輸出晶體管m1的輸出電流比預(yù)定值小(負(fù)載輕)時，把與第一端子101相同的電壓信號輸出到第一mos晶體管m2的源極。另外，信號處理電路210當(dāng)輸出晶體管m1的輸出電流在預(yù)定值以上(負(fù)載重)時，把與第二端子102相同的電壓信號輸出到第一mos晶體管m2的源極。

此外，本實施方式所涉及的信號處理電路210使用比較器211來進(jìn)行第一mos晶體管m2的控制，因此能夠高精度地設(shè)定第一mos晶體管m2的導(dǎo)通、截止的閾值。

根據(jù)以上內(nèi)容，根據(jù)本實施方式，與第一實施方式同樣地能夠提供一種比現(xiàn)有技術(shù)使用更少的元件數(shù)量，在輕負(fù)載時減小高溫時的漏電流所引起的輸出電壓的上升的調(diào)節(jié)器100。另外，根據(jù)本實施方式所涉及的調(diào)節(jié)器100，能夠使用比較器211和基準(zhǔn)電壓212高精度地設(shè)定第一mos晶體管m2的導(dǎo)通、截止的閾值。

[第三實施方式]

在第三實施方式中，對于圖1所示的第一實施方式所涉及的調(diào)節(jié)器100的另一例子進(jìn)行說明。

圖3是第三實施方式所涉及的調(diào)節(jié)器的結(jié)構(gòu)圖。在圖3中，第三實施方式所涉及的調(diào)節(jié)器100將第一mos晶體管m2的柵極連接到第一mos晶體管m2的源極以及反相器105的輸出。此外，其他的結(jié)構(gòu)與圖1所示的第一實施方式所涉及的調(diào)節(jié)器100的結(jié)構(gòu)相同。

與第一實施方式相同，信號處理電路110當(dāng)檢測到輸出晶體管m1的輸出電流比預(yù)定值小時，把與第一端子101的電壓(vin)相同的電壓信號輸出到第一mos晶體管m2的柵極以及源極。

此時，與第一實施方式相同，第一mos晶體管m2以及第二mos晶體管m3中流過對應(yīng)于輸出晶體管m1與第一mos晶體管m2的尺寸比的漏電流i(例如，i＝iout/100)。另外，第三mos晶體管m4中流過對應(yīng)于第二mos晶體管m3與第三mos晶體管m4的尺寸比(例如，100比1)的電流i(例如，i＝100×i＝iout)。

因此，調(diào)節(jié)器100當(dāng)負(fù)載輕時，與輸出晶體管m1的漏電流iout相同的電流i被導(dǎo)入第三mos晶體管m4中，能夠抑制輸出晶體管m1的漏電流所引起的輸出電壓vout的上升。

另一方面，當(dāng)輸出晶體管m1的輸出電流在預(yù)定值以上時(負(fù)載重時)，信號處理電路110把與第二端子102的電壓相同的電壓信號輸出到第一mos晶體管m2的源極。由此，第一mos晶體管m2以及第二mos晶體管m3中不流過漏電流i。

因此，調(diào)節(jié)器100當(dāng)負(fù)載重時，能夠減小修正輸出晶體管m1的漏電流的電路(第一mos晶體管m2、第二mos晶體管m3以及第三mos晶體管m4)的消耗電流。

根據(jù)以上內(nèi)容，根據(jù)本實施方式，能夠提供一種使用比現(xiàn)有的調(diào)節(jié)器(例如圖6所示的調(diào)節(jié)器)更少的元件數(shù)量，在負(fù)載輕時減小高溫時的漏電流所引起的輸出電壓的上升的調(diào)節(jié)器100。另外，根據(jù)本實施方式所涉及的調(diào)節(jié)器100，也可以不把第一mos晶體管m2的柵極連接到第一端子101，因此元件間的布線變得容易。

[第四實施方式]

在第四實施方式中，對于圖2所示的第二實施方式所涉及的調(diào)節(jié)器100的另一例子進(jìn)行說明。

圖4是第四實施方式所涉及的調(diào)節(jié)器的結(jié)構(gòu)圖。在圖4中，第四實施方式所涉及的調(diào)節(jié)器100將第一mos晶體管m2的柵極連接到第一mos晶體管m2的源極以及比較器211的輸出。此外，其他的結(jié)構(gòu)與圖2所示的第二實施方式所涉及的調(diào)節(jié)器100的結(jié)構(gòu)相同。

與第二實施方式相同，信號處理電路210當(dāng)檢測到輸出晶體管m1的輸出電流比預(yù)定值小時，把與第一端子101的電壓(vin)相同的電壓信號輸出到第一mos晶體管m2的柵極以及源極。

此時，與第二實施方式相同，第一mos晶體管m2以及第二mos晶體管m3中流過對應(yīng)于輸出晶體管m1與第一mos晶體管m2的尺寸比的漏電流i(例如，i＝iout/100)。另外，第三mos晶體管m4中流過對應(yīng)于第二mos晶體管m3與第三mos晶體管m4的尺寸比(例如，100比1)的電流i(例如，i＝100×i＝iout)。

因此，調(diào)節(jié)器100當(dāng)負(fù)載輕時，與輸出晶體管m1的漏電流iout相同的電流i被導(dǎo)入第三mos晶體管m4中，能夠抑制輸出晶體管m1的漏電流所引起的輸出電壓vout的上升。

另一方面，當(dāng)輸出晶體管m1的輸出電流在預(yù)定值以上時(負(fù)載重時)，信號處理電路210把與第二端子102的電壓相同的電壓信號輸出到第一mos晶體管m2的源極。由此，第一mos晶體管m2以及第二mos晶體管m3中不流過漏電流i。

因此，當(dāng)負(fù)載重時，調(diào)節(jié)器100能夠減小修正輸出晶體管m1的漏電流的電路(第一mos晶體管m2、第二mos晶體管m3以及第三mos晶體管m4)的消耗電流。

根據(jù)以上內(nèi)容，根據(jù)本實施方式，能夠提供一種比現(xiàn)有的技術(shù)使用更少的元件數(shù)量，在輕負(fù)載時減小高溫時的漏電流所引起的輸出電壓的上升的調(diào)節(jié)器100。另外，根據(jù)本實施方式所涉及的調(diào)節(jié)器100，也可以不把第一mos晶體管m2的柵極連接到第一端子101，因此元件間的布線變得容易。進(jìn)一步，根據(jù)本實施方式所涉及的調(diào)節(jié)器100能夠使用比較器211和基準(zhǔn)電壓212高精度地設(shè)定第一mos晶體管m2的導(dǎo)通、截止的閾值。