本發(fā)明涉及第三代柵控型功率半導體器件，具體涉及一種用于sic-mosfet模塊的高帶寬數(shù)字信號反饋型傳感器。

背景技術：

1、近幾年，電力電子變換器的應用日益成熟化，這對功率半導體器件提出了更高的要求。尤其是以sic-mosfet為代表的第三代柵控型功率半導體的出現(xiàn)，由于其更高運行溫度，更快的開關速度和更低的開關損耗，逐漸成為高功率密度電力電子裝置的首選。

2、在大部分電力電子變換器的分析建模中，功率器件的瞬態(tài)特性都被視為理想的開關過程，而實際上功率半導體器件在暫態(tài)過程中仍符合半導體物理定律。相較于控制器發(fā)出的理想的開關脈沖信號，寬禁帶器件的瞬態(tài)波形表現(xiàn)出嚴峻的尖峰應力和emi。為進一步改善柵控型功率半導體的開關特性，柵極主動控制方法應運而生，能夠有效優(yōu)化瞬態(tài)過程的非理想特性。其中引入負反饋的閉環(huán)型柵極主動控制方法能夠有效擺脫對模型精度的依賴，相較于開環(huán)型方法得到了更為廣泛的關注。

3、理論上，基于數(shù)字信號反饋電路的柵極主動控制裝置不僅可以實現(xiàn)實時跟蹤控制，而且通過片上系統(tǒng)提供閾值比較功能。更重要的是，它有利于構建復雜的控制算法功能，并適用于可變的器件特性和不同的工作點。

4、但是實際上，現(xiàn)有柵極主動控制裝置極少采用數(shù)字信號反饋電路作為其一部分。一方面是由于具有高帶寬高集成度的傳感器設計較為困難，另一方面，相較于連續(xù)狀態(tài)反饋電路和離散事件反饋電路而言，數(shù)字信號反饋電路對狀態(tài)量的轉換存在額外的數(shù)模轉換和模數(shù)轉換時間，因此難以實時調控。研究具有高帶寬和低延遲的數(shù)字信號反饋電路對于在sic-mosfet模塊中實現(xiàn)數(shù)字式柵極主動控制裝置理論優(yōu)勢至關重要。

5、另外，目前數(shù)字反饋型傳感器在設計指標上與目前已知的各種應用的檢測方法并不相同。由于高帶寬以及短延時等實際應用條件的限制，可供選擇的電壓電流測量方式近乎固定，主要存在以下將問題：

6、一是差分信號需要依次通過衰減級和緩沖級，不完全對稱的電阻、電容、緩沖器和寄生參數(shù)都會使得測量精度下降，例如反饋系數(shù)的不匹配還會引入額外的噪聲以限制量程和衰減比的范圍；

7、二是sic-mosfet模塊的暫態(tài)時間非常短，受到電路寄生參數(shù)和運放非理想特性的影響，現(xiàn)有的檢測電路難以有高帶寬滿足測量暫態(tài)過程的需求；

8、三是非隔離型電壓的測量問題不僅影響到漏源電壓的測量，還會影響到漏極電流的測量，相較于磁隔離的測量方式，這種通過非隔離型電壓測量來計算得到電流的方法會引入耦合的電氣量id·rser：

9、

10、其中，的vks指的是sic-mosfet模塊開爾文端子和源極之間的電壓，rser則指的是sic-mosfet模塊開爾文端子和源極之間的寄生電阻，lks則指的是sic-mosfet模塊開爾文端子和源極之間的寄生電感，id則指的是sic-mosfet模塊的漏極電流。

11、而當前的檢測方法大都忽視了id·rser這一耦合電氣量，直接給出如下積分公式以實現(xiàn)電流檢測，電流測量精度普遍較低。

12、

13、鑒于此，本發(fā)明提供一種應用于sic-mosfet模塊的高帶寬數(shù)字信號反饋型傳感器，旨在解決上述問題。

技術實現(xiàn)思路

1、本發(fā)明的目的就是針對上述技術的不足，提供一種用于sic-mosfet模塊的高帶寬數(shù)字信號反饋型傳感器，通過多個數(shù)字濾波器得到漏源電壓、漏源電壓變化率、漏極電流以及漏極電流變化率，實現(xiàn)對sic-mosfet模塊狀態(tài)量的實時檢測，且測量精度高。

2、為實現(xiàn)上述目的，本發(fā)明所設計的用于sic-mosfet模塊的高帶寬數(shù)字信號反饋型傳感器，包括第一輸入衰減級和第二輸入衰減級，所述第一輸入衰減級和第二輸入衰減級各包括一對差分結構的表貼阻容輸入橋臂，所述第一輸入衰減級的兩個表貼阻容輸入橋臂的一端分別連接sic-mosfet模塊的漏極和源極，另一端均連有第一全差分緩沖級的輸入端，所述第二輸入衰減級的兩個表貼阻容輸入橋臂的一端分別連接sic-mosfet模塊的開爾文端子和源極，另一端均連有第二全差分緩沖級的輸入端，所述第一全差分緩沖級和第二全差分緩沖級的輸出端均連接采樣計算級的輸入端。

3、優(yōu)選地，兩個所述表貼阻容輸入橋臂的輸出端各連有一個分壓表貼電阻，兩個所述分壓表貼電阻與一個滑動端接地的可變電阻連接。

4、優(yōu)選地，兩個所述表貼阻容輸入橋臂的輸出端在位于所述分壓表貼電阻的下游各通過一個頻率補償表貼電容接地。

5、優(yōu)選地，所述表貼阻容輸入橋臂由多個等值的表貼電阻電容組依次串聯(lián)形成，其中，每個所述表貼電阻電容組由一個表貼電阻和一個表貼電容并聯(lián)組成。

6、優(yōu)選地，所述第一全差分緩沖級和第二全差分緩沖級均包括兩個場效應管運算放大器和一個與所述場效應管運算放大器連接的全差分運算放大器，所述第一全差分緩沖級和第二全差分緩沖級的輸入端均設有一個鉗位二極管，所述鉗位二極管與兩個所述場效應管運算放大器連接，兩個所述場效應管運算放大器的反饋電路各包括一個固定值并聯(lián)電阻電容組，共用一個可調值并聯(lián)電阻電容組，所述全差分運算放大器的反饋電路包括分別位于位于上游的兩個固定值并聯(lián)電阻電容組和下游的兩個固定值并聯(lián)電阻電容組。

7、優(yōu)選地，固定值并聯(lián)電阻電容組中電阻相對誤差小于0.1％，電容相對誤差小于1％。

8、優(yōu)選地，所述采樣計算級包括兩個adc，兩個所述adc的一端分別與所述第一全差分緩沖級和第二全差分緩沖級連接，另一端均與fpga連接，還包括為所述adc和fpga提供時鐘信號的時鐘分配器。

9、優(yōu)選地，所述時鐘分配器能夠消除時鐘抖動，且至少能提供三路時鐘信號，所述adc為差分模擬信號輸入，并行l(wèi)vds數(shù)字信號輸出且低延遲，所述fpga實現(xiàn)采樣計算和濾波器電路功能。

10、優(yōu)選地，所述時鐘分配器連有一個參考時鐘晶振和一個壓控型晶振，所述參考時鐘晶振為所述時鐘分配器提供參考時鐘信號，同時所述時鐘分配器通過內置電荷泵驅動鎖相環(huán)濾波器控制壓控型晶振輸出周期和相位均可調的時鐘信號，再通過時鐘分配器分配至所述fpga和adc。

11、優(yōu)選地，所述adc通過第一輸入衰減級、第二輸入衰減級、第一全差分緩沖級和第二全差分緩沖級，將采樣得到的漏源電壓和開爾文端子與源極間電壓的模擬信號轉換為低延遲的并行l(wèi)vds數(shù)字信號，并最終送至所述fpga，所述fpga通過一階高通濾波器電路得到漏源電壓變化率，通過校正濾波器電路得到漏極電流變化率，再通過積分濾波器電路得到漏極電流。

12、本發(fā)明與現(xiàn)有技術相比，具有以下優(yōu)點：

13、1、僅采用兩條adc通道，實現(xiàn)了高帶寬和高集成密度條件下對sic?mosfet模塊開爾文和電源端子之間寄生電感兩端的壓降和漏源電壓的檢測；

14、2、以最短延時為目標通過濾波算法計算還原了漏源電壓變化率、漏極電流變化率以及漏極電流；

15、3、可以有效避免非隔離型電壓檢測帶來的影響，其中包括非理想緩沖級以及負載效應和分布參數(shù)，從而實現(xiàn)對sic-mosfet模塊實時狀態(tài)感知。