本實(shí)用新型屬于工業(yè)自動(dòng)化技術(shù)領(lǐng)域，具體涉及的是一種PCB模件自動(dòng)化測(cè)試裝置。

背景技術(shù)：

一臺(tái)自動(dòng)化裝置通常由數(shù)個(gè)PCB模件組成，自動(dòng)化裝置在生產(chǎn)過(guò)程中，為了保證產(chǎn)品質(zhì)量，需要對(duì)各個(gè)PCB模件上的各類(lèi)接口(包括DO接口、DI接口、AI 接口等)的有效性進(jìn)行獨(dú)立測(cè)試。現(xiàn)有技術(shù)中，通常會(huì)使用示波器和信號(hào)源等儀器，采取人工測(cè)試的方法對(duì)PCB模件的每一接口回路進(jìn)行逐一測(cè)試。人工測(cè)試方法存在測(cè)試效率低、測(cè)試誤差大等缺陷。

鑒于以上原因，有必要開(kāi)發(fā)一種PCB模件自動(dòng)化測(cè)試裝置，以實(shí)現(xiàn)對(duì)PCB 模件的自動(dòng)化測(cè)試。

技術(shù)實(shí)現(xiàn)要素：

為了解決上述技術(shù)問(wèn)題，本實(shí)用新型一方面提供了一種PCB模件自動(dòng)化測(cè)試裝置，其技術(shù)方案如下：

一種PCB模件自動(dòng)化測(cè)試裝置，其特征在于：其包括主控芯片及與主控芯片連接的以太網(wǎng)通訊芯片，所述主控芯片上連接有多路DO接口、多路DI接口、多路AO接口、多路UART接口、至少一路DAC模塊、至少一塊Flash存儲(chǔ)器及至少一塊Nand Flash存儲(chǔ)器，所述以太網(wǎng)通訊芯片上設(shè)有至少一路以太網(wǎng)網(wǎng)口；所述以太網(wǎng)網(wǎng)口用于連接上位PC機(jī)，所述DO接口用于輸出數(shù)字開(kāi)出信號(hào)至待測(cè)試的PCB模件，所述DI接口用于接收來(lái)自所述待測(cè)試的PCB模件的數(shù)字開(kāi)出信號(hào)，所述AO接口用于輸出模擬信號(hào)至待測(cè)試的PCB模件，所述UART 接口用于連接待測(cè)試的PCB模件并實(shí)現(xiàn)與所述PCB模件的信息交互。

在一個(gè)具體實(shí)施例中，所述主控芯片采用型號(hào)為ARM9X25的主控芯片，所述以太網(wǎng)通訊芯片采用型號(hào)為DP83849的以太網(wǎng)通訊芯片。

在一個(gè)具體實(shí)施例中，所述主控芯片上連接有20路DO接口、20路DI接口、2路UART接口、1路DAC模塊、1塊256M的Flash存儲(chǔ)器及1塊64M的 Nand Flash存儲(chǔ)器，所述以太網(wǎng)通訊芯片上設(shè)有一路以太網(wǎng)網(wǎng)口。

與現(xiàn)有技術(shù)相比，本實(shí)用新型能夠?qū)崿F(xiàn)對(duì)PCB模件上的DO接口、DI接口及AO接口的自動(dòng)化測(cè)試，其不僅提升了測(cè)試效率，而且降低了測(cè)試誤差。

附圖說(shuō)明

通過(guò)閱讀下文優(yōu)選實(shí)施方式的詳細(xì)描述，各種其他的優(yōu)點(diǎn)和益處對(duì)于本領(lǐng)域普通技術(shù)人員將變得清楚明了。附圖僅用于示出優(yōu)選實(shí)施方式的目的，而并不認(rèn)為是對(duì)本實(shí)用新型的限制。而且在整個(gè)附圖中，用相同的參考符號(hào)表示相同的部件。

圖1為本實(shí)用新型提供的PCB模件自動(dòng)化測(cè)試裝置在一個(gè)具體實(shí)施例中的系統(tǒng)框架圖；

圖2是圖1中的PCB模件自動(dòng)化測(cè)試裝置與待測(cè)試的PCB模件的測(cè)試連線圖。

具體實(shí)施方式

在一個(gè)具體實(shí)施例中，待測(cè)試的PCB模件包括有20路DI接口、20路DO 接口及20路AI接口，需要對(duì)上述接口的有效性進(jìn)行全面測(cè)試。

對(duì)應(yīng)地，如參考圖1所示，本實(shí)施例中，本實(shí)用新型提供的PCB模件自動(dòng)化測(cè)試裝置100包括主控芯片1及與所述主控芯片1連接的以太網(wǎng)通訊芯片2。

所述主控芯片1上連接有20路DO接口、20路DI接口、20路AO接口、 2路UART接口、1塊256M的Flash存儲(chǔ)器4及1塊64M的Nand Flash存儲(chǔ)器 3。20路DO接口分別記為DO1、DO2、…、DO20，20路DI接口分別記為DI1、 DI2、…、DI20,20路AO接口分別記為AO1、AO2、…、AO20,2路UART接口分別記為UART1、UART2。

其中：20路DO接口與待測(cè)試的PCB模件的20路DI接口一一對(duì)應(yīng)，用于輸出數(shù)字開(kāi)出信號(hào)至待測(cè)試的PCB模件。20路DI接口與待測(cè)試的PCB模件的 20路DO接口一一對(duì)應(yīng)，用于接收來(lái)自所述待測(cè)試的PCB模件的數(shù)字開(kāi)出信號(hào)。 20路AO接口與待測(cè)試PCB模件的20路AI接口一一對(duì)應(yīng)，用于輸出模擬信號(hào)至待測(cè)試的PCB模件。UART1接口及UART2接口用于連接待測(cè)試的PCB模件并實(shí)現(xiàn)與所述PCB模件的信息交互。

Flash存儲(chǔ)器4及Nand Flash存儲(chǔ)器3用于存儲(chǔ)信息。

本實(shí)施例中的所述主控芯片1上還連接有1路DAC模塊5，所述DAC模塊5與所述20路AO接口配合使用，其用于產(chǎn)生所述的20路模擬信號(hào)，其相當(dāng)于信號(hào)源。

本實(shí)施例中，所述主控芯片1采用型號(hào)為ARM9X25的主控芯片，所述以太網(wǎng)通訊芯片采用型號(hào)為DP83849的以太網(wǎng)通訊芯片。所述主控芯片1上包括有RMII接口和豐富的IO接口，所述以太網(wǎng)通訊芯片2經(jīng)RMII接口連接至所述主控芯片1。主控芯片1上的所述20路DI接口、所述20路DO接口均由其上的IO接口拓展開(kāi)出。

所述以太網(wǎng)通訊芯片2上設(shè)有一路以太網(wǎng)網(wǎng)口21，所述以太網(wǎng)網(wǎng)口21用于連接上位PC機(jī)。所述上位機(jī)PC經(jīng)所述太網(wǎng)通訊芯片2與所述主控芯片1實(shí)現(xiàn)交互通訊。

請(qǐng)參考圖2所示，本實(shí)施例提供的PCB模件自動(dòng)化測(cè)試裝置100的具體使用方法如下：

1)將測(cè)試裝置100的20路DO接口經(jīng)排線對(duì)應(yīng)連接至待測(cè)試的PCB模件 300的20路DI接口，將測(cè)試裝置100的20路DI接口經(jīng)排線對(duì)應(yīng)連接至待測(cè)試的PCB模件300的20路DO接口，將待測(cè)裝置100的20路AO接口經(jīng)排線對(duì)應(yīng)連接至待測(cè)試的PCB模件300的20路AI接口，將測(cè)試裝置100的UART2 接口經(jīng)導(dǎo)線連接至待測(cè)試的PCB模件300的UART接口；

2)上位PC機(jī)200發(fā)送測(cè)試命令，測(cè)試裝置100啟動(dòng)測(cè)試；

3)對(duì)待測(cè)試的PCB模件300的20路DI接口進(jìn)行測(cè)試：測(cè)試裝置100的 20路DO接口依次輸出數(shù)字開(kāi)出信號(hào)(高電平)，待測(cè)試的PCB模件300的對(duì)應(yīng)20路DI接口接收對(duì)應(yīng)的數(shù)字開(kāi)出信號(hào)，并將接收到的數(shù)字開(kāi)出信號(hào)作為反饋信號(hào)經(jīng)UART接口反饋給測(cè)試裝置100的主控芯片1。主控芯片1依次判斷其接受到的反饋信號(hào)是否與對(duì)應(yīng)的數(shù)字開(kāi)出信號(hào)一致，如果當(dāng)前反饋信號(hào)與對(duì)應(yīng)的數(shù)字開(kāi)出信號(hào)一致則判定對(duì)應(yīng)的待測(cè)試的PCB模件300的DI接口合格，否則判定為不合格。

4)對(duì)待測(cè)試的PCB模件300的20路DO接口進(jìn)行：PC上位機(jī)200生成 20位數(shù)字開(kāi)出信號(hào)序列并發(fā)送給測(cè)試裝置100，測(cè)試裝置100將20位數(shù)字開(kāi)出信號(hào)序列經(jīng)UART2接口傳送至待測(cè)試的PCB模件300?；?0位數(shù)字開(kāi)出信號(hào)序列，待測(cè)試的PCB模件300的20路DO接口對(duì)應(yīng)輸出20路相應(yīng)的數(shù)字開(kāi)出信號(hào)(高電平)。測(cè)試裝置100的20路DI接口接收對(duì)應(yīng)的20路數(shù)字開(kāi)出信號(hào)并傳送給主控芯片1，主控芯片1依次對(duì)比20路數(shù)字開(kāi)出信號(hào)與PC機(jī)200 生成的20位數(shù)字開(kāi)出信號(hào)序列，如果當(dāng)前數(shù)字開(kāi)出信號(hào)的大小與數(shù)字開(kāi)出信號(hào)序列對(duì)應(yīng)位的大小一致，則判定其對(duì)應(yīng)的待測(cè)試的PCB模件300的DO接口合格，否則判定為不合格。

5)對(duì)待測(cè)試的PCB模件300的20路AI接口進(jìn)行測(cè)試：測(cè)試裝置100的 20路AO接口依次輸出模擬開(kāi)出信號(hào)(4到20mA的電流信號(hào))，待測(cè)試的PCB 模件300的對(duì)應(yīng)20路AI接口接收對(duì)應(yīng)的模擬開(kāi)出信號(hào)，并將接收到的模擬開(kāi)出信號(hào)作為反饋信號(hào)經(jīng)UART接口反饋給測(cè)試裝置100的主控芯片1。主控芯片 1依次判斷其接受到的反饋信號(hào)是否與對(duì)應(yīng)的模擬開(kāi)出信號(hào)一致，如果當(dāng)前反饋信號(hào)與對(duì)應(yīng)的模擬開(kāi)出信號(hào)一致則判定對(duì)應(yīng)的待測(cè)試的PCB模件300的AI接口合格，否則判定為不合格。

與現(xiàn)有技術(shù)相比，本實(shí)用新型能夠?qū)崿F(xiàn)對(duì)PCB模件上的DO接口、DI接口及AI接口的自動(dòng)化測(cè)試，其具有測(cè)試效率高、測(cè)試準(zhǔn)確度高的顯著技術(shù)效果。

以上，僅是本實(shí)用新型的較佳實(shí)施例而已，并非對(duì)本實(shí)用新型作任何形式上的限制，依據(jù)本實(shí)用新型的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化與修飾，均仍屬于本實(shí)用新型技術(shù)方案的范圍內(nèi)。