本發(fā)明涉及一種用于芯片的測試插座，尤其涉及一種用于芯片的測試插座及其測試電路。

背景技術(shù)：

近年來，數(shù)據(jù)的大規(guī)模傳輸要求變得越來越普及。很多芯片都要經(jīng)過超高頻的測試，怎樣避免信號之間的干擾，怎樣減小電信號通過時的損耗，是芯片高頻測試的關(guān)鍵.如此苛刻的要求，對芯片測試插座提出了越來越高的要求。

傳統(tǒng)測試插座原理：將待測芯片放入測試插座內(nèi)，依靠探針的頭部刺破焊接球的氧化層，保證芯片的每一個引腳通過探針與電路板上的每一個焊盤接觸良好進(jìn)行電測試。但是，隨著設(shè)計與制造技術(shù)的發(fā)展，集成電路設(shè)計已發(fā)展到系統(tǒng)級芯片階段，SOC設(shè)計技術(shù)成為設(shè)計的熱點.模數(shù)轉(zhuǎn)換器(ADC)是SOC芯片中的重要模塊，隨著器件時鐘頻率的不斷提高，高效、準(zhǔn)確地測試ADC的動態(tài)參數(shù)和靜態(tài)參數(shù)測試的重點。而傳統(tǒng)的芯片測試插座，信號之間干擾嚴(yán)重，不能準(zhǔn)確地測試這些高速高頻的信號。

有鑒于上述的缺陷，本設(shè)計人，積極加以研究創(chuàng)新，以期創(chuàng)設(shè)一種新型結(jié)構(gòu)的用于芯片的測試插座及其測試電路，使其更具有產(chǎn)業(yè)上的利用價值。

技術(shù)實現(xiàn)要素：

為解決上述技術(shù)問題，本發(fā)明的目的是提供一種用于芯片的測試插座及其測試電路。

為實現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案：

一種用于芯片的測試插座，包括芯片測試基座，所述芯片測試基座的中心處開設(shè)有一凹槽，所述凹槽的中心處開設(shè)有一通孔，所述通孔內(nèi)設(shè)置有接地銅塊，圍繞所述接地銅塊的四周并在凹槽內(nèi)開設(shè)有若干個信號探針孔，信號傳輸探針的一端插接在所述信號探針孔上，呈豎直布置，所述接地銅塊上開設(shè)有若干個接地探針孔，接地測試探針的一端插接在所述接地探針孔上，也呈豎直布置，與所述信號傳輸探針平行設(shè)置，所述信號傳輸探針將接地測試探針包圍布 置，所述信號傳輸探針的另一端的高度與所述接地測試探針的另一端的高度相持平布置。

進(jìn)一步的，所述的用于芯片的測試插座，其中，所述凹槽內(nèi)還設(shè)置有芯片導(dǎo)向板，所述芯片導(dǎo)向板的中心處開設(shè)有一芯片通孔，信號傳輸探針和接地測試探針均設(shè)置在所述芯片通孔內(nèi)。

再進(jìn)一步的，所述的用于芯片的測試插座，其中，所述芯片測試基座上還設(shè)置有探針保持板，所述探針保持板的中心處開設(shè)有一探針通孔，在探針通孔的四周設(shè)置有探針孔，所述信號探針孔與探針孔呈上下一一對應(yīng)布置。

更進(jìn)一步的，所述的用于芯片的測試插座，其中，所述探針通孔的口徑與通孔的口徑相匹配布置。

再更進(jìn)一步的，所述的用于芯片的測試插座，其中，所述探針保持板通過螺栓固定在芯片測試基座的底部。

再更進(jìn)一步的，所述的用于芯片的測試插座，其中，所述信號傳輸探針和接地測試探針均為彈簧探針。

再更進(jìn)一步的，所述的用于芯片的測試插座，其中，所述接地銅塊上的接地探針孔設(shè)有32個孔，呈方形網(wǎng)格分布。

再更進(jìn)一步的，所述的用于芯片的測試插座，其中，所述芯片導(dǎo)向板的頂面與芯片測試基座的頂面相持平布置。

一種用于芯片的測試插座的測試電路，其中，包括驅(qū)動電路，所述驅(qū)動電路外接輸入信號端Vin和電壓信號端Vcc，所述驅(qū)動電路的一端通過電感L_GND接地布置，而驅(qū)動電路的輸出端通過電容C接地布置，該電路的接地回路電壓公式如下：

$V_{GND}=L_{GND}\frac{d}{dt}{I}_d,$

其中，

V_GND為芯片的接地電壓；

L_GND為接地測試探針的電感值；

Id為芯片的實時電流。

進(jìn)一步的，所述的用于芯片的測試插座的測試電路，其中，所述電感L_GND為接地測試探針的電感值，且為所有接地測試探針并接的電感值。

借由上述方案，本發(fā)明至少具有以下優(yōu)點：

本發(fā)明通過在芯片測試基座上增加一接地銅塊，并在接地銅塊上安裝有若干個接地測試探針，通過在芯片測試基座的中心增加接地測試探針，來減小回路的電壓，提高測試的準(zhǔn)確性，而且接地測試探針盡可能選用電感較小的接地測試探針，能最大程度上節(jié)約測試成本。并且該裝置結(jié)構(gòu)簡單，便于操作。

上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，并可依照說明書的內(nèi)容予以實施，以下以本發(fā)明的較佳實施例并配合附圖詳細(xì)說明如后。

附圖說明

為了更清楚地說明本發(fā)明實施例的技術(shù)方案，下面將對實施例中所需要使用的附圖作簡單地介紹，應(yīng)當(dāng)理解，以下附圖僅示出了本發(fā)明的某些實施例，因此不應(yīng)被看作是對范圍的限定，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他相關(guān)的附圖。

圖1是本發(fā)明的結(jié)構(gòu)示意圖；

圖2是本發(fā)明的接地銅塊的結(jié)構(gòu)示意圖；

圖3是本發(fā)明的原理電路圖。

具體實施方式

下面結(jié)合附圖和實施例，對本發(fā)明的具體實施方式作進(jìn)一步詳細(xì)描述。以下實施例用于說明本發(fā)明，但不用來限制本發(fā)明的范圍。

為了使本技術(shù)領(lǐng)域的人員更好地理解本發(fā)明方案，下面將結(jié)合本發(fā)明實施例中附圖，對本發(fā)明實施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實施例僅僅是本發(fā)明一部分實施例，而不是全部的實施例。通常在此處附圖中描述和示出的本發(fā)明實施例的組件可以以各種不同的配置來布置和設(shè)計。因此，以下對在附圖中提供的本發(fā)明的實施例的詳細(xì)描述并非旨在限制要求保護的本發(fā)明的范圍，而是僅僅表示本發(fā)明的選定實施例?；诒景l(fā)明的實施例，本領(lǐng)域技術(shù)人員在沒有做出創(chuàng)造性勞動的前提下所獲得的所有其他實施例，都 屬于本發(fā)明保護的范圍。

實施例

如圖1、圖2所示，一種用于芯片的測試插座，包括芯片測試基座1，所述芯片測試基座1的中心處開設(shè)有一凹槽，所述凹槽的中心處開設(shè)有一通孔，所述通孔內(nèi)設(shè)置有接地銅塊3，圍繞所述接地銅塊3的四周并在凹槽內(nèi)開設(shè)有若干個信號探針孔，信號傳輸探針2的一端插接在所述信號探針孔上，呈豎直布置，所述接地銅塊3上開設(shè)有若干個接地探針孔，接地測試探針4的一端插接在所述接地探針孔上，也呈豎直布置，與所述信號傳輸探針平行設(shè)置，所述信號傳輸探針2將接地測試探針4包圍布置，所述信號傳輸探針2的另一端的高度與所述接地測試探針4的另一端的高度相持平布置。通過在芯片測試基座上增加一接地銅塊，并在接地銅塊上安裝有若干個接地測試探針，通過在芯片測試基座的中心增加接地測試探針，來減小回路的電壓，提高測試的準(zhǔn)確性。

本發(fā)明中所述凹槽內(nèi)還設(shè)置有芯片導(dǎo)向板5，所述芯片導(dǎo)向板5的中心處開設(shè)有一芯片通孔，信號傳輸探針2和接地測試探針4均設(shè)置在所述芯片通孔內(nèi)，通過芯片導(dǎo)向板5能將芯片準(zhǔn)確的與信號傳輸探針2和接地測試探針4相接觸，保證信號的準(zhǔn)確性。

本發(fā)明中所述芯片測試基座1上還設(shè)置有探針保持板6，所述探針保持板6的中心處開設(shè)有一探針通孔，在探針通孔的四周設(shè)置有探針孔，所述信號探針孔與探針孔呈上下一一對應(yīng)布置，保證信號傳輸探針2的穩(wěn)定性，使信號傳輸探針2的信號傳輸更加穩(wěn)定。

本發(fā)明中所述探針通孔的口徑與通孔的口徑相匹配布置，使接地銅塊3能直接通過引線接地，而不需要額外增加其他內(nèi)部的引線來接地，降低其制作的復(fù)雜難度，使其改裝置操作簡單。

本發(fā)明中所述探針保持板6通過螺栓固定在芯片測試基座1的底部，方便操作人員進(jìn)行安裝，同時也能將探針保持板6進(jìn)行固定。

本發(fā)明中所述信號傳輸探針2和接地測試探針4均為彈簧探針，將信號傳輸探針2和接地測試探針4均采用彈簧探針能調(diào)整其安裝時各個彈簧探針的高度，芯片在測試時，保證每個彈簧探針都能與芯片有接觸，即能保證芯片 在測試時的準(zhǔn)確性。

本發(fā)明中所述接地銅塊3上的接地探針孔設(shè)有32個孔，呈方形網(wǎng)格分布，使接地測試探針4的排列有序，保證每一根接地測試探針4都能與芯片相接觸，同時還能與接地銅塊3相接觸。

本發(fā)明中所述芯片導(dǎo)向板5的頂面與芯片測試基座2的頂面相持平布置，其一能使該裝置具有美觀性，其二能降低用料，達(dá)到減少成本的目的。

如圖3所示，一種用于芯片的測試插座的測試電路，包括驅(qū)動電路，所述驅(qū)動電路外接輸入信號端Vin和電壓信號端Vcc，所述驅(qū)動電路的一端通過電感L_GND接地布置，而驅(qū)動電路的輸出端通過電容C接地布置，該電路的接地回路電壓公式如下：

$V_{GND}=L_{GND}\frac{d}{dt}{I}_d,$

其中，

V_GND為芯片的接地電壓；

L_GND為接地測試探針的電感值；

Id為芯片的實時電流。

所述電感L_GND為接地測試探針的電感值，且為所有接地測試探針并接的電感值?；诖死碚?，本發(fā)明中傳統(tǒng)的結(jié)構(gòu)上增加接地測試探針，從原來的16根增加到32根接地測試探針，使整個回路的電感值L_GND減小到原來的1/2，依據(jù)上述的公式使其接地電壓V_GND的電壓盡可能減小。

另外，從上述的公式中也可以針對選用長度較短的接地測試探針，目的在于選用電感較小的接地測試探針，使其電感值L_GND變小，從而使接地電壓V_GND的電壓也盡可能隨之減小。

通過上述減小對電感值的方案，使其回路接地電壓得到進(jìn)一步減小，從而使信號之間的干擾得到進(jìn)一步減小，保證了對芯片測試時的數(shù)據(jù)準(zhǔn)確性。

本發(fā)明通過在芯片測試基座上增加一接地銅塊，并在接地銅塊上安裝有若干個接地測試探針，通過在芯片測試基座的中心增加接地測試探針，來減小回路的電壓，提高測試的準(zhǔn)確性，而且接地測試探針盡可能選用電感較小的接地 測試探針，能最大程度上節(jié)約測試成本。并且該裝置結(jié)構(gòu)簡單，便于操作。

以上所述僅是本發(fā)明的優(yōu)選實施方式，并不用于限制本發(fā)明，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明技術(shù)原理的前提下，還可以做出若干改進(jìn)和變型，這些改進(jìn)和變型也應(yīng)視為本發(fā)明的保護范圍。