本發(fā)明涉及一種測(cè)試電路板，尤其是指一種具聯(lián)合測(cè)試工作群組信號(hào)串接電路設(shè)計(jì)的測(cè)試電路板。

背景技術(shù)：

現(xiàn)有對(duì)于內(nèi)存插槽、快捷外設(shè)互聯(lián)標(biāo)準(zhǔn)(peripheralcomponentinterconnectexpress，pcie)插槽…等的測(cè)試方式多采用使用邊界掃描(boundaryscan)技術(shù)的測(cè)試電路板進(jìn)行。

然而，當(dāng)使用一個(gè)測(cè)試電路板時(shí)，即需要對(duì)應(yīng)電性連接至測(cè)試訪問(wèn)端口(testaccessport，tap)控制器的一個(gè)聯(lián)合測(cè)試工作群組端口上，而當(dāng)需要大量同時(shí)進(jìn)行內(nèi)存插槽、快捷外設(shè)互聯(lián)標(biāo)準(zhǔn)插槽…等的測(cè)試時(shí)，將會(huì)同時(shí)需要大量使用測(cè)試訪問(wèn)端口控制器的聯(lián)合測(cè)試工作群組端口，然而測(cè)試訪問(wèn)端口控制器所提供的聯(lián)合測(cè)試工作群組端口有限的情況下，將無(wú)法大量同時(shí)進(jìn)行內(nèi)存插槽、快捷外設(shè)互聯(lián)標(biāo)準(zhǔn)插槽…等的測(cè)試。

雖然可以通過(guò)測(cè)試訪問(wèn)端口控制器的擴(kuò)充版來(lái)提高聯(lián)合測(cè)試工作群組端口的數(shù)量，但一個(gè)擴(kuò)充版所能提供的聯(lián)合測(cè)試工作群組端口的數(shù)量為4或是8個(gè)，并且在使用越多的擴(kuò)充版，會(huì)造成測(cè)試電路板與測(cè)試訪問(wèn)端口控制器的聯(lián)合測(cè)試工作群組端口連接的復(fù)雜性而容易混淆對(duì)應(yīng)關(guān)系。

綜上所述，可知現(xiàn)有技術(shù)中長(zhǎng)期以來(lái)一直存在現(xiàn)有對(duì)于待測(cè)試機(jī)板上插槽測(cè)試復(fù)雜與不便的問(wèn)題，因此有必要提出改進(jìn)的技術(shù)手段，來(lái)解決此一問(wèn)題。

技術(shù)實(shí)現(xiàn)要素：

有鑒于現(xiàn)有技術(shù)存在現(xiàn)有對(duì)于待測(cè)試機(jī)板上插槽測(cè)試復(fù)雜與不便的問(wèn) 題，本發(fā)明遂揭露一種具聯(lián)合測(cè)試工作群組信號(hào)串接電路設(shè)計(jì)的測(cè)試電路板，其中：

本發(fā)明所揭露的具聯(lián)合測(cè)試工作群組信號(hào)串接電路設(shè)計(jì)的測(cè)試電路板，其包含：測(cè)試電路板，測(cè)試電路板更包含：第一聯(lián)合測(cè)試工作群組(jointtestactiongroup，jtag)連接接口、第二聯(lián)合測(cè)試工作群組連接接口以及至少一聯(lián)合測(cè)試工作群組控制芯片。

第一聯(lián)合測(cè)試工作群組連接接口更包含第一接口測(cè)試時(shí)鐘(timeclock，tck)腳位、第一接口測(cè)試模式選擇(testmodeselect，tms)腳位、第一接口測(cè)試數(shù)據(jù)輸入(testdatain，tdi)腳位以及第一接口測(cè)試數(shù)據(jù)輸出(testdataout，tdo)腳位。

第二聯(lián)合測(cè)試工作群組連接接口更包含第二接口測(cè)試時(shí)鐘腳位、第二接口測(cè)試模式選擇腳位、第二接口測(cè)試數(shù)據(jù)輸入腳位以及第二接口測(cè)試數(shù)據(jù)輸出腳位。

聯(lián)合測(cè)試工作群組控制芯片更包含芯片測(cè)試時(shí)鐘腳位、芯片測(cè)試模式選擇腳位、芯片測(cè)試數(shù)據(jù)輸入腳位以及芯片測(cè)試數(shù)據(jù)輸出腳位。

其中，第一接口測(cè)試時(shí)鐘腳位、第二接口測(cè)試時(shí)鐘腳位以及芯片測(cè)試時(shí)鐘腳位彼此之間電性連接；第一接口測(cè)試模式選擇腳位、第二接口測(cè)試模式選擇腳位以及芯片測(cè)試模式選擇腳位彼此之間電性連接；第一接口測(cè)試數(shù)據(jù)輸入腳位與聯(lián)合測(cè)試工作群組控制芯片其中之一的芯片測(cè)試數(shù)據(jù)輸入腳位電性連接；芯片測(cè)試數(shù)據(jù)輸出腳位與另外的聯(lián)合測(cè)試工作群組控制芯片其中之一的芯片測(cè)試數(shù)據(jù)輸入腳位電性連接，或是芯片測(cè)試數(shù)據(jù)輸出腳位與第二接口測(cè)試數(shù)據(jù)輸入腳位電性連接；第一接口測(cè)試數(shù)據(jù)輸出腳位與第二接口測(cè)試數(shù)據(jù)輸出腳位電性連接。

本發(fā)明所揭露的系統(tǒng)及方法如上，與現(xiàn)有技術(shù)之間的差異在于測(cè)試電路板上設(shè)計(jì)有第一聯(lián)合測(cè)試工作群組連接接口以及第二聯(lián)合測(cè)試工作群組連接接口，通過(guò)第一聯(lián)合測(cè)試工作群組連接接口以及第二聯(lián)合測(cè)試工作群組連接接口可以提供測(cè)試電路板彼此之間形成串接，藉以使多個(gè)測(cè)試電路板可串接至測(cè)試訪問(wèn)端口控制器的一個(gè)聯(lián)合測(cè)試工作群組端口上，以減少測(cè)試訪問(wèn)端口控制器以及聯(lián)合測(cè)試工作群組端口的需求。

通過(guò)上述的技術(shù)手段，本發(fā)明可以達(dá)成提供測(cè)試電路板的串接以減少測(cè)試訪問(wèn)端口控制器以及聯(lián)合測(cè)試工作群組端口需求的技術(shù)功效。

附圖說(shuō)明

圖1繪示為本發(fā)明具聯(lián)合測(cè)試工作群組信號(hào)串接電路設(shè)計(jì)的測(cè)試電路板的第一實(shí)施態(tài)樣架構(gòu)示意圖。

圖2繪示為本發(fā)明具聯(lián)合測(cè)試工作群組信號(hào)串接電路設(shè)計(jì)的測(cè)試電路板的第二實(shí)施態(tài)樣架構(gòu)示意圖。

圖3a以及圖3b繪示為本發(fā)明具聯(lián)合測(cè)試工作群組信號(hào)串接電路設(shè)計(jì)的測(cè)試電路板的第一聯(lián)合測(cè)試工作群組連接接口與第二聯(lián)合測(cè)試工作群組連接接口的腳位配置示意圖。

【符號(hào)說(shuō)明】

10測(cè)試電路板

11第一聯(lián)合測(cè)試工作群組連接接口

12第二聯(lián)合測(cè)試工作群組連接接口

13聯(lián)合測(cè)試工作群組控制芯片

131第一聯(lián)合測(cè)試工作群組控制芯片

132第二聯(lián)合測(cè)試工作群組控制芯片

14緩沖器芯片

15匹配電阻

16上拉電阻

tck1第一接口測(cè)試時(shí)鐘腳位

tms1第一接口測(cè)試模式選擇腳位

tdi1第一接口測(cè)試數(shù)據(jù)輸入腳位

tdo1第一接口測(cè)試數(shù)據(jù)輸出腳位

tck2第二接口測(cè)試時(shí)鐘腳位

tms2第二接口測(cè)試模式選擇腳位

tdi2第二接口測(cè)試數(shù)據(jù)輸入腳位

tdo2第二接口測(cè)試數(shù)據(jù)輸出腳位

tck3芯片測(cè)試時(shí)鐘腳位

tms3芯片測(cè)試模式選擇腳位

tdi3芯片測(cè)試數(shù)據(jù)輸入腳位

tdo3芯片測(cè)試數(shù)據(jù)輸出腳位

tck4芯片測(cè)試時(shí)鐘腳位

tms4芯片測(cè)試模式選擇腳位

tdi4芯片測(cè)試數(shù)據(jù)輸入腳位

tdo4芯片測(cè)試數(shù)據(jù)輸出腳位

具體實(shí)施方式

以下將配合圖式及實(shí)施例來(lái)詳細(xì)說(shuō)明本發(fā)明的實(shí)施方式，藉此對(duì)本發(fā)明如何應(yīng)用技術(shù)手段來(lái)解決技術(shù)問(wèn)題并達(dá)成技術(shù)功效的實(shí)現(xiàn)過(guò)程能充分理解并據(jù)以實(shí)施。

以下將以第一個(gè)實(shí)施例來(lái)說(shuō)明本發(fā)明所揭露第一實(shí)施態(tài)樣的具聯(lián)合測(cè)試工作群組信號(hào)串接電路設(shè)計(jì)的測(cè)試電路板，并請(qǐng)參考「圖1」所示，「圖1」繪示為本發(fā)明具聯(lián)合測(cè)試工作群組信號(hào)串接電路設(shè)計(jì)的測(cè)試電路板的第一實(shí)施態(tài)樣架構(gòu)示意圖。

本發(fā)明所揭露的具聯(lián)合測(cè)試工作群組信號(hào)串接電路設(shè)計(jì)的測(cè)試電路板，其包含：測(cè)試電路板10，測(cè)試電路板10更包含：第一聯(lián)合測(cè)試工作群組(jointtestactiongroup，jtag)連接接口11、第二聯(lián)合測(cè)試工作群組連接接口12以及聯(lián)合測(cè)試工作群組控制芯片13，第一實(shí)施態(tài)樣是僅有單一聯(lián)合測(cè)試工作群組控制芯片13。

第一聯(lián)合測(cè)試工作群組連接接口11更包含第一接口測(cè)試時(shí)鐘(time clock，tck)腳位tck1、第一接口測(cè)試模式選擇(testmodeselect，tms)腳位tms1、第一接口測(cè)試數(shù)據(jù)輸入(testdatain，tdi)腳位tdi1以及第一接口測(cè)試數(shù)據(jù)輸出(testdataout，tdo)腳位tdo1。

第二聯(lián)合測(cè)試工作群組連接接口12更包含第二接口測(cè)試時(shí)鐘腳位tck2、第二接口測(cè)試模式選擇腳位tms2、第二接口測(cè)試數(shù)據(jù)輸入腳位tdi2以及第二接口測(cè)試數(shù)據(jù)輸出腳位tdo2。

聯(lián)合測(cè)試工作群組控制芯片13更包含芯片測(cè)試時(shí)鐘腳位tck3、芯片測(cè)試模式選擇腳位tms3、芯片測(cè)試數(shù)據(jù)輸入腳位tdi3以及芯片測(cè)試數(shù)據(jù)輸出腳位tdo3。

第一接口測(cè)試時(shí)鐘腳位tck1、第二接口測(cè)試時(shí)鐘腳位tck2以及芯片測(cè)試時(shí)鐘腳位tck3彼此之間是通過(guò)緩沖器(buffer)芯片14以及匹配電阻15電性連接，以提高信號(hào)質(zhì)量。

第一接口測(cè)試模式選擇腳位tms1與第二接口測(cè)試模式選擇腳位tms2是通過(guò)緩沖器芯片14以及匹配電阻15電性連接，以提高信號(hào)質(zhì)量，第一接口測(cè)試模式選擇腳位tms1與芯片測(cè)試模式選擇腳位tms3是通過(guò)匹配電阻15電性連接，以提高信號(hào)質(zhì)量。

第一接口測(cè)試數(shù)據(jù)輸入腳位tdi1與聯(lián)合測(cè)試工作群組控制芯片13的芯片測(cè)試數(shù)據(jù)輸入腳位tdi3通過(guò)上拉電阻(pull-upresistors)16電性連接；芯片測(cè)試數(shù)據(jù)輸出腳位tdo3與第二接口測(cè)試數(shù)據(jù)輸入腳位tdi2通過(guò)匹配電阻15電性連接，以提高信號(hào)質(zhì)量；第一接口測(cè)試數(shù)據(jù)輸出腳tdo1位與第二接口測(cè)試數(shù)據(jù)輸出腳位tdo2電性連接。

值得注意的是，第一聯(lián)合測(cè)試工作群組連接接口11中第一接口測(cè)試時(shí)鐘腳位tck1、第一接口測(cè)試模式選擇腳位tms1、第一接口測(cè)試數(shù)據(jù)輸入腳位tdi1以及第一接口測(cè)試數(shù)據(jù)輸出腳位tdo1的排列順序與第二聯(lián)合測(cè)試工作群組連接接口12中第二接口測(cè)試時(shí)鐘腳位tck2、第二接口測(cè)試模式選擇腳位tms2、第二接口測(cè)試數(shù)據(jù)輸入腳位tdi2以及第二接口測(cè)試數(shù)據(jù)輸出腳位tdo2的排列順序完全相同。

藉此，可以提供測(cè)試電路板10彼此之間通過(guò)第一聯(lián)合測(cè)試工作群組連接接口11以及第二聯(lián)合測(cè)試工作群組連接接口12形成串接，藉以使多個(gè)測(cè) 試電路板10可串接至測(cè)試訪問(wèn)端口(testaccessport，tap)控制器的一個(gè)聯(lián)合測(cè)試工作群組端口上，以減少測(cè)試訪問(wèn)端口控制器以及聯(lián)合測(cè)試工作群組端口的需求。

以下將以第二個(gè)實(shí)施例來(lái)說(shuō)明本發(fā)明所揭露第一實(shí)施態(tài)樣的具聯(lián)合測(cè)試工作群組信號(hào)串接電路設(shè)計(jì)的測(cè)試電路板，并請(qǐng)參考「第2圖」所示，「第2圖」繪示為本發(fā)明具聯(lián)合測(cè)試工作群組信號(hào)串接電路設(shè)計(jì)的測(cè)試電路板的第二實(shí)施態(tài)樣架構(gòu)示意圖。

本發(fā)明所揭露的具聯(lián)合測(cè)試工作群組信號(hào)串接電路設(shè)計(jì)的測(cè)試電路板，其包含：測(cè)試電路板10，測(cè)試電路板10更包含：第一聯(lián)合測(cè)試工作群組(jointtestactiongroup，jtag)連接接口11、第二聯(lián)合測(cè)試工作群組連接接口12以及第一聯(lián)合測(cè)試工作群組控制芯片131以及第一聯(lián)合測(cè)試工作群組控制芯片132，第二實(shí)施態(tài)樣是以二個(gè)聯(lián)合測(cè)試工作群組控制芯片作為舉例，二個(gè)以上的聯(lián)合測(cè)試工作群組控制芯片可依此實(shí)施態(tài)樣推得，在此不再進(jìn)行贅述。

第一聯(lián)合測(cè)試工作群組連接接口11更包含第一接口測(cè)試時(shí)鐘腳位tck1、第一接口測(cè)試模式選擇腳位tms1、第一接口測(cè)試數(shù)據(jù)輸入腳位tdi1以及第一接口測(cè)試數(shù)據(jù)輸出腳位tdo1。

第二聯(lián)合測(cè)試工作群組連接接口12更包含第二接口測(cè)試時(shí)鐘腳位tck2、第二接口測(cè)試模式選擇腳位tms2、第二接口測(cè)試數(shù)據(jù)輸入腳位tdi2以及第二接口測(cè)試數(shù)據(jù)輸出腳位tdo2。

第一聯(lián)合測(cè)試工作群組控制芯片131更包含芯片測(cè)試時(shí)鐘腳位tck3、芯片測(cè)試模式選擇腳位tms3、芯片測(cè)試數(shù)據(jù)輸入腳位tdi3以及芯片測(cè)試數(shù)據(jù)輸出腳位tdo3。

第二聯(lián)合測(cè)試工作群組控制芯片132更包含芯片測(cè)試時(shí)鐘腳位tck4、芯片測(cè)試模式選擇腳位tms4、芯片測(cè)試數(shù)據(jù)輸入腳位tdi4以及芯片測(cè)試數(shù)據(jù)輸出腳位tdo4。

第一接口測(cè)試時(shí)鐘腳位tck1、第二接口測(cè)試時(shí)鐘腳位tck2、芯片測(cè)試時(shí)鐘腳位tck3以及芯片測(cè)試時(shí)鐘腳位tck4彼此之間是通過(guò)緩沖器芯片14以及匹配電阻15電性連接，以提高信號(hào)質(zhì)量。

第一接口測(cè)試模式選擇腳位tms1與第二接口測(cè)試模式選擇腳位tms2是通過(guò)緩沖器芯片14以及匹配電阻15電性連接，以提高信號(hào)質(zhì)量，第一接口測(cè)試模式選擇腳位tms1與是通過(guò)匹配電阻15電性連接，以提高信號(hào)質(zhì)量，芯片測(cè)試模式選擇腳位tms3與芯片測(cè)試模式選擇腳位tms4是直接電性連接。

第一接口測(cè)試數(shù)據(jù)輸入腳位tdi1與第一聯(lián)合測(cè)試工作群組控制芯片131的芯片測(cè)試數(shù)據(jù)輸入腳位tdi3通過(guò)上拉電阻16電性連接；第一聯(lián)合測(cè)試工作群組控制芯片131的芯片測(cè)試數(shù)據(jù)輸出腳位tdo3與第二聯(lián)合測(cè)試工作群組控制芯片132的芯片測(cè)試數(shù)據(jù)輸入腳位tdi4直接電性連接；第二聯(lián)合測(cè)試工作群組控制芯片132的芯片測(cè)試數(shù)據(jù)輸出腳位tdo4與第二接口測(cè)試數(shù)據(jù)輸入腳位tdi2通過(guò)匹配電阻15電性連接，以提高信號(hào)質(zhì)量；第一接口測(cè)試數(shù)據(jù)輸出腳tdo1位與第二接口測(cè)試數(shù)據(jù)輸出腳位tdo2直接電性連接。

第一聯(lián)合測(cè)試工作群組控制芯片131的芯片測(cè)試時(shí)鐘腳位tck3與第二聯(lián)合測(cè)試工作群組控制芯片132的芯片測(cè)試時(shí)鐘腳位tck4直接電性連接；第一聯(lián)合測(cè)試工作群組控制芯片131的芯片測(cè)試模式選擇腳位tms3與第二聯(lián)合測(cè)試工作群組控制芯片132的芯片測(cè)試模式選擇腳位tms4直接電性連接。

值得注意的是，第一聯(lián)合測(cè)試工作群組連接接口11中第一接口測(cè)試時(shí)鐘腳位tck1、第一接口測(cè)試模式選擇腳位tms1、第一接口測(cè)試數(shù)據(jù)輸入腳位tdi1以及第一接口測(cè)試數(shù)據(jù)輸出腳位tdo1的排列順序與第二聯(lián)合測(cè)試工作群組連接接口12中第二接口測(cè)試時(shí)鐘腳位tck2、第二接口測(cè)試模式選擇腳位tms2、第二接口測(cè)試數(shù)據(jù)輸入腳位tdi2以及第二接口測(cè)試數(shù)據(jù)輸出腳位tdo2的排列順序完全相同。

藉此，可以提供測(cè)試電路板10彼此之間通過(guò)第一聯(lián)合測(cè)試工作群組連接接口11以及第二聯(lián)合測(cè)試工作群組連接接口12形成串接，藉以使多個(gè)測(cè)試電路板10可串接至測(cè)試訪問(wèn)端口控制器的一個(gè)聯(lián)合測(cè)試工作群組端口上，以減少測(cè)試訪問(wèn)端口控制器以及聯(lián)合測(cè)試工作群組端口的需求。

除此之外，請(qǐng)參考同時(shí)「圖3a」以及「圖3b」所示，「圖3a」以及「圖 3b」繪示為本發(fā)明具聯(lián)合測(cè)試工作群組信號(hào)串接電路設(shè)計(jì)的測(cè)試電路板的第一聯(lián)合測(cè)試工作群組連接接口與第二聯(lián)合測(cè)試工作群組連接接口的腳位配置示意圖。

在「圖3a」以及「圖3b」中所繪示的第一聯(lián)合測(cè)試工作群組連接接口與第二聯(lián)合測(cè)試工作群組連接接口的腳位配置示意可應(yīng)用于上述第一實(shí)施態(tài)樣以及第二時(shí)施態(tài)樣。

第一聯(lián)合測(cè)試工作群組連接接口11更包含分別與第一接口測(cè)試時(shí)鐘腳位tck1、第一接口測(cè)試模式選擇腳位tms1、第一接口測(cè)試數(shù)據(jù)輸入腳位tdi1以及第一接口測(cè)試數(shù)據(jù)輸出腳位tdo1相對(duì)應(yīng)且交錯(cuò)設(shè)置的接地腳位gnd，接地腳位gnd是提高第一接口測(cè)試時(shí)鐘腳位tck1、第一接口測(cè)試模式選擇腳位tms1、第一接口測(cè)試數(shù)據(jù)輸入腳位tdi1以及第一接口測(cè)試數(shù)據(jù)輸出腳位tdo1信號(hào)的抗干擾能力。

第二聯(lián)合測(cè)試工作群組連接接口12更包含分別與第二接口測(cè)試時(shí)鐘腳位tck2、第二接口測(cè)試模式選擇腳位tms2、第二接口測(cè)試數(shù)據(jù)輸入腳位tdi2以及第二接口測(cè)試數(shù)據(jù)輸出腳位tdo2相對(duì)應(yīng)且交錯(cuò)設(shè)置的接地腳位gnd，接地腳位gnd是提高第二接口測(cè)試時(shí)鐘腳位tck2、第二接口測(cè)試模式選擇腳位tms2、第二接口測(cè)試數(shù)據(jù)輸入腳位tdi2以及第二接口測(cè)試數(shù)據(jù)輸出腳位tdo2信號(hào)的抗干擾能力。

并且第一聯(lián)合測(cè)試工作群組連接接口11中第一接口測(cè)試時(shí)鐘腳位tck1、第一接口測(cè)試模式選擇腳位tms1、第一接口測(cè)試數(shù)據(jù)輸入腳位tdi1、第一接口測(cè)試數(shù)據(jù)輸出腳位tdo1以及交錯(cuò)設(shè)置的接地腳位gnd的排列順序與第二聯(lián)合測(cè)試工作群組連接接口12中第二接口測(cè)試時(shí)鐘腳位tck2、第二接口測(cè)試模式選擇腳位tms2、第二接口測(cè)試數(shù)據(jù)輸入腳位tdi2、第二接口測(cè)試數(shù)據(jù)輸出腳位tdo2以及交錯(cuò)設(shè)置的接地腳位gnd的排列順序完全相同。

藉此，可以提供測(cè)試電路板10彼此之間通過(guò)第一聯(lián)合測(cè)試工作群組連接接口11以及第二聯(lián)合測(cè)試工作群組連接接口12形成串接，藉以使多個(gè)測(cè)試電路板10可串接至測(cè)試訪問(wèn)端口控制器的一個(gè)聯(lián)合測(cè)試工作群組端口上，以減少測(cè)試訪問(wèn)端口控制器以及聯(lián)合測(cè)試工作群組端口的需求。

綜上所述，可知本發(fā)明與現(xiàn)有技術(shù)之間的差異在于測(cè)試電路板上設(shè)計(jì)有第一聯(lián)合測(cè)試工作群組連接接口以及第二聯(lián)合測(cè)試工作群組連接接口，通過(guò)第一聯(lián)合測(cè)試工作群組連接接口以及第二聯(lián)合測(cè)試工作群組連接接口可以提供測(cè)試電路板彼此之間形成串接，藉以使多個(gè)測(cè)試電路板可串接至測(cè)試訪問(wèn)端口控制器的一個(gè)聯(lián)合測(cè)試工作群組端口上，以減少測(cè)試訪問(wèn)端口控制器以及聯(lián)合測(cè)試工作群組端口的需求。

藉由此一技術(shù)手段可以來(lái)解決現(xiàn)有技術(shù)所存在對(duì)于待測(cè)試機(jī)板上插槽測(cè)試復(fù)雜與不便的問(wèn)題，進(jìn)而達(dá)成提供測(cè)試電路板的串接以減少測(cè)試訪問(wèn)端口控制器以及聯(lián)合測(cè)試工作群組端口需求的技術(shù)功效。

雖然本發(fā)明所揭露的實(shí)施方式如上，惟所述的內(nèi)容并非用以直接限定本發(fā)明的專利保護(hù)范圍。任何本發(fā)明所屬技術(shù)領(lǐng)域中的技術(shù)人員，在不脫離本發(fā)明所揭露的精神和范圍的前提下，可以在實(shí)施的形式上及細(xì)節(jié)上作些許的更動(dòng)。本發(fā)明的專利保護(hù)范圍，仍須以所附的權(quán)利要求書(shū)所界定者為準(zhǔn)。