專利名稱：具天線導體的集成電路裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種集成電路裝置及其制造方法，尤其關(guān)于具天線導體的 集成電路裝置。
背景技術(shù)：
圖1A顯示公知具天線導體的電子裝置10，其包含電路板11、天線導體 12及IC芯片13;天線導體12及IC芯片13是直接設(shè)置在電路板11上，并 藉由焊線14相互連結(jié)。圖1B顯示另一種與圖1A相似的公知電子裝置10，， 其天線導體12也是直接設(shè)置在電路板11上，而IC芯片15則是利用凸塊16 以倒裝芯片方式與天線導體12連結(jié)。上述IC芯片13及15通常是已完成封 裝的芯片。換言之，公知的天線導體12是先設(shè)置在電路板11上，當IC芯 片13或15進行表面粘裝(Surface Mounting)時才一顆一顆地與天線導體連 結(jié)。上述的技術(shù)缺點在于，將天線導體12設(shè)置在電路板11上會占據(jù)較大空 間而阻礙電子產(chǎn)品整體體積的縮小。而且IC芯片13及15需一顆一顆地與 天線導體12連結(jié)，這也會使后段組裝的復雜度增加。繼上述電子裝置IO與IO，，為了更節(jié)省空間，又發(fā)展出另一種如圖2所 示的電子裝置20。電子裝置20是以半導體薄膜工藝直接將天線導體22制作 在IC芯片23表面上并以傳統(tǒng)的半導體工藝進行封裝，須耗費相當高的成本。 況且，相對電路板11, IC芯片的表面積很小，所以其表面上所形成的天線 也只能作短距離傳輸。圖2所示的電子裝置20如果還要外加天線以求更遠 的傳輸距離， 一般的作法會回到如圖1A及圖1B的傳統(tǒng)方式，將此外加天 線先設(shè)置在電路板11上，然后又必須再將封裝好的IC芯片23 —顆一顆地 與此外加天線連結(jié)，所以之前所述的缺點又會再度產(chǎn)生。因此，需要一種新穎的作法與結(jié)構(gòu)來改善公知技術(shù)所產(chǎn)生的問題。發(fā)明內(nèi)容本發(fā)明是提供一種晶片級封裝具天線導體集成電路裝置的方法。所謂晶片級封裝是指，例如一片晶片上有30K顆芯片，先以一片晶片為單位將這 30K顆芯片同時完成封裝，然后再進行芯片切刻。本發(fā)明具天線導體集成電 路裝置的制作是將網(wǎng)板印刷方式整合于晶片級封裝工藝中，故相較于公知技 術(shù)更具有生產(chǎn)效率高的優(yōu)點。本發(fā)明更采用網(wǎng)版印刷方式將金屬凸塊或天線導體制作于芯片表面上 方，具有工藝簡單成本降低的優(yōu)點。此外，本發(fā)明更進一步提出具多層天線導體結(jié)構(gòu)的集成電路裝置，使天 線導體的長度不會僅局限于單一芯片的有限表面積。于一實施例，本發(fā)明提供一種天線導體的集成電路裝置的制造方法，其 步驟包含提供具有多個集成電路元件的一晶片；形成一第一天線導體于每 個集成電路元件的表面上；以網(wǎng)版印刷方式形成多個金屬凸塊于該第一天線 導體上方；涂布一絕緣層，以封裝該多個集成電路元件，該絕緣層覆蓋該多 個金屬凸塊；移除該絕緣層的一部分以露出每個金屬凸塊的頂部；及以網(wǎng) 版印刷方式形成一第二天線導體于該絕緣層上方。于另一實施例，本發(fā)明提供另一種具天線導體的集成電路的制造方法， 其步驟包含提供具有多個集成電路元件的一晶片，每個集成電路元件的表 面具有一電極及一介電層，該電極嵌設(shè)在該介電層中；形成一天線導體于該 表面上，該天線導體具有一第一端及一第二端；以網(wǎng)版印刷方式形成多個金 屬凸塊分別設(shè)置于該第一端及該第二端上方；涂布一絕緣層，以封裝該多個 集成電路元件，該絕緣層覆蓋該多個金屬凸塊；及移除該絕緣層的一部分以 露出每個金屬凸塊的頂部。


圖1A、圖1B及圖2是顯示公知的具天線導體的電子裝置； 圖3A至9A是以上視圖顯示本發(fā)明具天線導體的集成電路裝置的制造 過程；圖3B至9B是以剖面圖顯示本發(fā)明具天線導體的集成電路裝置的制造過程。主要附閨標記說明10，10，，20 電子裝置 11電路板12、 22 天線導體 13、 15、 23 IC芯片,14焊線30晶片32介電層34第二電才及41第一天線導體43,44， 83, 84端點50金屬凸塊80第二圖案化導體層82第二導電接點16凸塊31集成電路元件33第一電極40第一圖案化導體層42第一導電接點43a， 33a， 42a, 34a介面60絕緣層81第二天線導體90保護層91集成電路芯片具體實施方式
以下將參考附圖示范本發(fā)明的優(yōu)選實施例。附圖中相似元件是采用相同 的附圖標記。應注意為清楚呈現(xiàn)本發(fā)明，附圖中的各元件并非按照實物的比 例繪制，而且為避免模糊本發(fā)明的內(nèi)容，以下說明亦省略公知的零組件、相 關(guān)材料、及其相關(guān)處理技術(shù)。圖3A、 B至圖9A、 B例示本發(fā)明的一實施例。圖3A為一晶片30的 上視圖，圖3B為晶片30沿圖3A的虛線H'的剖面圖。同樣地，本文圖4A 至9A亦為后續(xù)各步驟的晶片30的上視圖，4B至9B則為其對應圖中虛線 I-I'的剖面圖。本發(fā)明所提供的晶片30為具有多個集成電路元件31的晶片。圖3A僅 顯示其中兩個，意即虛線A-A，與B-B，區(qū)間代表一個集成電路元件31,虛線 B-B與C-C，區(qū)間則代表另一個。集成電路元件31可有多種變化，例如可為 射頻IC (RFID)、任一種MOSFET或LED等等。集成電路元件31的表面具 有介電層32。介電層32中嵌設(shè)第一電極33及第二電極34，用以連接后續(xù) 將要制作的天線導體。上述的結(jié)構(gòu)可在以半導體工藝制作集成電路元件31 時一并完成。接著，如圖4A及4B所示，形成第一圖案化導體層40于每個集成電路 元件31的表面上。第一圖案化導體層40包含第一天線導體41及第一導電 接點42。第一天線導體41具有兩個端點43及44,端點43連結(jié)第一電極33, 端點44則被第一天線導體41以線圈狀環(huán)繞。端點44是設(shè)置在端點43與第一導電接點42之間。第一導電接點42是用來導通之后所要形成的導體層。 第一圖案化導體層40的形成方式可采用后續(xù)介紹的印刷工藝。然而，如果 需要較多線圏圏數(shù)及較細的線路，也可運用薄膜電鍍工藝。應注意，第一天 線導體41中的端點43是優(yōu)選地具有比第一電極33較大的橫截面積；同樣 地第一導電接點42也以具有比第二電極34較大的橫截面積為宜，如圖4B 所示。換言之，第一天線導體41與第一電極33連結(jié)的介面43a是大于第一 電極33與第一天線導體41連結(jié)的介面33a;第一導電接點42與第二電極 34連結(jié)的介面42a是大于第二電極34與第一天線導體41連結(jié)的介面34a。 這樣的設(shè)計可用來擴大導電層的可接觸面，以使后續(xù)的印刷工藝更容易進 行。接著，如圖5A-5B所示，以網(wǎng)版印刷方式，形成多個金屬凸塊50于第 一天線導體的兩端點43、 44及第一導電接點42的上方。網(wǎng)版印刷方式是指， 例如以經(jīng)蝕刻或激光切割的一圖案化網(wǎng)版(優(yōu)選為一鋼板)為掩模，利用印刷 機將導體材料通過網(wǎng)版上的開孔印刷至集成電路元件31表面上以形成金屬 凸塊50。導體材料可為如銅、銀、或錫膏的金屬或非金屬的導電高分子材料， 而且也可視需要摻雜其它高分子粘著劑，例如環(huán)氧樹脂等等。第一圖案化導 體層40印刷完成后可經(jīng)由高溫燒結(jié)以達成良好的導電性。金屬凸塊50的厚 度以大于第一圖案化導體層40的厚度為宜，優(yōu)選的范圍在20 70um之間。然后，如圖6A-6B所示，均勻涂布一絕緣層60于晶片30上方，以同時 封裝晶片30上方所有的集成電路元件31。詳言之，絕緣層60是覆蓋介電層 32、第一圖案化導體層40、及金屬凸塊50。絕緣層60的材料優(yōu)選為液態(tài)的 高分子材料，例如環(huán)氧樹月旨(Epoxy)、聚酰亞胺PI (Polyimide)、苯并環(huán)丁烷 (Benzocycle Butane)、 液晶高分子(Liquid Crystal Polymer)等等，優(yōu)選的厚 度范圍在50~200um之間。絕緣層60涂布完成后可視需要進行高溫烘烤， 以穩(wěn)定絕緣層60的結(jié)構(gòu)。接著，如圖7A-7B所示，研磨絕緣層60以移除一部分的絕緣層60及一 部分的金屬凸塊50。研磨的目的在于， 一方面為了平坦化整體結(jié)構(gòu)，另一方 面則為了露出每個金屬凸塊50的頂部。研磨的方式是將晶片30固定在一基 座上，再利用磨盤與漿料將絕緣層60與金屬凸塊50磨除。研磨完成之后，接著同樣以網(wǎng)版印刷方式形成第二圖案化導體層80于 每個集成電路元件31的絕緣層60的表面上，如圖8A-8B所示。第二圖案化導體層80的材料與上述的金屬凸塊50的材料相似。應注意第二圖案化導體 層80的結(jié)構(gòu)與第一圖案化導體層40不同。第二圖案化導體層80是包含第 二天線導體81及第二導電接點82。第二天線導體81具有兩個端點83及84， 端點84,是位在第二電極34的上方，并透過金屬凸塊50與第二電極34連 結(jié)；端點83則被第二天線導體81以線圈狀環(huán)繞。端點83是設(shè)置在端點84 與第二導電接點82之間。應注意端點83位在第一天線導體41的端點44的 上方，并透過金屬凸塊50與端點44連結(jié)。此外，應注意第二導電接點82 是位在第一電極33的上方，并透過金屬凸塊50與第一天線導體41的端點 43連結(jié)。第二圖案化導體層80完成之后，如圖9A-9B所示，可視需要在第二圖 案化導體層80表面鍍上保護層90,材料可為鎳或金；也可視需要涂布一層 防焊油墨(未顯示)于第二圖案化導體層80上方。然后，再進行晶片30的晶 背研磨并沿著虛線A-A，、 B-B，及C-C，進行切刻，以形成多個互相分離的已 封裝的集成電路芯片91。上述的實施例是以制造具兩層天線導體40及80的集成電路裝置來示范 說明本發(fā)明，然本領(lǐng)域技術(shù)人員應可了解單層的、或兩層以上的天線導體集 成電路裝置也在本發(fā)明的范疇內(nèi)。此外，上述的實施例也清楚說明，本發(fā)明 亦包含以晶片級封裝技術(shù)所制成的天線導體集成電路裝置。換言之，本發(fā)明 是將已完成半導體工藝的晶片，在進行封裝工藝之前，將天線導體制作于每 個集成電路元件的表面上，更利用網(wǎng)版印刷技術(shù)制作金屬凸塊或上層的天線 線路；接著再進行晶片級封裝，之后再切割成芯片。故應可了解相較于公知 技術(shù)，本發(fā)明所引進網(wǎng)板印刷工藝是具有顯著降低成本的功效；本發(fā)明所提 供多層的天線線路可增加天線線圈長度，以改善公知的缺點；而且，本發(fā)明 更進一步將天線導體整合于晶片級封裝工藝中，其工藝確實相對簡易也可減 少短路發(fā)生，并可大幅降低后段SMT的組裝成本。以上所述僅為本發(fā)明的優(yōu)選實施例而已，并非用以限定本發(fā)明的申請專 利范圍；凡其它未脫離本發(fā)明所揭示的精神下所完成的等效改變或修飾，均 應包含在下述的權(quán)利要求范圍內(nèi)。
權(quán)利要求
1. 一種具天線導體的集成電路裝置的制造方法，包含提供具有多個集成電路元件的一晶片；形成一第一天線導體于每個集成電路元件的表面上；以網(wǎng)版印刷方式形成多個金屬凸塊于該第一天線導體上方；涂布一絕緣層，以封裝該多個集成電路元件，該絕緣層覆蓋該多個金屬凸塊；移除該絕緣層的一部分以露出每個金屬凸塊的頂部；及以網(wǎng)版印刷方式形成一第二天線導體于該絕緣層上方。
2. 如權(quán)利要求1所述的制造方法，其中每個集成電路元件具有一第一 電極及一第二電極，該第一天線導體具有一第一端及一第二端，該第一電極 連結(jié)該第一端，該第一天線導體是以線圈狀環(huán)繞該第二端。
3. 如權(quán)利要求2所述的制造方法，其中該第一天線導體與該第一電極 連結(jié)的介面是大于該第一電極與該第一天線導體連結(jié)的介面。
4. 如權(quán)利要求2所述的制造方法，更包含以網(wǎng)版印刷方式形成一第一 導電接點于該每個集成電路元件的表面上，該第一導電接點連結(jié)該第二電 極。
5. 如權(quán)利要求4所述的制造方法，其中該第一導電接點與該第二電極 連結(jié)的介面是大于該第二電極與該第一導電接點連結(jié)的介面。
6. 如權(quán)利要求4所述的制造方法，其中該第二端位在該第一導電接點 與該第一端之間。
7. 如權(quán)利要求4所述的制造方法，其中該多個金屬凸塊是分別設(shè)置在 該第一端、該第二端、及該第一導電接點上方。
8. 如權(quán)利要求4所述的制造方法，其中該第二天線導體具有一第三端， 該第三端是位該第二電極的上方，并透過該多個金屬凸塊其中之一與該第一 導電接點連結(jié)。
9. 如權(quán)利要求4所述的制造方法，其中該第二天線導體具有一第四端 是位該第二端的上方，并透過該多個金屬凸塊其中之一與該第二端連結(jié)。
10. 如權(quán)利要求2所述的制造方法，更包含以網(wǎng)版印刷方式形成一第二 導電接點，該第二導電接點是位該第一電極的上方，并透過該多個金屬凸塊的其中之一，與該第一端電相連。
11. 如權(quán)利要求9所述的制造方法，其中該第二天線導體是以線圉狀環(huán) 繞該第四端。
12. 如權(quán)利要求1所述的制造方法，更包含切刻該晶片，以形成多個互 相分離的已封裝的集成電路芯片。
13. 如權(quán)利要求1所述的制造方法，更包含形成一保護層于該第二天線導體的表面上。
14. 如權(quán)利要求13所述的制造方法，其中該保護層的材料是選自鎳、 金、及其混合物。
15. —種具天線導體的集成電路裝置的制造方法，包含 提供具有多個集成電路元件的一晶片，每個集成電路元件的表面具有一電極及一介電層，該電極嵌設(shè)在該介電層中；形成一天線導體于該表面上，該天線導體具有一第一端及一第二端； 以網(wǎng)版印刷方式形成多個金屬凸塊分別設(shè)置于該第一端及該第二端上方；涂布一絕緣層，以封裝該多個集成電路元件，該絕緣層覆蓋該多個金屬凸塊；及移除該絕緣層的 一部分以露出每個金屬凸塊的頂部。
16. 如權(quán)利要求15所述的制造方法，其中該第一端連結(jié)該電極，該天 線導體是以線圈狀環(huán)繞該第二端。
17. 如權(quán)利要求15所述的制造方法，更包含切刻該晶片，以形成多個 互相分離的已封裝的集成電路芯片。
18. 如權(quán)利要求15所述的制造方法，其中該天線導體與該電極連結(jié)的 介面是大于該電極與該天線導體連結(jié)的介面。
全文摘要
本發(fā)明揭示一種具天線導體的集成電路裝置及其制造方法。此方法包含提供具有多個集成電路元件的一晶片；形成一第一天線導體于每個集成電路元件的表面上；形成多個金屬凸塊于該第一天線導體上方；涂布一絕緣層，以封裝該多個集成電路元件，該絕緣層覆蓋該多個金屬凸塊；移除該絕緣層的一部分以露出每個金屬凸塊的頂部；及以網(wǎng)版印刷方式形成一第二天線導體于該絕緣層上方。
文檔編號H01L21/70GK101246849SQ20071000577
公開日2008年8月20日 申請日期2007年2月13日 優(yōu)先權(quán)日2007年2月13日
發(fā)明者陳伯欽, 馬玉林, 黃祿珍 申請人:相豐科技股份有限公司