專利名稱：電互連陣列的測(cè)試結(jié)構(gòu)及其測(cè)試方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體和電子封裝與測(cè)試的技術(shù)領(lǐng)域，具體涉及一種垂直方向電互連陣列的測(cè)試結(jié)構(gòu)及其測(cè)試方法。
背景技術(shù)：
隨著電子和半導(dǎo)體器件封裝的小型化、集成化與高密度化，倒裝芯片flip-chip、球柵格陣列BGA等陣列式封裝形式在工業(yè)界正形成主流，又隨著微納加工技術(shù)和三維封裝技術(shù)的不斷發(fā)展，硅通孔TSV技術(shù)也在逐步走出實(shí)驗(yàn)室，進(jìn)入市場(chǎng)。以上為了減小封裝尺寸而產(chǎn)生的封裝形式均采用了垂直方向的電互連技術(shù)，使用導(dǎo)電的塊、柱、球等結(jié)構(gòu)將堆疊放置的兩芯片或器件進(jìn)行電氣連接。然而，由于電子元器件的功能越來越多，密度越來越高，上述垂直電互連點(diǎn)的數(shù)目也越來越多，互連點(diǎn)的質(zhì)量與可靠性成為影響封裝后整個(gè)電子系統(tǒng)可靠性的主要因素。因此，在技術(shù)進(jìn)入市場(chǎng)前，需要對(duì)該數(shù)量多、密度大的電互連進(jìn)行準(zhǔn)確有效的可靠性測(cè)試。對(duì)于大規(guī)模陣列器件，惠普公司早在2003年就取得了一項(xiàng)發(fā)明專利，該專利利用行列交錯(cuò)的掃描電路對(duì)半導(dǎo)體存儲(chǔ)器陣列進(jìn)行良率測(cè)試，由于存儲(chǔ)器陣列的本身特性，行與列的電互連均位于同一平面，使用該測(cè)試結(jié)構(gòu)與測(cè)試方法，可以對(duì)平面內(nèi)任一存儲(chǔ)單元進(jìn)行測(cè)試，精度很高但無法用于三維結(jié)構(gòu)；2008年，臺(tái)積電公司提出了一種導(dǎo)電凸塊的測(cè)試裝置，該裝置包括一測(cè)試探卡與一組探針，可以精確測(cè)試每一個(gè)凸塊的質(zhì)量，但該裝置制作復(fù)雜，需要在待測(cè)芯片上設(shè)計(jì)電路，而且只能進(jìn)行數(shù)字邏輯測(cè)量，此外，該方法只能評(píng)估導(dǎo)電凸塊與一側(cè)襯底的連接質(zhì)量，而不能評(píng)估實(shí)際應(yīng)用中凸塊兩側(cè)均連接襯底時(shí)的有關(guān)參數(shù)；通常，根據(jù)理論計(jì)算與模擬，人們認(rèn)為在一個(gè)方形電互連陣列中，最容易發(fā)生失效的互連點(diǎn)位于該陣列最外側(cè)的的四個(gè)角與四條邊，于是一種菊花鏈測(cè)試結(jié)構(gòu)被用于評(píng)估垂直方向互連點(diǎn)的可靠性，例如2011年，復(fù)旦大學(xué)的研究人員采用了特別設(shè)計(jì)的菊花鏈結(jié)構(gòu)，分組測(cè)試導(dǎo)電凸塊陣列外圍的電氣性能，但該方法將陣列內(nèi)部的凸塊點(diǎn)串聯(lián)在一起，無法定位陣列內(nèi)部的失效凸塊，也無從得知陣列內(nèi)部失效凸塊的數(shù)量，與之類似的還有美國(guó)喬治亞理工大學(xué)的Xian Qin等人與2012年最新發(fā)表的一篇論文中提出的菊花鏈凸塊測(cè)試結(jié)構(gòu)；然而，上述菊花鏈結(jié)構(gòu)的設(shè)計(jì)是基于理論計(jì)算與模擬仿真，與實(shí)際情況仍然有著很大的出入,2009年,瑞典查爾姆斯理工大學(xué)的Cristina Andersson等人通過實(shí)驗(yàn)的方法,證明了 BGA封裝在熱循環(huán)條件下，其凸點(diǎn)的失效位置是隨機(jī)的，而不是理論所證明的陣列最外側(cè)四角與四邊。綜上所述，如果需要精確的得到一個(gè)垂直電互連陣列的良率，必須對(duì)陣列中每一個(gè)互連結(jié)構(gòu)進(jìn)行測(cè)試，若使用菊花鏈結(jié)構(gòu)逐個(gè)測(cè)試，則需要極其復(fù)雜的電路結(jié)構(gòu)并且會(huì)產(chǎn)生數(shù)量巨大的測(cè)試數(shù)據(jù)，若使用探針法，則制作結(jié)構(gòu)復(fù)雜且不能同時(shí)評(píng)估兩側(cè)焊接的質(zhì)量，于是，需要提出一種結(jié)構(gòu)簡(jiǎn)單，能夠方便的對(duì)每個(gè)互連點(diǎn)進(jìn)行測(cè)試且測(cè)試結(jié)構(gòu)可靠的電互連陣列的測(cè)試結(jié)構(gòu)和方法。

發(fā)明內(nèi)容
本發(fā)明的目的是為了克服上述現(xiàn)有技術(shù)中存在的不足，提供一種結(jié)構(gòu)簡(jiǎn)單，能夠方便的對(duì)每個(gè)互連點(diǎn)進(jìn)行測(cè)試的電互連陣列的測(cè)試結(jié)構(gòu)及其測(cè)試方法，該電互連結(jié)構(gòu)可以為導(dǎo)電凸塊、焊球或TSV;另外，該結(jié)構(gòu)能夠同時(shí)評(píng)價(jià)互連點(diǎn)兩側(cè)與襯底連接的質(zhì)量；通過對(duì)測(cè)試方法進(jìn)行優(yōu)化，可以減少大量測(cè)試數(shù)據(jù)，從而提升測(cè)試效率。
本發(fā)明為解決技術(shù)問題采用如下技術(shù)方案所述的電互連陣列的測(cè)試結(jié)構(gòu)，主要包括(I)帶有導(dǎo)電體的兩個(gè)襯底；(2)襯底之間的垂直電互連陣列；(3)分別與兩個(gè)襯底相連的測(cè)試電纜；(4)測(cè)試用的電子系統(tǒng)；所述帶有導(dǎo)電體的兩個(gè)襯底相向放置，兩個(gè)襯底上均設(shè)置垂直電互連陣列，或在其中一個(gè)襯底上設(shè)置垂直電互連陣列，垂直電互連陣列之間圖形互相匹配或一個(gè)襯底的垂直電互連陣列與另一襯底上的導(dǎo)電體匹配，垂直電互連陣列將兩襯底上的導(dǎo)電體連接，兩襯底及其帶有的導(dǎo)電體均有一部分延伸至另一襯底外側(cè)，延伸至另一襯底外側(cè)的導(dǎo)電體使用測(cè)試電纜與所述電子系統(tǒng)進(jìn)行電氣連接。所述帶有導(dǎo)電體的兩個(gè)襯底為硅、陶瓷、有機(jī)高分子材料或以上材料的組合，形狀為尺寸相同或不同的矩形，兩襯底相向放置且各自均有一部分延伸至另一襯底外側(cè)；一襯底上設(shè)置橫向矩形導(dǎo)電體，其行數(shù)與互連陣列的行數(shù)一致，另一襯底上設(shè)置縱向矩形導(dǎo)電體，其列數(shù)與互連陣列的列數(shù)一致，矩形的寬度與互連點(diǎn)的直徑或邊長(zhǎng)一致，矩形的間距與互連點(diǎn)的間距一致，兩襯底上的導(dǎo)電體均隨襯底延伸至另一襯底外側(cè)，導(dǎo)電體的材料為金屬或重?fù)诫s的硅。所述垂直電互連陣列可以為導(dǎo)電凸點(diǎn)、焊球、導(dǎo)電膠或填充導(dǎo)電物的硅通孔組成的陣列，其制作工藝可以為物理氣相沉積、電鍍、無電電鍍、印刷或噴墨打印，每個(gè)電互連點(diǎn)為規(guī)則的方形、圓形或其他規(guī)則形狀，并且等間距排列形成矩形陣列，位置位于兩襯底上導(dǎo)電體俯視圖的交叉處，電互連通過熱壓、回流、表面活化鍵合或聚合物固化等方法與兩襯底形成電氣連接，電互連連接點(diǎn)的材料可以為金屬、合金焊料、導(dǎo)電膠等導(dǎo)電的材料。所述與兩個(gè)襯底相連的測(cè)試電纜為可以彎曲的柔性電纜，其中測(cè)試電纜的一端與襯底上的導(dǎo)電體形成電氣連接，另一端與電子系統(tǒng)相連，將襯底上的所有行和列導(dǎo)體中的電信號(hào)分別引入電子系統(tǒng)，其連接方式可以為熱壓，導(dǎo)電膠粘合或機(jī)械夾持。所述電子系統(tǒng)包括電壓-電流測(cè)試模塊、用于讀出與寫入的信號(hào)編碼多路復(fù)用與解碼模塊、用來進(jìn)行電信號(hào)放大與處理的信號(hào)調(diào)理模塊以及處理器；每路測(cè)試信號(hào)分別通過一路電壓-電流測(cè)試模塊、信號(hào)編碼多路復(fù)用與解碼模塊、信號(hào)調(diào)理模塊連接到處理器。所述電互連陣列的測(cè)試方法，主要包括如下步驟
(1)根據(jù)上述電互連陣列的測(cè)試結(jié)構(gòu)，使用電子系統(tǒng)，通過測(cè)試電纜與襯底上的導(dǎo)電體，在待測(cè)互連點(diǎn)的兩端施加電壓并測(cè)量流過的電流，計(jì)算其測(cè)得的電阻值；
(2)將所測(cè)得互連點(diǎn)的電阻值與其特征電阻值比較，若在誤差范圍內(nèi)，則認(rèn)為所測(cè)的互連點(diǎn)連接完好，未發(fā)生失效；反之則認(rèn)為所測(cè)的互連點(diǎn)發(fā)生失效。所述對(duì)互連點(diǎn)兩端施加電壓并測(cè)試電流的過程可以同時(shí)向多個(gè)互連點(diǎn)施加電壓并測(cè)試電流，然后計(jì)算得到多個(gè)互連點(diǎn)并聯(lián)的電阻值，并與所述多個(gè)互連點(diǎn)的并聯(lián)特征電阻值進(jìn)行比較，判斷這些互連點(diǎn)中是否存在失效的互連點(diǎn)，隨后進(jìn)一步縮小測(cè)試范圍，最后精確到單個(gè)互連點(diǎn)，對(duì)失效的互連點(diǎn)進(jìn)行定位。所述向多個(gè)互連點(diǎn)施加電壓可以有以下兩種方式
(1)將互連陣列平均劃分為m塊區(qū)域，分別對(duì)該m塊區(qū)域內(nèi)的所有互連點(diǎn)進(jìn)行并聯(lián)電阻測(cè)量；若發(fā)現(xiàn)某區(qū)域中存在失效互連點(diǎn)，則對(duì)該區(qū)域再平均劃分為η塊區(qū)域，重復(fù)上述測(cè)試與區(qū)域劃分，直至被劃分區(qū)域中僅含有I個(gè)互連點(diǎn)；其中m和η為大于I的自然數(shù)，第一次劃分的每塊區(qū)域至少為2X2的陣列；
(2)將互連陣列平均劃分為X塊區(qū)域，互連陣列中的每一行或每一列互連點(diǎn)作為一塊區(qū)域，X為互連陣列的行數(shù)或列數(shù)，分別對(duì)該X塊區(qū)域內(nèi)的互連點(diǎn)進(jìn)行并聯(lián)電阻測(cè)量；若發(fā)現(xiàn)某區(qū)域中存在失效互連點(diǎn)，則對(duì)該區(qū)域再平均劃分為I塊區(qū)域，y為大于I的自然數(shù)，重復(fù)上述測(cè)試與區(qū)域劃分，直至被劃分區(qū)域中僅含有I個(gè)互連點(diǎn)。對(duì)互連點(diǎn)進(jìn)行電壓施加、電流測(cè)量、電阻計(jì)算、信號(hào)選擇、地址選擇等功能由電子 系統(tǒng)完成。與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點(diǎn)是
I.本發(fā)明提出的一種垂直電互連陣列的測(cè)試結(jié)構(gòu)，制作簡(jiǎn)單，能夠精確測(cè)量每一個(gè)互連點(diǎn)及其兩側(cè)與襯底連接處的電氣特性，并且對(duì)每個(gè)失效的互連點(diǎn)進(jìn)行定位，適用于導(dǎo)電凸塊、焊球或TSV等結(jié)構(gòu)。2. 使用本發(fā)明提出的一種垂直電互連陣列的測(cè)試結(jié)構(gòu)，通過對(duì)測(cè)試方法進(jìn)行優(yōu)化，可以大幅減少所需的測(cè)量數(shù)據(jù)，測(cè)試效率大大提升。


圖I為電互連陣列測(cè)試結(jié)構(gòu)整體示意圖。圖2為使用凸塊倒裝焊接的測(cè)試芯片俯視圖。圖3為使用凸塊倒裝焊接的測(cè)試芯片剖視圖。
具體實(shí)施例方式下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明進(jìn)行詳細(xì)描述，但本發(fā)明的實(shí)施絕不局限于下述的實(shí)施例。如圖I所示，一種電互連陣列的測(cè)試結(jié)構(gòu)，主要包括(I)帶有第一導(dǎo)電體3的第一襯底I、帶有第二導(dǎo)電體7的第二襯底2 ; (2)第一襯底I、第二襯底2之間的垂直電互連陣列9 ; (3)與兩個(gè)襯底相連的測(cè)試電纜5 ; (4)電子系統(tǒng)6。第一襯底I和第二襯底2相向放置，垂直電互連陣列9設(shè)于其中一個(gè)或兩個(gè)襯底上，其圖形互相匹配或與襯底上的導(dǎo)電體匹配，垂直電互連陣列9將第一襯底I和第二襯底2上的導(dǎo)電體連接，兩襯底及其帶有的導(dǎo)電體均有一部分延伸至另一襯底外側(cè)，延伸至另一襯底外側(cè)的第一導(dǎo)電體3、第二導(dǎo)電體7分別使用測(cè)試電纜5與電子系統(tǒng)6進(jìn)行電氣連接。如圖2和圖3所示(互連點(diǎn)未全部畫出)，所述帶有導(dǎo)電體的兩個(gè)襯底為表面長(zhǎng)有500納米二氧化硅的硅材料，形狀均為20毫米X40毫米的矩形，兩襯底相向放置且各自均10毫米伸至另一襯底外側(cè)；第一襯底I上設(shè)置橫向矩形導(dǎo)電體，共160行，第二襯底2上設(shè)置縱向矩形導(dǎo)電體，共224列，矩形導(dǎo)電體的寬度為50微米，與互連點(diǎn)8的直徑一致，矩形的節(jié)距為100微米，與互連點(diǎn)8的節(jié)距一致，兩襯底上的導(dǎo)電體的材料為10納米鈦與100納米金。所述互連點(diǎn)8為銦凸塊，其制作工藝可以為物理氣相沉積法，每個(gè)電互連點(diǎn)8為直徑為50微米的圓形，厚度10微米，兩個(gè)銦凸塊的節(jié)距為100微米，形成224X 160的矩形陣列，位于兩襯底上第一導(dǎo)電體3和第二導(dǎo)電體7俯視圖的交叉處，互連點(diǎn)8通過熱壓的方法與兩襯底上的導(dǎo)電體形成電氣連接。
所述與兩個(gè)襯底相連的測(cè)試電纜5為可以彎曲的柔性電纜，其中測(cè)試電纜5的一端與襯底上的導(dǎo)電體形成電氣連接，另一端與電子系統(tǒng)6相連，將襯底上的所有行和列導(dǎo)電體中的電信號(hào)分別引入電子系統(tǒng)6，其連接方式為導(dǎo)電膠粘合。所述電子系統(tǒng)6包括電壓-電流測(cè)試模塊、用于讀出與寫入的信號(hào)編碼多路復(fù)用與解碼模塊、用來進(jìn)行電信號(hào)放大與其他處理的信號(hào)調(diào)理模塊，以及處理器。每路測(cè)試信號(hào)分別通過一路電壓-電流測(cè)試模塊、信號(hào)編碼多路復(fù)用與解碼模塊、信號(hào)調(diào)理模塊連接到處理器。完成測(cè)試過程中對(duì)互連點(diǎn)進(jìn)行電壓施加、電流測(cè)量、電阻計(jì)算、信號(hào)選擇、地址選擇的功能?；谏鲜鲭娀ミB陣列測(cè)試結(jié)構(gòu)的測(cè)試方法包括如下步驟
(1)使用電子系統(tǒng)，通過測(cè)試電纜與襯底上的導(dǎo)電體，在待測(cè)互連點(diǎn)的兩端施加電壓并測(cè)量流過的電流，計(jì)算測(cè)得的電阻值；
(2)將所得互連點(diǎn)的電阻值與其特征電阻值比較，若在誤差范圍內(nèi)，則認(rèn)為所測(cè)的互連點(diǎn)連接完好，未發(fā)生失效；反之則認(rèn)為所測(cè)的互連點(diǎn)發(fā)生失效。所述對(duì)互連點(diǎn)8兩端施加電壓并測(cè)試電流的過程可以同時(shí)向多個(gè)互連點(diǎn)8施加電壓并測(cè)試電流，然后計(jì)算得到多個(gè)互連點(diǎn)8并聯(lián)的電阻值，并與其并聯(lián)特征電阻值進(jìn)行比較，判斷這些互連點(diǎn)中是否存在失效的互連點(diǎn)(若存在測(cè)得電阻值超出特征電阻值，則認(rèn)為該測(cè)試區(qū)域中含有失效凸點(diǎn))，隨后進(jìn)一步縮小測(cè)試范圍，最后精確到單個(gè)互連點(diǎn)，對(duì)失效的互連點(diǎn)進(jìn)行定位。以下是一個(gè)實(shí)施例的具體步驟。首先將互連陣列9平均劃分為224塊區(qū)域，互連陣列9中的每一列互連點(diǎn)8作為一塊區(qū)域，分別對(duì)該224塊列區(qū)域內(nèi)的互連點(diǎn)進(jìn)行并聯(lián)電阻測(cè)量；對(duì)發(fā)現(xiàn)存在失效互連點(diǎn)的區(qū)域，再平均劃分為3塊區(qū)域，重復(fù)上述測(cè)試與區(qū)域劃分，直至被劃分區(qū)域中僅含有I個(gè)互連點(diǎn)。使用上述方法對(duì)224 X 160的互連陣列9進(jìn)行測(cè)試需要采集2035組電壓-電流數(shù)據(jù)，使用NI6210數(shù)據(jù)采集卡和Iabview程序作為電子系統(tǒng)6完成對(duì)互連點(diǎn)8進(jìn)行電壓施加、電流測(cè)量、電阻計(jì)算、信號(hào)選擇、地址選擇等功能耗時(shí)約120秒，共發(fā)現(xiàn)143個(gè)失效的互連點(diǎn)隨機(jī)分布在互連陣列9中，良率為99. 6%。
權(quán)利要求
1.一種電互連陣列的測(cè)試結(jié)構(gòu)，包括帶有導(dǎo)電體的兩個(gè)襯底、襯底之間的垂直電互連陣列以及分別與兩個(gè)襯底相連的測(cè)試電纜，測(cè)試電纜分別連接到測(cè)試用的電子系統(tǒng)；其特征是所述帶有導(dǎo)電體的兩個(gè)襯底相向放置，兩個(gè)襯底上均設(shè)置垂直電互連陣列，或在其中一個(gè)襯底上設(shè)置垂直電互連陣列，垂直電互連陣列之間圖形互相匹配或一個(gè)襯底的垂直電互連陣列與另一襯底上的導(dǎo)電體匹配，垂直電互連陣列將兩襯底上的導(dǎo)電體連接，兩襯底及其帶有的導(dǎo)電體均有一部分延伸至另一襯底外側(cè)，延伸至另一襯底外側(cè)的導(dǎo)電體使用測(cè)試電纜與所述電子系統(tǒng)進(jìn)行電氣連接。
2.根據(jù)權(quán)利要求I所述的電互連陣列的測(cè)試結(jié)構(gòu)，其特征是所述帶有導(dǎo)電體的兩個(gè)襯底為硅、陶瓷、有機(jī)高分子材料或以上材料的組合，形狀為尺寸相同或不同的矩形；一襯底上設(shè)置橫向矩形導(dǎo)電體，其行數(shù)與垂直電互連陣列的行數(shù)一致，另一襯底上設(shè)置縱向矩形導(dǎo)電體，其列數(shù)與垂直電互連陣列的列數(shù)一致，矩形的寬度與互連點(diǎn)的直徑或邊長(zhǎng)一致，矩形的間距與互連點(diǎn)的間距一致，所述導(dǎo)電體的材料為金屬或重?fù)诫s的硅。
3.根據(jù)權(quán)利要求I所述的電互連陣列的測(cè)試結(jié)構(gòu)，其特征是所述垂直電互連陣列可以為導(dǎo)電凸點(diǎn)、焊球、導(dǎo)電膠或填充導(dǎo)電物的硅通孔組成的陣列，其制作工藝可以為物理氣相沉積、電鍍、無電電鍍、印刷或噴墨打印，每個(gè)電互連點(diǎn)等間距排列形成矩形陣列，位于兩襯底上導(dǎo)電體的交叉處，電互連通過熱壓、回流、表面活化鍵合或聚合物固化等方法與兩襯底形成電氣連接。
4.根據(jù)權(quán)利要求I所述的電互連陣列的測(cè)試結(jié)構(gòu)，其特征是所述與兩個(gè)襯底相連的測(cè)試電纜為能夠彎曲的柔性電纜，測(cè)試電纜將襯底上的所有行和列導(dǎo)體中的電信號(hào)分別引入電子系統(tǒng)。
5.根據(jù)權(quán)利要求I所述的電互連陣列的測(cè)試結(jié)構(gòu)，其特征是所述電子系統(tǒng)包括電壓-電流測(cè)試模塊、用于讀出與寫入的信號(hào)編碼多路復(fù)用與解碼模塊、用來進(jìn)行電信號(hào)放大與處理的信號(hào)調(diào)理模塊以及處理器；每路測(cè)試信號(hào)分別通過一路電壓-電流測(cè)試模塊、信號(hào)編碼多路復(fù)用與解碼模塊、信號(hào)調(diào)理模塊連接到處理器。
6.一種電互連陣列的測(cè)試方法，其特征是，包括如下步驟 使用電子系統(tǒng)，通過測(cè)試電纜與襯底上的導(dǎo)電體，在待測(cè)互連點(diǎn)的兩端施加電壓并測(cè)量流過的電流，計(jì)算測(cè)得的電阻值； 將所得互連點(diǎn)的電阻值與其特征電阻值比較，若在誤差范圍內(nèi)，則認(rèn)為所測(cè)的互連點(diǎn)連接完好，未發(fā)生失效；反之則認(rèn)為所測(cè)的互連點(diǎn)發(fā)生失效。
7.根據(jù)權(quán)利要求6所述的電互連陣列的測(cè)試方法，其特征是所述對(duì)互連點(diǎn)兩端施加電壓并測(cè)試電流的過程中同時(shí)向多個(gè)互連點(diǎn)施加電壓并測(cè)試電流，然后計(jì)算得到多個(gè)互連點(diǎn)并聯(lián)的電阻值，并與所述多個(gè)互連點(diǎn)的并聯(lián)特征電阻值進(jìn)行比較，判斷這些互連點(diǎn)中是否存在失效的互連點(diǎn)，隨后進(jìn)一步縮小測(cè)試范圍，最后精確到單個(gè)互連點(diǎn)，對(duì)失效的互連點(diǎn)進(jìn)行定位。
8.根據(jù)權(quán)利要求7所述的電互連陣列的測(cè)試方法，其特征是所述向多個(gè)互連點(diǎn)施加電壓有以下兩種方式 將互連陣列平均劃分為m塊區(qū)域，分別對(duì)該m塊區(qū)域內(nèi)的所有互連點(diǎn)進(jìn)行并聯(lián)電阻測(cè)量；若發(fā)現(xiàn)某區(qū)域中存在失效互連點(diǎn)，則對(duì)該區(qū)域再平均劃分為η塊區(qū)域，重復(fù)上述測(cè)試與區(qū)域劃分，直至被劃分區(qū)域中僅含有I個(gè)互連點(diǎn)；其中m和η為大于I的自然數(shù)，第一次劃分的每塊區(qū)域至少為2X2的陣列； 將互連陣列平均劃分為X塊區(qū)域，互連陣列中的每一行或每一列互連點(diǎn)作為一塊區(qū)域，X為互連陣列的行數(shù)或列數(shù)，分別對(duì)該X塊區(qū)域內(nèi)的互連點(diǎn)進(jìn)行并聯(lián)電阻測(cè)量；若發(fā)現(xiàn)某區(qū)域中存在失效互連點(diǎn)，則對(duì)該區(qū)域再平均劃分為y塊區(qū)域，y為大于I的自然數(shù)，重復(fù)上述測(cè)試與區(qū)域劃分，直至被劃分區(qū)域中僅含有I個(gè)互連點(diǎn)。
9.根據(jù)權(quán)利要求7所述的電互連陣列的測(cè)試方法，其特征是對(duì)互連點(diǎn)進(jìn)行電壓施加、電流測(cè)量、電阻計(jì)算、信號(hào)選擇、地址選擇的功能由電子系統(tǒng)完成。
全文摘要
本發(fā)明提供一種結(jié)構(gòu)簡(jiǎn)單，能夠方便的對(duì)每個(gè)互連點(diǎn)進(jìn)行測(cè)試的電互連陣列的測(cè)試結(jié)構(gòu)及其測(cè)試方法。該測(cè)試結(jié)構(gòu)包括帶有導(dǎo)電體的兩個(gè)襯底；襯底之間的垂直電互連陣列；與兩個(gè)襯底相連的測(cè)試電纜和電子系統(tǒng)；帶有導(dǎo)電體的兩個(gè)襯底相向放置，垂直電互連陣列設(shè)于一個(gè)或兩個(gè)襯底上，其圖形互相匹配或與襯底上的導(dǎo)電體匹配，垂直電互連陣列將兩襯底上的導(dǎo)電體連接，兩襯底及其帶有的導(dǎo)電體均有一部分延伸至另一襯底外側(cè)，延伸至另一襯底外側(cè)的導(dǎo)電體使用測(cè)試電纜與電子系統(tǒng)進(jìn)行連接。該電互連結(jié)構(gòu)可以為導(dǎo)電凸塊、焊球或TSV；另外，該結(jié)構(gòu)能夠同時(shí)評(píng)價(jià)互連點(diǎn)兩側(cè)與襯底連接的質(zhì)量；通過對(duì)測(cè)試方法進(jìn)行優(yōu)化，可以減少大量測(cè)試數(shù)據(jù)，從而提升測(cè)試效率。
文檔編號(hào)G01R31/02GK102914723SQ20121042222
公開日2013年2月6日 申請(qǐng)日期2012年10月29日 優(yōu)先權(quán)日2012年10月29日
發(fā)明者秦毅恒, 明安杰, 羅九斌, 張昕, 譚振新, 顧強(qiáng) 申請(qǐng)人:江蘇物聯(lián)網(wǎng)研究發(fā)展中心