專利名稱：芯片數(shù)據(jù)壓縮測試多路復用電路與芯片測試電路的制作方法
技術領域：
本發(fā)明涉及一種芯片數(shù)據(jù)壓縮測試多路復用電路，特別是關于一種用以提 升測試產出速率的芯片數(shù)據(jù)壓縮測試多路復用電路。
背景技術：
集成電路(Integrated Circuit, IC)的體積小、功能強大，為信息設備不可或 缺的電子元件之一。為了確保芯片的功能正常，芯片在出廠前皆必須經過嚴格 的測試。 一種簡單測試方法就是將已知的測試信號輸入至芯片中的電路，接著 取得芯片電路的反饋信號，借此來判斷芯片的功能是否正常。
圖1A顯示一種公知芯片測試電路100的寫入(write)部分的示意圖。該芯 片測試電路100寫入部分以第一介面電路11與芯片測試系統(tǒng)(如探針卡)連接， 接收芯片測試系統(tǒng)所輸出的測試信號TS，并將測試信號TS傳送至寫入單元 12。通過將寫入單元12與芯片其他內部電路1001連接即可將測試信號TS輸 入芯片其他內部電路1001中。為了增加測試效率，第一介面電路11連接多個 寫入單元12，如此，第一介面電路ll即可同時輸入測試信號TS至同一寫入 群組12a中的寫入單元12。
圖1B顯示公知芯片測試電路100的讀取部分的示意圖。讀取單元22接 收芯片其他內部電路1001的回傳的反饋信號FS，并傳輸至第二介面電路21。 另一方面，同一讀取壓縮群組22a的讀取單元22將反饋信號FS傳送至壓縮電 路23進行壓縮，以產生一壓縮信號CS。接著，將該壓縮信號CS傳輸至第二 介面電路21 。之后，第二介面電路21根據(jù)一反饋信號FS與壓縮信號CS的狀 態(tài)來產生一判斷信號DS，并傳輸至芯片測試系統(tǒng)。借此，芯片測試系統(tǒng)便可 根據(jù)判斷信號DS來確認芯片其他內部電路1001是否正常。
如圖1B所示，每一第二介面電路21可取得四個與寫入單元22連接的芯 片電路測試結果，此即為目前一般使用的四端輸入/輸出信號壓縮方法(10 compress4 method)。然而，根據(jù)上述公知芯片測試電路的結構，若要正確的測試芯片，則須設置兩個專用管腳(Pin)，使兩個第一介面電路11與兩個第二介 面電路21通過該兩管腳來連接芯片測試系統(tǒng)的兩個探針(Probe)。如此，測試 的管腳數(shù)會增加，使得芯片測試成本提高，且若要提高芯片的測試速率時，勢 必需要使用到較多的探針，而造成整體生產成本的提高。

發(fā)明內容
針對上述問題，本發(fā)明的目的之一在于提供一種芯片數(shù)據(jù)壓縮測試多路復 用電路與芯片測試電路，其可提升芯片測試的速率與降低生產成本。
為了實現(xiàn)上述目的，本發(fā)明一實施例提供了一種芯片數(shù)據(jù)壓縮測試多路復 用電路。該芯片數(shù)據(jù)壓縮測試多路復用電路包含有多個寫入單元、 一第一介面 電路、 一第一開關、多個讀取單元、 一第一壓縮電路、 一第二壓縮電路、 一第 二介面電路、 一第一多路復用器、以及一第二多路復用器。
每一個該寫入單元耦接芯片內部的至少一電路，該多個寫入單元區(qū)分為一 第一寫入群組與一第二寫入群組。第一介面電路耦接所述寫入單元，接收一測 試信號，并傳送測試信號至所述寫入單元，以將該測試信號輸入芯片內部的電 路。第一開關設置于第一寫入群組以及第二寫入群組間，選擇性地耦接第一寫 入群組及第二寫入群組。
每一個該讀取單元耦接芯片內部的至少一電路，接收芯片的電路的反饋信 號，且所述讀取單元區(qū)分為一第一組讀取單元與一第二組讀取單元。第一壓縮 電路耦接第一組讀取單元的所述讀取單元，壓縮處理讀取單元輸出的反饋信 號，以產生一第一壓縮信號。第二壓縮電路耦接第二組讀取單元的所述讀取單 元，壓縮處理讀取單元輸出的反饋信號，以產生一第二壓縮信號。第二介面電 路根據(jù)第一組讀取單元輸出的反饋信號與第一壓縮信號來產生一第一判斷信 號，或根據(jù)第二組讀取單元輸出的反饋信號與第二壓縮信號來產生一第二判斷 信號。第一多路復用器設置于第二介面電路、第一組讀取單元與第二組讀取單 元間，選擇性地將第二介面電路與第一組讀取單元或第二組讀取單元耦接。第 二多路復用器設置于第二介面電路、第一壓縮電路與第二壓縮電路間，選擇性 地將第二介面電路與第一壓縮電路或第二壓縮電路耦接。
本發(fā)明另一實施例提供了一種芯片測試電路，包含有一第一寫入群組、一 第二寫入群組、 一第一介面電路、以及一第一開關。該第一寫入群組包含有多個寫入單元。第二寫入群組亦包含有多個寫入單元。第一介面電路固定電耦接 第一寫入群組的多個寫入單元。而第一開關設置于第一寫入群組及第二寫入群 組間，且第一開關選擇性地電耦接第二寫入群組的多個寫入單元至第一介面電 路。借此于第一介面電路接收一測試信號時，第一介面電路可同時傳送測試信 號至第一寫入群組的該多個寫入單元與第二寫入群組的多個寫入單元。
本發(fā)明另一實施例提供了一種芯片的測試電路，包含有一第一組讀取單 元、 一第一壓縮電路、 一第二組讀取單元、 一第二壓縮電路、 一第一選擇電路、 一第二選擇電路、 一第二介面電路。第一組讀取單元用以自芯片讀取一第一組 反饋信號，其中第一組讀取單元包含一第一讀取單元用以自該芯片讀取一第一 反饋信號。第一壓縮電路電耦接第一組讀取單元，且依據(jù)該第一組反饋信號產 生一第一壓縮信號。第二組讀取單元用以自芯片讀取一第二組反饋信號，其中 第二組讀取單元包含一第二讀取單元用以自芯片讀取一第二反饋信號。第二壓 縮電路電耦接該第二組讀取單元，該第二壓縮電路依據(jù)第二組反饋信號產生一 第二壓縮信號。第一選擇電路電性耦接該第一讀取單元與該第二讀取單元，該 第一選擇電路選擇性地輸出該第一反饋信號或該第二反饋信號以產生一第一 輸出信號。第二選擇電路電性耦接設于該第一壓縮電路與該第二壓縮電路間， 該第二選擇電路選擇性地輸出該第一壓縮信號或該第二壓縮信號以產生一第 二輸出信號。而第二介面電路電耦接第一選擇電路與第二選擇電路，且根據(jù)第 一輸出信號與第二輸出信號，判斷該芯片是否有瑕疵。
本發(fā)明另一實施例提供了一種芯片的測試電路，該測試電路包含一第一壓 縮電路、 一第二壓縮電路、 一第一選擇電路、 一第二選擇電路、以及一第二介 面電路。第一壓縮電路依據(jù)芯片輸出的一第一組反饋信號產生一第一壓縮信 號，其中第一組反饋信號包含一第一反饋信號。第二壓縮電路電依據(jù)芯片輸出 的一第二組反饋信號產生一第二壓縮信號，其中第二組反饋信號包含一第二反 饋信號。第一選擇電路選擇性地輸出第一反饋信號或第二反饋信號以產生一第 一輸出信號。第二選擇電路選擇性地輸出第一壓縮信號或第二壓縮信號以產生 一第二輸出信號。而第二介面電路電耦接第一選擇電路與第二選擇電路，且根 據(jù)第一輸出信號與第二輸出信號，判斷該芯片是否有瑕疵。
本發(fā)明實施例的芯片數(shù)據(jù)壓縮測試多路復用電路與芯片測試電路利用選 擇電路(或第一及第二多路復用器)進行切換，使單一第二介面電路即可取得N組(N為正整數(shù)，且小于無窮大)芯片其他內部電路的測試數(shù)據(jù)。因此，本發(fā) 明實施例的芯片數(shù)據(jù)壓縮測試多路復用電路與芯片測試電路無須增加介面電 路與接點的數(shù)量即可在單位時間內有效提升測試的產出量，而降低生產成本并 提高測試效率。 '
為讓本發(fā)明的上述和其他目的、特征和優(yōu)點能更明顯易懂，下文特舉較佳 實施例，并配合所附附圖，作詳細說明如下。
通過參照前述說明及下列附圖，本發(fā)明的技術特征及優(yōu)點得以獲得完全了
圖1A顯示一公知芯片測試電路的寫入電路的示意圖； 圖1B顯示一公知芯片測試電路的讀取電路的示意圖2A顯示本發(fā)明一實施例的芯片數(shù)據(jù)壓縮測試多路復用電路的寫入電路 的示意圖2B顯示本發(fā)明一實施例的芯片數(shù)據(jù)壓縮測試多路復用電路的讀取電路 的示意圖3顯示本發(fā)明另一實施例的芯片數(shù)據(jù)壓縮測試多路復用電路的讀取電 路的示意圖。
其中，附圖標記
100芯片測試電路
300芯片數(shù)據(jù)壓縮測試多路復用電路
11、 21、 31、 41 介面電路
12、 32 寫入單元
12a、 32a、 32b 寫入群組
22、 42讀取單元
22a、 42a、 42b讀取壓縮群組
23、 43、 44 壓縮電路 33開關
mux、 muxl、 mux2 多路復用器


1001、 3001 芯片其他內部電路
具體實施例方式
以下參考附圖詳細說明本發(fā)明芯片數(shù)據(jù)壓縮測試多路復用電路(芯片測試 電路)，并且相同的元件將以相同的符號標示。
圖2A、圖2B顯示本發(fā)明一實施例的芯片數(shù)據(jù)壓縮測試多路復用電路(芯 片測試電路)的示意圖。本發(fā)明一實施例的芯片數(shù)據(jù)壓縮測試多路復用電路300 包含輸入測試信號TS至芯片其他內部電路3001的寫入(Write)電路部分(如圖 2A所示)、以及自芯片其他內部電路3001取得反饋信號FS讀取(Read)電路部 分(如圖2B所示)。
如圖2A所示，本發(fā)明一實施例的芯片數(shù)據(jù)壓縮測試多路復用電路300的 寫入電路包含有多個寫入單元32、 一第一介面電路31、以及一第一開關33。
每一寫入單元32用以耦接至少一芯片內部的電路。舉例而言，芯片可為 一存儲器元件、 一包含存儲器元件的半導體裝置或一邏輯元件；其形式可為一 晶圓形式、裸晶形式或封裝芯片形式。于一實施例中，多個寫入單元32亦可 以是位于芯片其他內部電路3001內，例如存儲器元件中多個寫入單元32可以 是對應字驅動器(word driver)以將測試數(shù)據(jù)寫入特定地址的存儲器單元。于多 個寫入單元32中可規(guī)劃為一第一寫入群組32a以及一第二寫入群組32b。
第一介面電路31耦接多個寫入單元32。 一實施例，第一介面電路31可 耦接(或固定電耦接)第一寫入群組32a的多個寫入單元32。第一介面電路31 可接收芯片測試系統(tǒng)(如探針卡)輸入的測試信號TS，并可同時或分時將測試信 號TS傳送至第一寫入群組32a的多個寫入單元32、第二寫入群組32b的多個 寫入單元32，以將測試信號TS輸入至芯片內部的電路。
第一開關33設置于第一寫入群組32a以及第二寫入群組32b之間。 一實 施例，第一開關33可依據(jù)一控制信號選擇性地耦接(或電耦接)第一寫入群組 32a以及第二寫入群組32b;或當?shù)谝唤槊骐娐?1固定電耦接第一寫入群組 32a時，第一開關33可選擇性地電耦接第二寫入群組32b的多個寫入單元32 至第一介面電路31。換言之，第一介面電路31可單獨與第一寫入群組32a的 寫入單元32耦接或與第二寫入群組32b耦接，亦可同時與第一寫入群組32a 以及第二寫入群組32b的寫入單元32耦接。須注意，上述控制信號可為一冗位地址(RedundancyAddress)信號。
如圖2B所示，本發(fā)明一實施例的芯片數(shù)據(jù)壓縮測試多路復用電路300的 讀取電路包含有多個讀取單元42、 一第一壓縮電路43、 一第二壓縮電路44、 一第二介面電路41、 一第一多路復用器muxl以及一第二多路復用器mux2。
多個讀取單元42耦接芯片內部的電路，其用以接收芯片內部電路回傳的 反饋信號FS。多個讀取單元42可規(guī)劃為一第一組讀取單元42a以及一第二組 讀取單元42b。于一實施例中，多個讀取單元42亦可以是位于芯片其他內部 電路3001內，例如存儲器元件中多個讀取單元42可以是對應感測放大器(sense amplifier)以將特定地址存儲器單元所儲存的測試數(shù)據(jù)讀出。
第一壓縮電路43耦接(或電耦接)第一組讀取單元42a中的讀取單元42， 且用以自該芯片接收讀取單元42輸出的反饋信號FS，并將反饋信號FS進行 壓縮處理，以產生第一壓縮信號CS1。第二壓縮電路44則耦接(或電耦接)第 二組讀取單元42b中的讀取單元42，且將讀取單元42輸出的反饋信號FS進 行壓縮處理，以產生第二壓縮信號CS2。于一實施例中，第一壓縮電路43與 第二壓縮電路44可以是一互斥或(XOR)電路，以第一壓縮電路43為例，當?shù)?一組讀取單元42a中多個讀取單元42所傳回的多個反饋信號FS內容均相同 時，第一壓縮信號CS1的值為一第一電壓信號(例如低電壓信號Low)，反之多 個讀取單元42所傳回的多個反饋信號FS內容有不同時，第一壓縮信號CS1 的值為一第二電壓信號(例如高電壓信號High)。 第一多路復用器muxl可為各種現(xiàn)有或未來發(fā)展出的選擇電路，其設置于 第二介面電路41、第一組讀取單元42a以及第二組讀取單元42b之間。第一 多路復用器muxl可選擇性地與第一組讀取單元42a或第二組讀取單元42b的 讀取單元42耦接(或電耦接)。如此，第二介面電路41即可選擇性地輸出第一 組讀取單元42a或第二組讀取單元42b的讀取單元42回傳的反饋信號FS，以 產生一第一輸出信號Ol。第二多路復用器mux2可為各種現(xiàn)有或未來發(fā)展出 的選擇電路，其設置于第二介面電路41、第一壓縮電路43以及第二壓縮電路 44之間。第二多路復用器mux2可選擇性地與該第一壓縮電路43或第二壓縮 電路44耦接，選擇性地輸出第一壓縮電路43及第二壓縮電路44回傳的第一 壓縮信號CS1及第二壓縮信號CS2，以產生一第二輸出信號02。
第二介面電路41耦接(或電耦接)第一多路復用器muxl與第二多路復用器mux2，且第二介面電路41根據(jù)第一輸出信號Ol與第二輸出信號02，產 生第一判斷信號DS1與第二判斷信號DS2以判斷芯片其他內部電路3001是否
有瑕疵。
于一實施例中，第一介面電路31與第二介面電路41可以是指同一介面電 路，也就是說一個介面電路同時擔任第一介面電路31與第二介面電路41的功 能。當然，于另一實施例中第一介面電路31與第二介面電路41可以是指不同 的兩個介面電路。在測試時，可利用芯片測試系統(tǒng)額外的冗位地址(Redundancy Address),如探針卡的列地址All (Row Address),傳送控制信號給第一開關33、 第一多路復用器muxl、第二多路復用器mux2，以控至開關與多路復用器的動 作。
舉例而言，如圖2A所示，于寫入部分首先，芯片測試系統(tǒng)輸入測試信 號TS給芯片數(shù)據(jù)壓縮測試多路復用電路300的寫入電路。第一介面電路31 接收測試信號TS，且同時芯片測試系統(tǒng)利用冗位地址提供一控制信號給第一 開關33，以耦接第一、第二寫入群組32a、 32b。接著，兩該群組32a、 32b的 寫入單元32接收測試信號TS，并將測試信號TS傳輸至芯片內部電路。
接著，如圖2B所示，于讀取部分首先，第一多路復用器muxl跟據(jù)芯 片測試系統(tǒng)利用冗位地址提供的一控制信號將第二介面電路41與第一組讀取 單元42a耦接，且第二多路復用器mux2亦根據(jù)該控制信號將第二介面電路41 與第一壓縮電路43耦接。接著，第二介面電路41根據(jù)第一組讀取單元42a讀 取單元42的反饋信號FS與第一壓縮信號CS1來產生一第一判斷信號DS1。 于一實施例中，當?shù)谝粔嚎s信號CSl是一低電壓信號(Low)時，第二介面電路 41輸出的第一判斷信號DS1即為讀取單元42的反饋信號FS，而當?shù)谝粔嚎s 信號CSl是一高電壓信號(High)時，第二介面電路41輸出的第一判斷信號DSl 為一Hi-Z信號，即此時第二介面電路41輸出端為一高阻抗的狀態(tài)。而芯片測 試系統(tǒng)接收第一判斷信號DS1，且根據(jù)第一判斷信號DS1判斷第一組讀取單 元42a所耦接的芯片內部電路的狀況。
之后，第一多路復用器muxl再跟據(jù)芯片測試系統(tǒng)利用冗位地址提供的一 控制信號將第二介面電路41與第二組讀取單元42b的讀取單元42耦接，且第 二多路復用器mux2亦根據(jù)該控制信號將第二介面電路41與第二壓縮電路44 耦接。接著，第二介面電路41根據(jù)第二組讀取單元42b讀取單元42的反饋信200910135246.9
說明書第8/9頁
號FS及第二壓縮信號CS2來產生一第二判斷信號DS2。而芯片測試系統(tǒng)接收 第二判斷信號DS2，且根據(jù)第二判斷信號DS2判斷第二組讀取單元42b所耦 接的芯片其他內部電路3001的狀況。須注意，本領域技術人員應能由上述內 容理解，芯片測試系統(tǒng)如何跟據(jù)判斷信號DS2判斷芯片內電路狀態(tài)的各種可 能方式，因此不再重復贅述其細節(jié)。
依此方式，芯片測試系統(tǒng)在輸入測試信號TS、與判斷信號DS1、 DS2時， 只需要使用單一探針、亦只需要設置單一接點，即可達成測試芯片功能是否正 常(或判斷出是否有瑕疵)的功效。而減少芯片的管腳數(shù)、降低芯片的面積與成 本，且因使用到較少的探針而可提高芯片的測試速率、降低整體生產成本，解 決公知技術的問題。
須注意，本發(fā)明實施例芯片數(shù)據(jù)壓縮測試多路復用電路(芯片測試電路)的 第一、第二寫入群組32a、 32b包含有相同數(shù)量的寫入單元32，亦即分別為四 個寫入單元32，但本發(fā)明不限于此；另一實施例中，第一、第二寫入群組32a、 32b亦可包含不相同數(shù)量的寫入單元32。而本發(fā)明實施例芯片數(shù)據(jù)壓縮測試多 路復用電路的第一、第二組讀取單元42a、 42b均包含有四個的讀取單元42， 但本發(fā)明不限于此；另一實施例中，第一、第二組讀取單元42a、 42b亦可包 含不同數(shù)量的讀取單元42。再者， 一實施例，第一寫入群組32a的寫入單元 32的數(shù)量與第一組讀取單元42a的讀取單元42的數(shù)量可相等；而于另一實施 例可為不相等。同理，第二寫入群組32b寫入單元32的數(shù)量與第二組讀取單 元42b的讀取單元42的數(shù)量可相等；而于另一實施例可為不相等。
依據(jù)本發(fā)明實施例的芯片數(shù)據(jù)壓縮測試多路復用電路(芯片測試電路)，其 利用第一開關33、第一多路復用器muxl、及第二多路復用器mux2進行切換， 使單一第二介面電路可取得N組(N為正整數(shù)，且小于無窮大)芯片內部電路的 測試數(shù)據(jù)，例如上述可取得八組數(shù)據(jù)，此方法在此定義為八端輸入/輸出信號 壓縮方法(IO compress 8 method)。因此，本發(fā)明實施例的芯片數(shù)據(jù)壓縮測試多 路復用電路無須增加第二介面電路與接點的數(shù)量即可在單位時間內有效提升 測試的產出量，而降低生產成本并提高測試效率。
須注意，本領域技術人員應能由上述說明了解并據(jù)以實施，通過本發(fā)明實 施例的第一開關33、第一多路復用器muxl、及第二多路復用器mux2的運作， 可使本發(fā)明芯片數(shù)據(jù)壓縮測試多路復用電路向下相容于四端輸入/輸出信號壓
13縮方法(IO compress4 method),且能了解本發(fā)明實施例的芯片數(shù)據(jù)壓縮測試多 路復用電路亦相容于公知技術的修復演算法(Repair algorithm)并可據(jù)以實施。 當然，本領域技術人員亦能由上述說明了解，本發(fā)明芯片數(shù)據(jù)壓縮測試多路復 用電路亦可向上發(fā)展出N端(N為正整數(shù)，且小于無窮大)輸入/輸出信號壓縮 方法(IO compress N method),例如圖3所示，為一采用十六端輸入/輸出信號 壓縮方法的芯片數(shù)據(jù)壓縮測試多路復用電路(芯片測試電路)。該圖顯示的芯片 數(shù)據(jù)壓縮測試多路復用電路為讀取部分電路。該芯片數(shù)據(jù)壓縮測試多路復用電 路利用六個多路復用器mux的適當控制，來分別處理四組讀取壓縮電路的讀 取單元讀到的反饋信號FS，并判斷芯片內部電路的狀態(tài)。依此方式，芯片數(shù) 據(jù)壓縮測試多路復用電路只須使用一個介面電路與一個管腳來與芯片測試系 統(tǒng)的探針連接，而可達成接收十六個反饋信號的功效，進而提高芯片測試效率 與降低芯片測試成本。
當然，本發(fā)明還可有其它多種實施例，在不背離本發(fā)明精神及其實質的情 況下，熟悉本領域的技術人員當可根據(jù)本發(fā)明作出各種相應的改變和變形，但 這些相應的改變和變形都應屬于本發(fā)明所附的權利要求的保護范圍。
權利要求
1.一種芯片數(shù)據(jù)壓縮測試多路復用電路，其特征在于，包含多個寫入單元，耦接該芯片內部的至少一電路，該多個寫入單元區(qū)分為一第一寫入群組與一第二寫入群組；一第一介面電路，耦接該多個寫入單元，接收一測試信號，傳送該測試信號至該多個寫入單元，以將該測試信號輸入該芯片內部的電路；一第一開關，設置于該第一寫入群組以及該第二寫入群組間，選擇性地耦接該第一寫入群組及該第二寫入群組；多個讀取單元，耦接該芯片內部的至少一電路，接收該芯片的電路的反饋信號，且該多個讀取單元區(qū)分為一第一組讀取單元與一第二組讀取單元；一第一壓縮電路，耦接該第一組讀取單元的所述讀取單元，壓縮處理所述讀取單元輸出的所述反饋信號，以產生一第一壓縮信號；一第二壓縮電路，耦接該第二組讀取單元的所述讀取單元，壓縮處理所述讀取單元輸出的所述反饋信號，以產生一第二壓縮信號；一第二介面電路，根據(jù)該第一組讀取單元輸出的所述反饋信號與該第一壓縮信號來產生一第一判斷信號，或根據(jù)該第二組讀取單元輸出的所述反饋信號與該第二壓縮信號來產生一第二判斷信號；一第一多路復用器，設置于該第二介面電路、該第一組讀取單元與該第二組讀取單元間，選擇性地將該第二介面電路與該第一組讀取單元或該第二組讀取單元耦接；以及一第二多路復用器，設置于該第二介面電路、該第一壓縮電路與該第二壓縮電路間，選擇性地將該第二介面電路與該第一壓縮電路或該第二壓縮電路耦接。
2. 根據(jù)權利要求1所述的芯片數(shù)據(jù)壓縮測試多路復用電路，其特征在于， 該第一寫入群組與該第二寫入群組包含有相等數(shù)量的該寫入單元。
3. 根據(jù)權利要求1所述的芯片數(shù)據(jù)壓縮測試多路復用電路，其特征在于， 該第一寫入群組與該第二寫入群組均包含有四個該寫入單元。
4. 根據(jù)權利要求1所述的芯片數(shù)據(jù)壓縮測試多路復用電路，其特征在于， 該第一組讀取單元與該第二組讀取單元包含有相等數(shù)量的該讀取單元。
5. 根據(jù)權利要求1所述的芯片數(shù)據(jù)壓縮測試多路復用電路，其特征在于， 該第一組讀取單元與該第二組讀取單元均包含有四個該讀取單元。
6. 根據(jù)權利要求1所述的芯片數(shù)據(jù)壓縮測試多路復用電路，其特征在于， 該第一寫入群組的該寫入單元的數(shù)量等于該第」組讀取單元的該讀取單元的 數(shù)量。
7. 根據(jù)權利要求1所述的芯片數(shù)據(jù)壓縮測試多路復用電路，其特征在于， 該第二寫入群組的該寫入單元的數(shù)量等于該第二組讀取單元的該讀取單元的 數(shù)量。
8. 根據(jù)權利要求1所述的芯片數(shù)據(jù)壓縮測試多路復用電路，其特征在于， 該芯片為一存儲器元件、 一包含存儲器元件的半導體裝置或一邏輯元件。
9. 根據(jù)權利要求1所述的芯片數(shù)據(jù)壓縮測試多路復用電路，其特征在于， 該芯片為一晶圓形式、裸晶形式或封裝芯片形式。
10. 根據(jù)權利要求l所述的芯片數(shù)據(jù)壓縮測試多路復用電路，其特征在 于，相容于一修復演算法。
11. 一種芯片測試電路，其特征在于，包含一第一寫入群組，該第一寫入群組包含多個寫入單元； 一第二寫入群組，該第二寫入群組包含多個寫入單元； 一第一介面電路，固定電耦接該第一寫入群組的該多個寫入單元；以及 一第一開關，設置于該第一寫入群組以及該第二寫入群組間，該第一開關選擇性地電耦接該第二寫入群組的該多個寫入單元至該第一介面電路；借此于該第一介面電路接收一測試信號時，該第一介面電路可同時傳送該測試信號至該第一寫入群組的該多個寫入單元與該第二寫入群組的該多個寫入單元。
12. 根據(jù)權利要求11所述的芯片測試電路，其特征在于，該第一開關依 據(jù)一控制信號選擇性地電耦接該第二寫入群組的該多個寫入單元至該第一介 面電路。
13. 根據(jù)權利要求11所述的芯片測試電路，其特征在于，該控制信號為一冗位地址信號。
14. 一種芯片的測試電路，其特征在于，該測試電路包含 一第一組讀取單元用以自該芯片讀取一第一組反饋信號，其中該第一組讀取單元包含一第一讀取單元用以自該芯片讀取一第一反饋信號；一第一壓縮電路電耦接該第一組讀取單元，該第一壓縮電路依據(jù)該第一組 反饋信號產生一第一壓縮信號；一第二組讀取單元用以自該芯片讀取一第二組反饋信號，其中該第二組讀 取單元包含一第二讀取單元用以自該芯片讀取一第二反饋信號；一第二壓縮電路電耦接該第二組讀取單元，該第二壓縮電路依據(jù)該第二組 反饋信號產生一第二壓縮信號；一第一選擇電路，電性耦接該第一讀取單元與該第二讀取單元，該第一選 擇電路選擇性地輸出該第一反饋信號或該第二反饋信號以產生一第一輸出信 號；一第二選擇電路，電性耦接設于該第一壓縮電路與該第二壓縮電路間，該 第二選擇電路選擇性地輸出該第一壓縮信號或該第二壓縮信號以產生一第二 輸出信號；以及一第二介面電路電耦接該第一選擇電路與該第二選擇電路，該第二介面電 路根據(jù)該第一輸出信號與該第二輸出信號，判斷該芯片是否有瑕疵。
15. 根據(jù)權利要求14所述的測試電路，其特征在于，該第一選擇電路依 據(jù)一控制信號選擇性地輸出該第一反饋信號或該第二反饋信號。
16. 根據(jù)權利要求15所述的測試電路，其特征在于，該第一選擇電路依 據(jù)該控制信號選擇性地輸出該第一壓縮信號或該第二壓縮信號。
17. 根據(jù)權利要求16所述的測試電路，其特征在于，該控制信號為一冗 位地址信號。
18. —種芯片的測試電路，其特征在于，該測試電路包含一第一壓縮電路依據(jù)該芯片輸出的一第一組反饋信號產生一第一壓縮信 號，其中該第一組反饋信號包含一第一反饋信號；一第二壓縮電路依據(jù)該芯片輸出的一第二組反饋信號產生一第二壓縮信 號，其中該第二組反饋信號包含一第二反饋信號；一第一選擇電路選擇性地輸出該第一反饋信號或該第二反饋信號以產生 一第一輸出信號；一第二選擇電路選擇性地輸出該第一壓縮信號或該第二壓縮信號以產生 一第二輸出信號；以及一第二介面電路電耦接該第一選擇電路與該第二選擇電路，該第二介面電 路根據(jù)該第一輸出信號與該第二輸出信號，判斷該芯片是否有瑕疵。
19. 根據(jù)權利要求18所述的測試電路，其特征在于，該第一選擇電路依 據(jù)一控制信號選擇性地輸出該第一反饋信號或該第二反饋信號，且該第一選擇 電路依據(jù)該控制信號選擇性地輸出該第一壓縮信號或該第二壓縮信號。
20. 根據(jù)權利要求19所述的測試電路，其特征在于，該控制信號為一冗 位地址信號。
全文摘要
本發(fā)明公開一種芯片數(shù)據(jù)壓縮測試多路復用電路，利用多路復用器將介面電路于不同壓縮群組的輸出入單元間進行切換，而可達成利用單一介面電路即可取得多組壓縮測試數(shù)據(jù)的功效、有效提升測試產出速度。
文檔編號G01R31/28GK101551438SQ20091013524
公開日2009年10月7日 申請日期2009年4月28日 優(yōu)先權日2009年4月28日
發(fā)明者李國華, 梁明正, 袁德銘 申請人:鈺創(chuàng)科技股份有限公司