專利名稱：邏輯測試機(jī)以及同時(shí)測量多個(gè)受測裝置的延遲時(shí)間的方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān)于受測裝置的測試，特別是有關(guān)于受測裝置的延遲時(shí)間的測量。
背景技術(shù)：
從一裝置開始接收一輸入信號，直到該裝置依據(jù)該輸入信號而產(chǎn)生輸出信號為 止，通常會有一段延遲時(shí)間。延遲時(shí)間的長短反映了裝置效能的高低。一般而言，高效能的 裝置所需的延遲時(shí)間較短，而低效能的裝置所需的延遲時(shí)間較長。當(dāng)系統(tǒng)是由許多子裝置 所串接而成時(shí)，整個(gè)系統(tǒng)的延遲時(shí)間是由各子裝置的各個(gè)延遲時(shí)間相加而得，因此系統(tǒng)整 體的延遲時(shí)間會拖延的很長。在許多情形下，為了將系統(tǒng)效能維持于一定水準(zhǔn)之上，通常會 限制系統(tǒng)的延遲時(shí)間必須小于一界限值。因此，系統(tǒng)延遲時(shí)間的長短對于系統(tǒng)效能的高低 是十分重要的決定因素。由于裝置的延遲時(shí)間十分重要，因此必須有測量裝置的延遲時(shí)間的方法。邏輯測 試機(jī)(Logic tester)通常用來測量受測裝置的延遲時(shí)間。圖1為已知的延遲時(shí)間測量系 統(tǒng)100的區(qū)塊圖。系統(tǒng)100包括一邏輯測試機(jī)102、多個(gè)開關(guān)122 12N及132 13N、以
及多個(gè)受測裝置112,114.....IlN0邏輯測試機(jī)102的輸出端S1分別經(jīng)由開關(guān)122 12N
耦接至受測裝置112 IlN的輸入端S11 Sin，而邏輯測試機(jī)102的輸入端S。分別經(jīng)由開 關(guān)132 13N耦接至受測裝置112 IlN的輸出端Sqi SQN。由于邏輯測試機(jī)102無法同 時(shí)測量兩個(gè)以上的受測裝置的延遲時(shí)間，因此受測裝置112 IlN必須逐一耦接至邏輯測 試機(jī)102以供邏輯測試機(jī)102進(jìn)行測試。亦即，同一時(shí)間僅有單一受測裝置耦接至邏輯測 試機(jī)102進(jìn)行延遲時(shí)間的測量，而其他受測裝置與邏輯測試機(jī)102間的開關(guān)均是打開的。圖2是圖1的邏輯測試機(jī)102測量受測裝置的延遲時(shí)間的方法200的流程圖。首 先，操作者自多個(gè)受測裝置中選取一目標(biāo)受測裝置(步驟202)。假設(shè)該目標(biāo)受測裝置為受 測裝置112，因此操作者須關(guān)上開關(guān)122、132以耦接受測裝置112至邏輯測試機(jī)102，并打 開其余的開關(guān)。接著，邏輯測試機(jī)102產(chǎn)生一起始碼序列(initial code sequence)以輸入 至目標(biāo)受測裝置112 (步驟204)。于一實(shí)施例中，邏輯測試機(jī)102以一函數(shù)產(chǎn)生器(function generator) 104產(chǎn)生該起始碼序列。當(dāng)目標(biāo)受測裝置112收到起始碼序列，便會將其輸出信 號保持為一第一值。接著，邏輯測試機(jī)102產(chǎn)生一工作碼序列(functional code sequence)以輸入至 目標(biāo)受測裝置112 (步驟206)。于一實(shí)施例中，邏輯測試機(jī)102以該函數(shù)產(chǎn)生器104產(chǎn)生該 工作碼序列。當(dāng)目標(biāo)受測裝置112接收工作碼序列完畢時(shí)，便會將其輸出信號自第一值轉(zhuǎn) 變?yōu)榈诙怠Ｓ诤瘮?shù)產(chǎn)生器104輸出工作碼序列完畢的同時(shí)(步驟208)，邏輯測試機(jī)102 偵測目標(biāo)受測裝置112的輸出信號Sra (步驟210)，并以一時(shí)間計(jì)數(shù)器106累計(jì)該目標(biāo)受測 裝置112的一延遲時(shí)間(步驟212)。當(dāng)邏輯測試機(jī)102發(fā)現(xiàn)目標(biāo)受測裝置112的輸出信號Sqi的值自第一值轉(zhuǎn)換為第 二值時(shí)(步驟214)，便停止對目標(biāo)受測裝置112的延遲時(shí)間的累計(jì)，并輸出該延遲時(shí)間的 值(步驟216)。此時(shí)目標(biāo)受測裝置112的延遲時(shí)間已測量完畢。若有其他受測裝置尚未測量(步驟218)，則操作者自多個(gè)受測裝置114 IlN中重新選取一新目標(biāo)受測裝置(步驟202)，關(guān)上新目標(biāo)受測裝置相對應(yīng)的開關(guān)以耦接新目標(biāo)受測裝置至邏輯測試機(jī)102，并打開 其余的開關(guān)。然后，邏輯測試機(jī)102再度執(zhí)行步驟204 216，以測量新目標(biāo)受測裝置的延 遲時(shí)間。該流程持續(xù)至所有受測裝置循序測量完畢為止。由于圖1的邏輯測試機(jī)102于同一時(shí)間僅能測量單一受測裝置，因此當(dāng)受測裝置 的數(shù)目多時(shí)，邏輯測試機(jī)102需反復(fù)執(zhí)行圖2的步驟202 218許多次，而造成時(shí)間上的浪 費(fèi)及無效率。同時(shí)，每當(dāng)更換新的目標(biāo)受測裝置時(shí)，操作者須反復(fù)將舊的目標(biāo)受測裝置與邏 輯測試機(jī)102間的耦接移除，并將新的目標(biāo)受測裝置耦接至邏輯測試機(jī)102，造成操作者許 多的不便。因此，圖1的邏輯測試機(jī)102的測試效率較低且耗損操作者較高的測試成本。因 此，需要一種同時(shí)測量多個(gè)受測裝置的延遲時(shí)間的邏輯測試機(jī)，以解決上述的問題。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的在于提供一種邏輯測試機(jī)(logic tester)，以解決已知 技術(shù)存在的問題。于一實(shí)施例中，該邏輯測試機(jī)耦接至多個(gè)受測裝置，包括一函數(shù)產(chǎn)生器 (function generator)以及一波形比較器(pattern comparator)。該函數(shù)產(chǎn)生器產(chǎn)生一 起始碼序列(initial code sequence)以輸入至所述受測裝置，以使所述受測裝置的多個(gè) 輸出信號固定為一第一值，且產(chǎn)生一工作碼序列(functional code sequence)以輸入至所 述受測裝置，以觸發(fā)所述受測裝置的所述輸出信號自該第一值轉(zhuǎn)變?yōu)橐坏诙?。該波形?較器當(dāng)該工作碼序列輸入完畢時(shí)轉(zhuǎn)換所述受測裝置的所述輸出信號為多個(gè)位流，分別計(jì)算 所述位流中對應(yīng)于該第一值的位數(shù)目，依據(jù)所述位數(shù)目分別估計(jì)所述受測裝置的延遲時(shí)間 以及輸出所述受測裝置的所述延遲時(shí)間。本發(fā)明所述的邏輯測試機(jī)，當(dāng)該工作碼序列輸入完畢時(shí)，該函數(shù)產(chǎn)生器產(chǎn)生一觸 發(fā)信號至該波形比較器以觸發(fā)該波形比較器對所述輸出信號至所述位流的轉(zhuǎn)換，以使該工 作碼序列的結(jié)束時(shí)點(diǎn)與所述輸出信號的轉(zhuǎn)換的開始時(shí)點(diǎn)同步。本發(fā)明所述的邏輯測試機(jī)，該波形比較器依據(jù)一時(shí)脈信號采樣所述受測裝置的所 述輸出信號，而得到所述位流。本發(fā)明所述的邏輯測試機(jī)，該波形比較器依據(jù)該時(shí)脈信號的周期及所述位數(shù)目計(jì) 算所述受測裝置的延遲時(shí)間。本發(fā)明所述的邏輯測試機(jī)，該波形比較器分別將所述位數(shù)目乘上該時(shí)脈信號的周 期，以得到所述受測裝置的延遲時(shí)間。本發(fā)明所述的邏輯測試機(jī)，該波形比較器比較所述受測裝置的所述輸出信號與一 判斷電平值，并將比較的結(jié)果輸出為所述位流，其中該判斷電平值介于該第一值與該第二 值之間。本發(fā)明所述的邏輯測試機(jī)，該時(shí)脈信號的頻率是可調(diào)整的。本發(fā)明所述的邏輯測試機(jī)，該時(shí)脈信號的方波占空比大于90%。本發(fā)明更提供一種同時(shí)測量多個(gè)受測裝置的延遲時(shí)間的方法。首先，產(chǎn)生一起始 碼序列(initial code sequence)以輸入至所述受測裝置，以使所述受測裝置的多個(gè)輸出 信號固定為一第一值。接著，產(chǎn)生一工作碼序列(functional code sequence)以輸入至所 述受測裝置，以觸發(fā)所述受測裝置的所述輸出信號自該第一值轉(zhuǎn)變?yōu)橐坏诙?。接著，?dāng)該工作碼序列輸入完畢時(shí)，轉(zhuǎn)換所述受測裝置的所述輸出信號為多個(gè)位流。接著，分別計(jì)算所 述位流中對應(yīng)于該第一值的位數(shù)目。最后，依據(jù)所述位數(shù)目分別估計(jì)所述受測裝置的延遲 時(shí)間。本發(fā)明所述的同時(shí)測量多個(gè)受測裝置的延遲時(shí)間的方法，更包括當(dāng)該工作碼序列 輸入完畢時(shí)，產(chǎn)生一觸發(fā)信號以觸發(fā)所述輸出信號至所述位流的轉(zhuǎn)換，以使該工作碼序列 的結(jié)束時(shí)點(diǎn)與所述輸出信號的轉(zhuǎn)換的開始時(shí)點(diǎn)同步。本發(fā)明所述的同時(shí)測量多個(gè)受測裝置的延遲時(shí)間的方法，所述輸出信號至所述位 流的轉(zhuǎn)換包括依據(jù)一時(shí)脈信號采樣所述受測裝置的所述輸出信號，而得到所述位流。本發(fā)明所述的同時(shí)測量多個(gè)受測裝置的延遲時(shí)間的方法，所 述受測裝置的延遲時(shí) 間的估計(jì)包括將所述位數(shù)目乘上該時(shí)脈信號的周期，以得到所述受測裝置的延遲時(shí)間。本發(fā)明所述的同時(shí)測量多個(gè)受測裝置的延遲時(shí)間的方法，所述輸出信號至所述位 流的轉(zhuǎn)換包括比較所述受測裝置的所述輸出信號與一判斷電平值；以及將比較的結(jié)果輸 出為所述位流；其中該判斷電平值介于該第一值與該第二值之間。本發(fā)明所述的同時(shí)測量多個(gè)受測裝置的延遲時(shí)間的方法，該時(shí)脈信號的頻率是可 調(diào)整的。本發(fā)明所述的同時(shí)測量多個(gè)受測裝置的延遲時(shí)間的方法，該時(shí)脈信號的方波占空 比大于90%。本發(fā)明更提供一種邏輯測試機(jī)(logic tester)，耦接至多個(gè)受測裝置。該邏輯測 試機(jī)依據(jù)一時(shí)脈信號采樣所述受測裝置的多個(gè)輸出信號以得到多個(gè)位流，分別計(jì)算所述位 流中對應(yīng)于一第一值的位數(shù)目，依據(jù)該時(shí)脈信號的周期及所述位數(shù)目估計(jì)所述受測裝置的 延遲時(shí)間以及輸出所述受測裝置的所述延遲時(shí)間。本發(fā)明所述的邏輯測試機(jī)，該邏輯測試機(jī)產(chǎn)生一起始碼序列以輸入至所述受測裝 置，以使所述受測裝置的多個(gè)輸出信號固定為該第一值，且產(chǎn)生一工作碼序列以輸入至所 述受測裝置，以觸發(fā)所述受測裝置的所述輸出信號自該第一值轉(zhuǎn)變?yōu)橐坏诙怠１景l(fā)明所述的邏輯測試機(jī)，當(dāng)該工作碼序列輸入完畢時(shí)，該邏輯測試機(jī)開始轉(zhuǎn)換 所述輸出信號至所述位流。本發(fā)明所述的邏輯測試機(jī)，該邏輯測試機(jī)分別將所述位數(shù)目乘上該時(shí)脈信號的周 期，以得到所述受測裝置的延遲時(shí)間。本發(fā)明所述的邏輯測試機(jī)，該邏輯測試機(jī)比較所述受測裝置的所述輸出信號與一 判斷電平值，并將比較的結(jié)果輸出為所述位流，其中該判斷電平值介于該第一值與該第二 值之間。本發(fā)明所述的邏輯測試機(jī)，該時(shí)脈信號的頻率是可調(diào)整的。本發(fā)明所述的邏輯測試機(jī)以及同時(shí)量測多個(gè)受測裝置的延遲時(shí)間的方法，可使操 作者耗費(fèi)較少的測試成本與測試時(shí)間。


圖1為已知的延遲時(shí)間測量系統(tǒng)的區(qū)塊圖；圖2是圖1的邏輯測試機(jī)測量受測裝置的延遲時(shí)間的方法的流程圖；圖3為依據(jù)本發(fā)明的可同時(shí)測量多個(gè)受測裝置的延遲時(shí)間的系統(tǒng)的區(qū)塊圖4為依據(jù)本發(fā)明的可同時(shí)測量多個(gè)受測裝置的方法的流程圖；圖5為依據(jù)本發(fā)明的邏輯測試機(jī)的相關(guān)信號的示意圖。
具體實(shí)施例方式為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉多個(gè)較佳 實(shí)施例，并配合所附圖示，作詳細(xì)說明如下。圖3為依據(jù)本發(fā)明的可同時(shí)測量多個(gè)受測裝置的延遲時(shí)間的系統(tǒng)300的 區(qū)塊
圖。系統(tǒng)300包括一邏輯測試機(jī)302及多個(gè)受測裝置312、314.....31N。于一實(shí)施例中，
邏輯測試機(jī)302包括一函數(shù)產(chǎn)生器(function generator) 304及一波形比較器(pattern
comparator) 306。函數(shù)產(chǎn)生器304的輸出端耦接至受測裝置312、314.....31N。波形比較
器306具有多個(gè)輸入端，而受測裝置312、314.....31N的輸出端分別耦接至波形比較器306
的輸入端其中之一。圖4為依據(jù)本發(fā)明的可同時(shí)測量多個(gè)受測裝置的方法400的流程圖。圖3的邏輯
測試機(jī)302依據(jù)方法400運(yùn)作以同時(shí)測量多個(gè)受測裝置312、314.....31N的延遲時(shí)間。首
先，邏輯測試機(jī)302的函數(shù)產(chǎn)生器304產(chǎn)生一起始碼序列(initial code sequence)以輸
入至多個(gè)受測裝置312、314.....31N,以使受測裝置312、314.....31N的輸出信號的值固
定為一第一值(步驟402)。圖5為依據(jù)本發(fā)明的邏輯測試機(jī)302的相關(guān)信號的示意圖。由 圖5中可見，于時(shí)間T1中，邏輯測試機(jī)302的函數(shù)產(chǎn)生器304產(chǎn)生一起始碼序列，而受測裝 置的輸出信號保持于一低電平。接著，邏輯測試機(jī)302的函數(shù)產(chǎn)生器304產(chǎn)生一工作碼序列(functional code
sequence)以輸入至所述受測裝置312、314.....31N,以觸發(fā)所述受測裝置312、314.....
31N的輸出信號SQ1、SQ2.....Son自第一值轉(zhuǎn)變?yōu)榈诙?步驟404)。參考圖5，邏輯測試機(jī)
302的函數(shù)產(chǎn)生器304于時(shí)間T2中產(chǎn)生工作碼序列以輸入至所述受測裝置312、314.....
31N。基本上，受測裝置312、314.....31N的輸出信號原本應(yīng)該于圖5的工作碼序列的輸入
結(jié)束的時(shí)點(diǎn)ts便立即自第一值(低電平)轉(zhuǎn)換為第二值(高電平)。然而，實(shí)際上受測裝
置312、314.....31N的輸出信號無法立即對輸入信號立即作出反應(yīng)，而于圖5中的時(shí)點(diǎn)te
才自第一值(低電平)轉(zhuǎn)換為第二值(高電平)。由于圖5中的時(shí)點(diǎn)ts與時(shí)點(diǎn)te間界定 了對應(yīng)于一受測裝置的延遲時(shí)間TD，因此邏輯測試機(jī)302便是要精準(zhǔn)地測量該延遲時(shí)間TD。邏輯測試機(jī)302接著以波形比較器306偵測受測裝置312、314.....31N的輸出
信號sra、S02.....Son以估計(jì)各受測裝置的延遲時(shí)間TD。當(dāng)工作碼序列輸入完畢時(shí)(步驟
406)，函數(shù)產(chǎn)生器304產(chǎn)生一觸發(fā)信號K輸入至波形比較器306以觸發(fā)波形比較器306。波
形比較器306接著依據(jù)一時(shí)脈信號同時(shí)采樣多個(gè)受測裝置312、314.....31N的多個(gè)輸出
信號SQ1、S02.....Sqn，而得到多個(gè)位流(步驟408)。波形比較器306供采樣參考之用的時(shí)
脈信號與采樣后所得的一位流如圖5中所示。一受測裝置的輸出信號依據(jù)時(shí)脈信號的多 個(gè)脈波采樣而得到對應(yīng)所述脈波的多個(gè)位數(shù)據(jù)，從而形成對應(yīng)該受測裝置的輸出信號的位 流。于一實(shí)施例中，波形比較器306比較受測裝置的輸出信號與一判斷電平值，并將比較的 結(jié)果輸出為所述位流，其中該判斷電平值介于該第一值與該第二值之間。波形比較器306接著分別計(jì)算多個(gè)位流中對應(yīng)于該第一值的位數(shù)目(步驟410)。 由圖5中可見，受測裝置的輸出信號于時(shí)點(diǎn)ts至?xí)r點(diǎn)te之間維持于第一值，而于時(shí)點(diǎn)te之后則轉(zhuǎn)換為第二值。受測裝置的輸出信號經(jīng)轉(zhuǎn)換后所得的位流亦于時(shí)點(diǎn)ts至?xí)r點(diǎn)te之 間維持于第一值，而于時(shí)點(diǎn)te之后則轉(zhuǎn)換為第二值。由于于時(shí)脈信號的每一周期中僅產(chǎn)生 位流的一位數(shù)據(jù)，因此位的數(shù)目與采樣時(shí)間的長度成正比。因此，位流維持于第一值的位數(shù) 目亦正比于時(shí)點(diǎn)ts至?xí)r點(diǎn)te之間的時(shí)間TD。因此，波形比較器306接著分別將對應(yīng)于各 受測裝置的位流對應(yīng)于該第一值的位數(shù)目乘上時(shí)脈信號的周期，以得到所述受測裝置的延
遲時(shí)間Td (步驟412)。最后，邏輯測試機(jī)302輸出計(jì)算所得的所述受測裝置312、314.....
31N的延遲時(shí)間(步驟414)。圖5中的時(shí)脈信號是供波形比較器306采樣參考之用，而波形比較器306依據(jù)不 同屬性的時(shí)脈信號進(jìn)行采樣會產(chǎn)生不同性質(zhì)的位流。于一實(shí)施例中，該時(shí)脈信號的時(shí)脈周 期、方波占空比(duty cycle)以及高電平及低電平的電壓值都是可調(diào)整的。時(shí)脈信號的周 期影響采樣點(diǎn)的數(shù)目及最后估計(jì)得到的延遲時(shí)間的精確度。時(shí)脈信號的周期愈小，采樣點(diǎn) 的數(shù)目愈多，而最后估計(jì)得到的延遲時(shí)間的精確度愈高。另外，方波占空比(duty cycle)則 決定于一時(shí)脈周期中采樣的范圍大小。方波工作周期比率等于圖5中的頻閃長度(strobe width)w除以時(shí)脈周期ρ的比率。于一實(shí)施例中，邏輯測試機(jī)302的時(shí)脈信號的方波占空比 大于90%。本發(fā)明所提供的邏輯測試機(jī)302包含一波形比較器306。波形比較器306先將多 個(gè)受測裝置的多個(gè)輸出信號轉(zhuǎn)換為多個(gè)位流，再計(jì)數(shù)位流中某一位值的位數(shù)目，從而依據(jù) 位數(shù)目推估各受測裝置的延遲時(shí)間。因此，本發(fā)明的邏輯測試機(jī)302可同步對多個(gè)受測裝 置進(jìn)行測試，并同時(shí)測量多個(gè)受測裝置的延遲時(shí)間。因此，本發(fā)明所提供的邏輯測試機(jī)302 的操作者不需如圖1的已知邏輯測試機(jī)102的操作者般反復(fù)對單一受測裝置進(jìn)行測試，并 須不斷更動受測裝置的耦接開關(guān)的開閉。因此操作者可耗費(fèi)較少的測試成本與測試時(shí)間。 因此本發(fā)明的邏輯測試機(jī)302的效能優(yōu)于已知邏輯測試機(jī)102。以上所述僅為本發(fā)明較佳實(shí)施例，然其并非用以限定本發(fā)明的范圍，任何熟悉本 項(xiàng)技術(shù)的人員，在不脫離本發(fā)明的精神和范圍內(nèi)，可在此基礎(chǔ)上做進(jìn)一步的改進(jìn)和變化，因 此本發(fā)明的保護(hù)范圍當(dāng)以本申請的權(quán)利要求書所界定的范圍為準(zhǔn)。附圖中符號的簡單說明如下102 邏輯測試機(jī)104:函數(shù)產(chǎn)生器106:時(shí)間計(jì)數(shù)器112-1IN 受測裝置122-12N，132-13N 開關(guān)302 邏輯測試機(jī)304:函數(shù)產(chǎn)生器306:波形比較器312-3IN 受測裝置。
權(quán)利要求
一種邏輯測試機(jī)，其特征在于，耦接至多個(gè)受測裝置，包括一函數(shù)產(chǎn)生器，產(chǎn)生一起始碼序列以輸入至所述受測裝置，以使所述受測裝置的多個(gè)輸出信號固定為一第一值，且產(chǎn)生一工作碼序列以輸入至所述受測裝置，以觸發(fā)所述受測裝置的所述輸出信號自該第一值轉(zhuǎn)變?yōu)橐坏诙?；以及一波形比較器，當(dāng)該工作碼序列輸入完畢時(shí)轉(zhuǎn)換所述受測裝置的所述輸出信號為多個(gè)位流，分別計(jì)算所述位流中對應(yīng)于該第一值的位數(shù)目，依據(jù)所述位數(shù)目分別估計(jì)所述受測裝置的延遲時(shí)間以及輸出所述受測裝置的所述延遲時(shí)間。
2.根據(jù)權(quán)利要求1所述的邏輯測試機(jī)，其特征在于，當(dāng)該工作碼序列輸入完畢時(shí)，該函 數(shù)產(chǎn)生器產(chǎn)生一觸發(fā)信號至該波形比較器以觸發(fā)該波形比較器對所述輸出信號至所述位 流的轉(zhuǎn)換，以使該工作碼序列的結(jié)束時(shí)點(diǎn)與所述輸出信號的轉(zhuǎn)換的開始時(shí)點(diǎn)同步。
3.根據(jù)權(quán)利要求1所述的邏輯測試機(jī)，其特征在于，該波形比較器依據(jù)一時(shí)脈信號采 樣所述受測裝置的所述輸出信號，而得到所述位流。
4.根據(jù)權(quán)利要求3所述的邏輯測試機(jī)，其特征在于，該波形比較器依據(jù)該時(shí)脈信號的 周期及所述位數(shù)目計(jì)算所述受測裝置的延遲時(shí)間。
5.根據(jù)權(quán)利要求4所述的邏輯測試機(jī)，其特征在于，該波形比較器分別將所述位數(shù)目 乘上該時(shí)脈信號的周期，以得到所述受測裝置的延遲時(shí)間。
6.根據(jù)權(quán)利要求1所述的邏輯測試機(jī)，其特征在于，該波形比較器比較所述受測裝置 的所述輸出信號與一判斷電平值，并將比較的結(jié)果輸出為所述位流，其中該判斷電平值介 于該第一值與該第二值之間。
7.根據(jù)權(quán)利要求3所述的邏輯測試機(jī)，其特征在于，該時(shí)脈信號的頻率是可調(diào)整的。
8.根據(jù)權(quán)利要求3所述的邏輯測試機(jī)，其特征在于，該時(shí)脈信號的方波占空比大于 90%。
9.一種同時(shí)測量多個(gè)受測裝置的延遲時(shí)間的方法，其特征在于，包括下列步驟產(chǎn)生一起始碼序列以輸入至所述受測裝置，以使所述受測裝置的多個(gè)輸出信號固定為一第一值；產(chǎn)生一工作碼序列以輸入至所述受測裝置，以觸發(fā)所述受測裝置的所述輸出信號自該 第一值轉(zhuǎn)變?yōu)橐坏诙?；?dāng)該工作碼序列輸入完畢時(shí)，轉(zhuǎn)換所述受測裝置的所述輸出信號為多個(gè)位流；分別計(jì)算所述位流中對應(yīng)于該第一值的位數(shù)目；以及依據(jù)所述位數(shù)目分別估計(jì)所述受測裝置的延遲時(shí)間。
10.根據(jù)權(quán)利要求9所述的同時(shí)測量多個(gè)受測裝置的延遲時(shí)間的方法，其特征在于， 更包括當(dāng)該工作碼序列輸入完畢時(shí)，產(chǎn)生一觸發(fā)信號以觸發(fā)所述輸出信號至所述位流的轉(zhuǎn) 換，以使該工作碼序列的結(jié)束時(shí)點(diǎn)與所述輸出信號的轉(zhuǎn)換的開始時(shí)點(diǎn)同步。
11.根據(jù)權(quán)利要求9所述的同時(shí)測量多個(gè)受測裝置的延遲時(shí)間的方法，其特征在于，所 述輸出信號至所述位流的轉(zhuǎn)換包括依據(jù)一時(shí)脈信號采樣所述受測裝置的所述輸出信號， 而得到所述位流。
12.根據(jù)權(quán)利要求11所述的同時(shí)測量多個(gè)受測裝置的延遲時(shí)間的方法，其特征在于， 所述受測裝置的延遲時(shí)間的估計(jì)包括將所述位數(shù)目乘上該時(shí)脈信號的周期，以得到所述 受測裝置的延遲時(shí)間。
13.根據(jù)權(quán)利要求9所述的同時(shí)測量多個(gè)受測裝置的延遲時(shí)間的方法，其特征在于，所述輸出信號至所述位流的轉(zhuǎn)換包括比較所述受測裝置的所述輸出信號與一判斷電平值；以及將比較的結(jié)果輸出為所述位流；其中該判斷電平值介于該第一值與該第二值之間。
14.根據(jù)權(quán)利要求11所述的同時(shí)測量多個(gè)受測裝置的延遲時(shí)間的方法，其特征在于， 該時(shí)脈信號的頻率是可調(diào)整的。
15.根據(jù)權(quán)利要求11所述的同時(shí)測量多個(gè)受測裝置的延遲時(shí)間的方法，其特征在于， 該時(shí)脈信號的方波占空比大于90%。
16.一種邏輯測試機(jī)，其特征在于，耦接至多個(gè)受測裝置，依據(jù)一時(shí)脈信號采樣所述受 測裝置的多個(gè)輸出信號以得到多個(gè)位流，分別計(jì)算所述位流中對應(yīng)于一第一值的位數(shù)目， 依據(jù)該時(shí)脈信號的周期及所述位數(shù)目估計(jì)所述受測裝置的延遲時(shí)間以及輸出所述受測裝 置的所述延遲時(shí)間。
17.根據(jù)權(quán)利要求16所述的邏輯測試機(jī)，其特征在于，該邏輯測試機(jī)產(chǎn)生一起始碼序 列以輸入至所述受測裝置，以使所述受測裝置的多個(gè)輸出信號固定為該第一值，且產(chǎn)生一 工作碼序列以輸入至所述受測裝置，以觸發(fā)所述受測裝置的所述輸出信號自該第一值轉(zhuǎn)變?yōu)橐坏诙怠?br> 18.根據(jù)權(quán)利要求17所述的邏輯測試機(jī)，其特征在于，當(dāng)該工作碼序列輸入完畢時(shí)，該 邏輯測試機(jī)開始轉(zhuǎn)換所述輸出信號至所述位流。
19.根據(jù)權(quán)利要求16所述的邏輯測試機(jī)，其特征在于，該邏輯測試機(jī)分別將所述位數(shù) 目乘上該時(shí)脈信號的周期，以得到所述受測裝置的延遲時(shí)間。
20.根據(jù)權(quán)利要求17所述的邏輯測試機(jī)，其特征在于，該邏輯測試機(jī)比較所述受測裝 置的所述輸出信號與一判斷電平值，并將比較的結(jié)果輸出為所述位流，其中該判斷電平值 介于該第一值與該第二值之間。
21.根據(jù)權(quán)利要求16所述的邏輯測試機(jī)，其特征在于，該時(shí)脈信號的頻率是可調(diào)整的。
全文摘要
本發(fā)明提供一種邏輯測試機(jī)以及同時(shí)測量多個(gè)受測裝置的延遲時(shí)間的方法。該邏輯測試機(jī)耦接至多個(gè)受測裝置，包括一函數(shù)產(chǎn)生器以及一波形比較器。該函數(shù)產(chǎn)生器產(chǎn)生一起始碼序列以輸入至所述受測裝置，以使所述受測裝置的多個(gè)輸出信號固定為一第一值，且產(chǎn)生一工作碼序列以輸入至所述受測裝置，以觸發(fā)所述受測裝置的所述輸出信號自該第一值轉(zhuǎn)變?yōu)橐坏诙怠Ｔ摬ㄐ伪容^器當(dāng)該工作碼序列輸入完畢時(shí)轉(zhuǎn)換所述受測裝置的所述輸出信號為多個(gè)位流，分別計(jì)算所述位流中對應(yīng)于該第一值的位數(shù)目，依據(jù)所述位數(shù)目分別估計(jì)所述受測裝置的延遲時(shí)間以及輸出所述受測裝置的所述延遲時(shí)間。本發(fā)明可使操作者耗費(fèi)較少的測試成本與測試時(shí)間。
文檔編號G01R31/28GK101865974SQ20091013498
公開日2010年10月20日 申請日期2009年4月20日 優(yōu)先權(quán)日2009年4月20日
發(fā)明者吳永裕, 陳煌輝 申請人:普誠科技股份有限公司