本實用新型涉及一種工業(yè)現(xiàn)場數(shù)字量采集處理技術(shù)，特別是一種基于FPGA的多路數(shù)字量采集處理板卡。

背景技術(shù)：

在工業(yè)測試領(lǐng)域一般需要對測試設(shè)備進行各種不同格式信號的采集，并對采集到的信號分析，最終顯示、輸出測試結(jié)果。工業(yè)采集卡如USB總線板卡、PCI總線板卡等，作為常用的信號采集設(shè)備使用十分方便。隨著大規(guī)模集成電路的發(fā)展，信號測試領(lǐng)域又出現(xiàn)了各種數(shù)字信號傳輸?shù)臄?shù)字I/O板卡。目前，數(shù)字I/O板卡已經(jīng)在自動化檢測系統(tǒng)、電子和邏輯測試、面板和芯片校驗、并行數(shù)據(jù)通信和電信設(shè)備檢查等各個領(lǐng)域得到了廣泛應用，然而在一些特殊的場合，對數(shù)據(jù)采集卡的采集速率和穩(wěn)定性都有較高的要求。

技術(shù)實現(xiàn)要素：

本實用新型的目的在于克服現(xiàn)有技術(shù)的不足，提出一種采集速率高，穩(wěn)定性好的數(shù)字采集處理板卡。

本實用新型的一種基于FPGA的多路數(shù)字量采集處理板卡，包括FPGA芯片、FPGA配置芯片、邏輯電平轉(zhuǎn)換單元、VME總線接口單元、板級緩存單元、時鐘單元和系統(tǒng)電源等模塊構(gòu)成，其中用來實現(xiàn)工業(yè)現(xiàn)場測試設(shè)備的數(shù)據(jù)采集及邏輯處理的FPGA芯片為協(xié)處理器，主要實現(xiàn)輸入輸出信號的串并、并串變化和速率變換等邏輯處理；用來實現(xiàn)FPGA芯片AS配置模式的FPGA配置芯片基于硬件描述語言VHDL使數(shù)字量采集處理板卡程序存儲在FPGA配置芯片中；邏輯電平轉(zhuǎn)換單元主要通過74LVTH16245集成電路完成數(shù)據(jù)總線電平轉(zhuǎn)換與驅(qū)動；VME總線接口單元在FPGA芯片內(nèi)部，通過VHDL語言編程實現(xiàn)VME總線數(shù)據(jù)傳輸格式的要求；板級緩存單元用來緩存數(shù)字量采集處理板卡與上位機通信過程中產(chǎn)生的數(shù)據(jù)，時鐘單元用于向數(shù)字量采集處理板卡提供工作基準時鐘信號，系統(tǒng)電源為基于FPGA的多路數(shù)字量采集處理板卡各功能單元提供板級電源。本實用新型利用了VME總線優(yōu)勢，既可以向工業(yè)現(xiàn)場設(shè)備發(fā)送不同類型的信號，也可以采集工業(yè)現(xiàn)場設(shè)備返回的數(shù)據(jù)，支持多路數(shù)據(jù)并行傳輸，數(shù)據(jù)傳輸速率和精度較高，并且可以實現(xiàn)大數(shù)據(jù)量的傳送。數(shù)據(jù)發(fā)送時，測試人員可以在上位機測試軟件中設(shè)置不同的信號序列，并根據(jù)測試需要設(shè)置數(shù)據(jù)格式及數(shù)據(jù)速率；數(shù)據(jù)采集時，可接收不同速率及電平的數(shù)據(jù)，并在上位機測試軟件中進行顯示，用于觀察測試結(jié)果。

進一步，本實用新型的基于FPGA的多路數(shù)字量采集處理板卡與輸入信號端之間采用光電耦合器進行隔離，光電耦合器D1PS2805的1腳與2腳通過電阻R1、電阻R2組成的光電耦合保護電路與電阻R3、電容C1組成的光電耦合吸收電路實現(xiàn)連接，光電耦合器D1PS2805的4腳通過電阻R4上拉后送入FPGA芯片進行邏輯處理。

進一步，本實用新型的基于FPGA的多路數(shù)字量采集處理板卡與輸出信號端之間采用光繼電器進行隔離，光繼電器P2、P1的輸入端通過電阻R1、R2組成的保護電路與FPGA芯片的IO管腳連接，光繼電器P2、P1的輸出端OUT1、OUT2分別與插座S1的1腳與2腳相連。

與現(xiàn)有技術(shù)相比，本實用新型具有以下有益的技術(shù)效果：

本實用新型的一種基于FPGA的多路數(shù)字量采集處理板卡，是一款利用了VME總線優(yōu)勢的測試板卡，支持多路數(shù)據(jù)并行傳輸，可以實現(xiàn)高速率、高精度和大數(shù)據(jù)量傳輸，操作簡單，易于維護，穩(wěn)定性好，可以廣泛應用于數(shù)模轉(zhuǎn)換測試、信號采集分析和混合信號測試等方面。

附圖說明

圖1為本實用新型的多路數(shù)字量采集處理板卡工作模式示意圖。

圖2為本實用新型的系統(tǒng)框圖。

圖3為本實用新型的據(jù)處理框圖。

圖4為本實用新型的輸入光電耦合保護電路。

圖5為本實用新型的輸出光繼電器隔離電路。

具體實施方式

下面結(jié)合具體的實施例對本實用新型做進一步的詳細說明。

參見附圖1，基于FPGA的多路數(shù)字量采集處理板卡，通過上位機程序控制其工作模式，采用ARM芯片作為主處理器，通過VME總線與上位機實現(xiàn)通信，ARM處理器內(nèi)部具有JTAG型掃描鏈，可以提供JTAG接口實現(xiàn)系統(tǒng)在線調(diào)試。參見附圖2，該基于FPGA的多路數(shù)字量采集處理板卡包括FPGA芯片1、FPGA配置芯片2、邏輯電平轉(zhuǎn)換單元3、VME總線接口單元4、板級緩存單元5、時鐘單元6和系統(tǒng)電源7等模塊構(gòu)成，其中FPGA芯片1主要實現(xiàn)輸入輸出信號的串并、并串變化、速率變換等邏輯處理；FPGA配置芯片2主要用來實現(xiàn)FPGA芯片1的AS配置模式，基于硬件描述語言VHDL實現(xiàn)的數(shù)字量采集處理板卡程序存儲在FPGA配置芯片2中；邏輯電平轉(zhuǎn)換單元3主要通過74LVTH16245集成電路，完成數(shù)據(jù)總線電平轉(zhuǎn)換與驅(qū)動；VME總線接口單元4在FPGA芯片內(nèi)部，通過VHDL語言編程實現(xiàn)VME總線數(shù)據(jù)傳輸格式的要求；板級緩存單元5用來緩存數(shù)字量采集處理板卡與上位機通信過程中產(chǎn)生的數(shù)據(jù)；時鐘單元6用于向數(shù)字量采集處理板卡提供工作基準時鐘信號；系統(tǒng)電源7為基于FPGA的多路數(shù)字量采集處理板卡各功能單元提供板級電源。該基于FPGA的多路數(shù)字量采集處理板卡通過上位機程序控制其工作模式，包括激勵數(shù)據(jù)的產(chǎn)生、激勵數(shù)據(jù)的發(fā)送、測試數(shù)據(jù)的采集和測試數(shù)據(jù)的顯示及存儲。激勵數(shù)據(jù)的產(chǎn)生與發(fā)送為數(shù)字量采集處理板的輸出方向，測試數(shù)據(jù)的采集與顯示為數(shù)字量采集處理板輸入方向。上位機在數(shù)字量采集處理板的操作界面按通道生成數(shù)據(jù)，上位機設(shè)置數(shù)據(jù)發(fā)送的格式、速率，數(shù)字量采集處理板以選擇的數(shù)據(jù)格式向被測設(shè)備發(fā)送激勵數(shù)據(jù)，同時向被測設(shè)備發(fā)送同步時鐘用于數(shù)據(jù)同步。上位機根據(jù)被測設(shè)備發(fā)送的測試數(shù)據(jù)格式選定數(shù)字量采集處理板的輸入數(shù)據(jù)速率及邏輯電平，同時被測設(shè)備為數(shù)字量采集處理板提供觸發(fā)信號及同步時鐘信號。當上位機需要顯示測試數(shù)據(jù)時，數(shù)字量采集處理板將采集的數(shù)據(jù)送往上位機顯示。整個系統(tǒng)具備較高的兼容性和可擴展性。

參見附圖3該基于FPGA的多路數(shù)字量采集處理板卡與來自于工業(yè)現(xiàn)場設(shè)備的32路數(shù)字輸入信號之間采用光電耦合器進行隔離，與輸出信號端之間采用光繼電器進行隔離。參見附圖4，隔離1路數(shù)字輸入信號的光電耦合器D1PS2805的1腳與2腳通過電阻R1、電阻R2組成的光電耦合保護電路與電阻R3、電容C1組成的光電耦合吸收電路實現(xiàn)連接，光電耦合器D1PS2805的4腳通過電阻R4上拉后送入FPGA芯片1進行邏輯處理。數(shù)字輸入信號經(jīng)光耦隔離后送入FPGA芯片進行邏輯處理，并送入CPU處理，最后通過VME總線發(fā)送給上位機顯示。上位機需要向工業(yè)現(xiàn)場設(shè)備傳送數(shù)據(jù)時，在數(shù)字量采集處理板的操作界面按通道生成數(shù)據(jù)，上位機設(shè)置數(shù)據(jù)發(fā)送的格式、速率，數(shù)字量采集處理板以選擇的數(shù)據(jù)格式向被測設(shè)備發(fā)送激勵數(shù)據(jù)，同時向被測設(shè)備發(fā)送同步時鐘用于數(shù)據(jù)同步。以達到減少外界信號對于數(shù)字輸入信號的干擾。光電耦合電路設(shè)計中采用吸收電路，提夠輸入信號的門限，從而杜絕感應耦合產(chǎn)生低壓信號造成的誤操作。參見附圖5，隔離兩路數(shù)字輸出信號的光繼電器AQY212的P2和P1輸入端通過電阻R1、R2組成的保護電路與FPGA芯片1的IO管腳連接，光繼電器P2、P1的輸出端OUT1、OUT2分別與插座S1的1腳與2腳相連，從而增強抗干擾能力，增加信號輸出的穩(wěn)定性。