專利名稱：老化測試基板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種老化測試基板，特別涉及對芯片使用板上芯片封裝技術(shù)的 老化測試基板。
背景技術(shù)：
在半導體制造過程中，晶圓經(jīng)過曝光、蝕刻、切割、封裝后形成芯片([c)， 但芯片的性能還需經(jīng)過產(chǎn)品可靠性測試來判斷其性能的好壞，而產(chǎn)品老化壽命 實驗是產(chǎn)品可靠性測試非常重要且必須經(jīng)過的一個環(huán)節(jié)。 一般常見的壽命實驗
項目有預燒測試(Burn-in， BI)、早期失效期(Early Fai lure Rate, EFR )、 高溫工作壽命試驗(High Temperature Operating Life, HTOL)等， 一般來說， 上述實驗都是在高溫、高電壓等條件下對位于老化測試基板(Burn-in Board, BIB)上的芯片進行測試，加速芯片運行過程，迫4吏故障在更短的時間內(nèi)出現(xiàn)。
現(xiàn)有技術(shù)中，老化測試基板是一個由芯片封裝決定的元件， 一種老化測試 基板對應了一種芯片封裝的形式。也就是說，為了符合各種芯片封裝的形式， 需要準備許多種老化測試基板，而且現(xiàn)在不同的芯片產(chǎn)品具有許多封裝形式， 所以對應一種芯片產(chǎn)品提供各種不同的老化測試基板會增加生產(chǎn)成本，且老化 測試基板的設計制作周期比較長， 一般需5個月左右才能完成，影響芯片可靠 性認證和上市進度。
雖然現(xiàn)在出現(xiàn)了 一些標準的芯片封裝形式，比如DIP48, TSOPII-44， TSOPII-54等，對應上述芯片封裝形式的老化測試基板一般采用插座與對應芯片 的芯片電性連接，即此進行老化測試。但是上述插座的規(guī)格不能統(tǒng)一，所以插 座不能應用于其它芯片封裝形式或者不同針腳數(shù)的同 一芯片封裝形式。
為了提高測試速度與節(jié)約成本，迫切需要一種能滿足各種芯片要求的老化 測試基板。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種對芯片使用板上芯片封裝技術(shù)的老化測試基
板，通過該測試基板不僅能實現(xiàn)支持多種芯片的測試，而且可以簡化老化測試
基板的設計、布局和制造流程。
為了達到所述的目的，本發(fā)明提供了一種老化測試基板，包括一框架，其
中，所述的框架上具有數(shù)個均勻排列的邊緣連接器。
在上述的老化測試基板中，所述的相鄰的邊緣連接器在X方向的間距相同。 在上述的老化測試基板中，所述的框架一端有一把手連接。 在上述的老化測試基板中，所述的邊緣連接器包括絕緣本體，與位于絕緣
本體內(nèi)部兩側(cè)的平行排列的數(shù)個接觸頭，對應每一接觸頭連接的針腳。
在上述的老化測試基板中，所述的邊緣連接器通過接觸頭與電路板連接。 在上述的老化測試基板中，所述的電路板包括芯片、通過數(shù)個焊盤與芯片
電性連接的金手指。
在上述的老化測試基板中，所述的電路板具有金手指的數(shù)量小于或等于老
化測試基板在X方向的邊緣連接器數(shù)量。
在上述的老化測試基板中，所述的相鄰金手指的間距相同且與相鄰的邊緣 連接器的間距相等。
在上述的老化測試基板中，所述的電路板對芯片采用板上芯片封裝。 本發(fā)明由于采用了上述的技術(shù)方案，使之與現(xiàn)有技術(shù)相比，具有以下的優(yōu)
點和積^f及效果
1. 利用板上芯片封裝技術(shù)的電路板可支持不同類型的芯片和更多的金手 指、連接器，降低新產(chǎn)品的開發(fā)周期、成本。
2. 老化測試基板采用邊緣連接器可與電路板可靠接觸，簡化老化測試基板 的設計、布局和制造流程，和其他的老化測試基板相比，提高測試速度，并具 有更高的密度、更長的使用壽命。
可以應用于高度加速應力試'驗(Highly Accelerated Stress Test, HAST )、溫 度-濕度偏壓試'驗(Temperature Humidity Bias Test , THBT )、最終測試^反(Final Test Board)等其他可靠性實驗的測試基板。


本發(fā)明的老化測試基板由以下的實施例及附圖給出。
圖1為采用板上芯片封裝的電路板示意圖2為本發(fā)明的老化測試基板結(jié)構(gòu)示意圖3為圖2老化測試基板中的邊緣連接器結(jié)構(gòu)示意圖。
圖4A、 4B為具有不同金手指數(shù)量的板上芯片封裝電路板示意圖。
具體實施例方式
以下將對本發(fā)明的老化測試基板作進一步的詳細描述。
圖1為采用板上芯片封裝(Chip On Board, COB)的電i 各板示意圖。COB 技術(shù)是將芯片2植入到特制的電路板1上，主要采用引線焊接(Wire Bonding) 將電路板1上的數(shù)個焊盤4 ( inner finger)與芯片2的管腳電氣連接，焊盤4 和金手指14a (golden finger)是通過電路板1的內(nèi)建銅互連連接的。最后再 利用融化后具有特殊保護功能的環(huán)氧樹脂材料覆蓋到芯片上來完成芯片的后期 封裝。其中金手指14a由數(shù)個鍍金的導電觸片3組成且位于電路板1 一端的雙 面。
圖2為本發(fā)明的老化測試基板結(jié)構(gòu)示意圖。本發(fā)明的老化測試基板5主要 包括一框架7;與框架7—端的把手6，該把手6可將老化測試基板5插入到老 化設備恒溫槽的容器內(nèi)；數(shù)個均勻排列于框架7的邊緣連接器8 (edge connector )，其中邊緣連接器8與電路板1連接，且相鄰邊緣連接器8在X方 向的間距相同且都為a;與把手6相對且位于框架7另一端的數(shù)個連接手指9， 連接手指9與老化設備的驅(qū)動板(未示出)電性連接，驅(qū)動板產(chǎn)生被測器件芯 片2的電壓或規(guī)定的測試信號，從而測試芯片的性能。
圖3為圖2老化測試基板中的邊緣連接器結(jié)構(gòu)示意圖。該邊緣連接器8主 要包括絕緣本體10;位于絕緣本體10內(nèi)部兩側(cè)的平行排列的數(shù)個接觸頭11, 該些接觸頭11與電路板1對應的導電觸片3電性連接；與每一接觸頭11對應 連接的針腳12，針腳12與框架7內(nèi)的電路連接到連接手指9上。
圖4A、 4B為具有不同金手指數(shù)量的板上芯片封裝電路板示意圖。其中圖4A 為表示具有兩個金手指1"、 14b的電路板13，每個金手指14b、 14c具有固定
相同的導電觸片3，比如48個，或者72個導電觸片，金手指14b、 14c的導電 觸片數(shù)量根據(jù)需要可做相應的調(diào)整。金手指14b、 14c的導電觸片3與邊緣連接 器7的接觸頭11在數(shù)量、間距相同。類似地，圖4B為具有四個金手指14d、 "e、 14f、 14g的C0B電路板15。上述具有不同金手指數(shù)量的電路板13、 15,其中相 鄰金手指14b、 14c、 14d、 14e、 14f、 14g在X方向的間距b、 c都相等且和相 鄰邊緣連接器8的間距a也相等，所以，上述電路板13、 15可插入對應老化測 試基板5的邊緣連接器8中進行測試，電路板13、 15具有的金手指數(shù)量小于或 等于老化測試基板5在X方向的邊緣連接器8數(shù)量。
據(jù)試驗得知，大多數(shù)的芯片都可采用板上芯片封裝(C0B)技術(shù)并結(jié)合本發(fā)明 的老化測試基板進行老化測試。也就是說，采用本發(fā)明的一個老化測試基板可 對應具有相同數(shù)量導電觸片且不同種類的芯片，從而節(jié)約了開發(fā)成本，而且芯 片采用板上芯片封裝(COB)技術(shù)封裝，速度快，節(jié)約了新產(chǎn)品開發(fā)周期。老化測 試基板的接觸頭與電路板對應的導電觸片電性連接，在測試中具有更多的可靠 接觸。此外，本發(fā)明的芯片采用板上芯片封裝(COB)技術(shù)與其對應的老化測試基 板原理還可應用于高度加速應力試驗(Highly Accelerated Stress Test, HAST )、 溫度-濕度Y扁壓i弍馬全(Temperature Humidity Bias Test , THBT )、最纟冬測i式+反 (Final Test Board)等其他可靠性實驗的測試基板中。
以上介紹的僅僅是基于本發(fā)明的較佳實施例，并不能以此來限定本發(fā)明的 范圍。任何對本發(fā)明的老化測試基板作本技術(shù)領(lǐng)域內(nèi)熟知的步驟的替換、組合、 分立，以及對本發(fā)明實施步驟作本技術(shù)領(lǐng)域內(nèi)熟知的等同改變或替換均不超出 本發(fā)明的揭露以及保護范圍。
權(quán)利要求
1、一種老化測試基板，包括一框架，其特征在于所述的框架上具有數(shù)個均勻排列的邊緣連接器。
2、 如權(quán)利要求1所述的老化測試基板，其特征在于所述的相鄰的邊緣連 接器的間距相同。
3、 如權(quán)利要求1所述的老化測試基板，其特征在于所述的框架一端有一 把手連接。
4、 如權(quán)利要求1所述的老化測試基板，其特征在于所述的邊緣連接器包 括絕緣本體，與位于絕緣本體內(nèi)部兩側(cè)的平行排列的數(shù)個接觸頭，對應每一接 觸頭連接的針腳。
5、 如權(quán)利要求4所述的老化測試基板，其特征在于所述的邊緣連接器通 過接觸頭與 一 電路板連接。
6、 如權(quán)利要求5所述的老化測試基板，其特征在于所述的電路板包括一 芯片、通過數(shù)個焊盤與芯片電性連接的金手指。
7、 如權(quán)利要求6所述的老化測試基板，其特征在于所述的電路板具有金 手指的數(shù)量小于或等于老化測試基板在X方向的邊緣連接器數(shù)量。
8、 如權(quán)利要求7所述的老化測試基板，其特征在于所述的相鄰金手指的 間距相同且與相鄰的邊緣連接器的間距相等。
9、 如權(quán)利要求6所述的老化測試基板，其特征在于所述的電路板對芯片 采用板上芯片封裝。
全文摘要
本發(fā)明涉及一種對芯片使用板上芯片封裝技術(shù)的老化測試基板。本發(fā)明的老化測試基板，包括一框架，其中，所述的框架上具有數(shù)個均勻排列的邊緣連接器。采用本發(fā)明的老化測試基板實現(xiàn)支持多種芯片的老化測試，而且簡化老化測試基板的設計、布局和制造流程。
文檔編號G01R31/26GK101359020SQ20071004455
公開日2009年2月4日 申請日期2007年8月3日 優(yōu)先權(quán)日2007年8月3日
發(fā)明者劉云海, 簡維廷, 覃碨珺, 馬瑾怡 申請人:中芯國際集成電路制造(上海)有限公司