專利名稱：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件，尤其涉及在利用了磁阻變化的存儲單元陣列中以小面積提供所需足夠的寫電流的方式、和考慮到溫度特性的讀出時穩(wěn)定的參考單元的結(jié)構(gòu)和動作。
背景技術(shù)：
在非易失性存儲器中，利用了磁阻變化的MRAM(Magnetoresistive Random Access Memory 磁阻式隨機(jī)存取存儲器)有可能作為能高速工作且在實際應(yīng)用中可改寫無限多次的RAM。現(xiàn)有MRAM的單元結(jié)構(gòu)由1個隧道磁阻元件TMR、用于讀出的選擇晶體管 MCT、寫入字線WWL、位線BL以及源極線SL構(gòu)成。如圖34所示，在隧道磁阻元件TMR中至少有兩個磁性層，其中，一層由自旋方向被固定的固定層PL構(gòu)成，另一層由自旋方向相對于固定層設(shè)為平行狀態(tài)、反平行狀態(tài)這兩種狀態(tài)的自由層FL構(gòu)成。在這些膜之間具有隧道阻擋膜TB。利用該自由層的自旋方向進(jìn)行信息存儲，在反平行狀態(tài)下隧道磁阻元件的電阻為高阻狀態(tài)，在平行狀態(tài)下隧道磁阻元件的電阻為低阻狀態(tài)。在讀出動作中讀取隧道磁阻元件TMR的電阻大小。而在改寫動作中，使電流流經(jīng)寫入字線WffL和位線BL，此時利用在隧道磁阻元件TMR中激勵的合成磁場來控制自由層的自旋方向。但是，在該改寫方式中，隨著隧道磁阻元件TMR的精細(xì)化，改寫所需的磁場強(qiáng)度變大，因此存在流經(jīng)寫入字線和位線的電流也變大的問題。針對該問題，提出了一種自旋注入型RAM、SPRAM(Spin TransferTorque RAM 自旋轉(zhuǎn)移力矩隨機(jī)存儲器)，其利用了通過使電流垂直地流過非專利文獻(xiàn)1中所介紹的隧道磁阻元件TMR來改變自由層的自旋方向的自旋注入磁化反轉(zhuǎn)技術(shù)。如圖35所示，該改寫方式能夠利用與固定層PL、隧道阻擋膜TB、自由層FL垂直的方向的電流來控制自由層的自旋方向。在存儲芯片中準(zhǔn)備位線和源極線，在位線和源極線之間配置選擇晶體管和隧道磁阻元件TMR，通過從位線向源極線流過電流或者從源極線向位線流過電流來進(jìn)行改寫。改寫所需的電流與隧道磁阻元件TMR的大小成比例，因此能夠?qū)崿F(xiàn)精細(xì)化并且降低寫電流，在可擴(kuò)縮性方面是優(yōu)異的。使用MgO作為隧道阻擋膜TB。專利文獻(xiàn)1 日本特開2005-116923號公報:2005International Electron Device MeetingTechnical Digest Papers pp.473-47
發(fā)明內(nèi)容
然而，在自旋注入型RAM中，其寫電流、即將與信息對應(yīng)的磁化方向反轉(zhuǎn)所需的電流為每單元需要數(shù)十微安到500微安左右。因此，需要將該電流高效地施加到存儲單元上的結(jié)構(gòu)。即，在施加到存儲單元上的驅(qū)動電路和連接驅(qū)動電路與存儲單元而成為電流路徑的位線、源極線的配置及其控制方式。尤其是位線、源極線具有電阻成分，因此在其中流過電流時產(chǎn)生電壓降。需要采用抑制電壓降、簡潔且面積效率高的方式。此外，根據(jù)發(fā)明人的見解，如下所述，平行狀態(tài)、反平行狀態(tài)的各個電阻的溫度依賴性不同。需要考慮到該問題的讀出方式，需要在將存儲單元組裝到陣列中時使參考單元和各個電阻穩(wěn)定地動作的方式。本發(fā)明所示的代表性的技術(shù)手段如下所述。(1)將位線和源極線做成層級構(gòu)造，按低位的位線和源極線配置用于改寫的驅(qū)動器，按高位的位線或源極線配置用于讀出的讀出放大器。也就是說，在位線中來說，在高位的位線的布線方向上分離地配置多個低位的位線和改寫驅(qū)動器(電路)，對一條高位的位線設(shè)置一個讀出放大器。此外，能夠以陣列為中心將位線的驅(qū)動器和源極線的驅(qū)動器配置在相反側(cè)。(2)使用了所存儲的信息的與“1” “0”相當(dāng)?shù)摹⑵叫袪顟B(tài)和反平行狀態(tài)的兩個單元，將該電流相加作為參考單元而使用，但通過在具有具備平行狀態(tài)的參考單元的讀出放大器的陣列，和具有具備反平行狀態(tài)的參考單元的讀出放大器的另一個陣列中，連接該電流路徑而作出“1”和“0”的中間的狀態(tài)。能夠?qū)崿F(xiàn)可穩(wěn)定動作的半導(dǎo)體器件。


圖1是表示本發(fā)明第一實施例的圖。圖2是表示本發(fā)明第二實施例的圖。圖3是表示圖1的結(jié)構(gòu)例的讀出動作例的圖。圖4是表示圖1的結(jié)構(gòu)例的寫入動作例的圖。圖5是表示本發(fā)明第三實施例的圖。圖6是表示本發(fā)明第四實施例的圖。圖7是表示本發(fā)明第五實施例的圖。圖8是表示本發(fā)明第六實施例的圖。圖9是表示本發(fā)明第七實施例的圖。圖10是表示圖9的結(jié)構(gòu)例的讀出動作例的圖。
圖11是表示圖9的結(jié)構(gòu)例的寫入動作例的圖。圖12是表示在本發(fā)明中使用的存儲單元的其他結(jié)構(gòu)例的圖。圖13是表示在本發(fā)明中使用的存儲單元的其他結(jié)構(gòu)例的圖。圖14是表示在本發(fā)明中使用的存儲單元陣列的布局的圖。圖15是圖14的A-A'間的剖視圖。圖16是圖14的B-B'間的剖視圖。圖17是表示本發(fā)明第八實施例的圖。圖18是表示圖17的結(jié)構(gòu)例的讀出動作例的圖。圖19是表示圖17和圖18的實施例的效果例的圖。圖20是表示圖17和圖18的實施例的效果例的圖。圖21是表示圖17和圖18的實施例的效果例的圖。圖22是表示TMR元件的溫度特性例的圖。圖23是表示TMR元件的溫度特性例的圖。圖M是表示實現(xiàn)本發(fā)明的實施例的存儲單元陣列的其他布局例的圖。
圖25是圖M的A-A'間的剖視圖和周邊電路的剖視圖。圖沈是圖M WB-B'間的剖視圖，C-C'間的剖視圖。圖27是表示實現(xiàn)本發(fā)明的實施例的存儲單元陣列的其他布局例的圖。圖觀是與圖27的剖面構(gòu)造的存儲單元對應(yīng)的電路圖。圖四是表示實現(xiàn)本發(fā)明的實施例的存儲單元陣列的其他布局例的圖。圖30是表示實現(xiàn)本發(fā)明的實施例的存儲單元陣列的其他布局例的圖。圖31是表示圖30的存儲單元陣列的動作例的圖。圖32是表示隧道磁阻元件TMR的其他結(jié)構(gòu)例的圖。圖33是表示隧道磁阻元件TMR的其他結(jié)構(gòu)例的圖。圖34是表示隧道磁阻元件TMR的結(jié)構(gòu)例的圖。圖35是由自由層的自旋方向的電流進(jìn)行控制的說明圖。標(biāo)號說明GB 高位位線、全局位線BL1、BL2 低位位線、局部位線SL1、SL2 低位源極線、局部源極線WB1、WB2、WS1、WS2 改寫驅(qū)動器WSS1、WSS2 選擇信號線SA/DL 讀出放大器/改寫鎖存器SAA:啟動信號YS =Y選擇信號10:10 線MC11、MC12、MC21、MC22 存儲單元Ml 選擇晶體管Tl =TMR 元件W11、W12、W21、W22 字線SC、SC1、SC2、MC 存儲單元Tl 隧道磁阻元件WE, WEU WEIB, WE2, WEP, WED 寫入控制信號RE、REl 讀出控制信號PC、PCl 位線預(yù)充電信號10:輸入輸出線Yl 列選擇信號LTP、LTA:鎖存輸出SL 源極線SLC 源極線接觸件BEC:下部電極接觸件BL:位線BE:下部電極TMR:隧道磁阻元件
GP :P型多晶硅柵極LP =P型擴(kuò)散層FL :自由層TB 隧道膜PL:固定層GN :n型多晶硅柵極LN :n型擴(kuò)散層PWEL :P型半導(dǎo)體區(qū)域NWEL :N型半導(dǎo)體區(qū)域P-Sub φ 型襯底
具體實施例方式使用圖1說明本發(fā)明的第一實施例。在本圖中，MA是存儲器陣列，MClU MC12、 MC2UMC22是存儲單元，如MCll所示，各存儲單元由選擇晶體管Ml和TMR元件Tl構(gòu)成。在本圖中，選擇晶體管Ml和TMR元件Tl在MCl 1、MC12的存儲器陣列和MC21、MC22的存儲器陣列中與下述的局部位線和局部源極線連接。此外，將作為代表的一個存儲器陣列記為存儲器陣列MA。高位的位線(全局位線)為GB，對GB準(zhǔn)備多條低位的位線(局部位線)BL1、 BL2和源極線(局部源極線)SL1、SL2。分別對它們準(zhǔn)備改寫驅(qū)動器。S卩，對BL1、SLl準(zhǔn)備位線驅(qū)動器WB1、源極線驅(qū)動器WS1，同樣地對BL2、SL2準(zhǔn)備WB2、WS2。這些驅(qū)動器的輸入的一端與GB連接，另一端與選擇信號線WBS1、WSS1、WBS2、WSS2連接。此時，位線驅(qū)動器和源極線驅(qū)動器夾著由各局部位線、局部源極線以及存儲單元構(gòu)成的陣列而配置在相反側(cè)。 位線驅(qū)動器WB1、WB2在寫入時使其輸出成為與全局位線的電位對應(yīng)的電位，在讀出時使輸出成為高阻抗。源極線驅(qū)動器WS1、WS2在寫入時使其輸出成為與全局位線的電位對應(yīng)的電位，在讀出時使輸出成為接地電位。此外，為了讀出，配置有選擇性地連接全局位線和局部位線的選擇開關(guān)RS11、RS21，該選擇信號為RSI、RS2。該選擇開關(guān)RS11、RS21配置在與位線驅(qū)動器WBl、WB2相同的一側(cè)(換言之，與源極線驅(qū)動器WS1、WS2相反的一側(cè))。在GB上連接有兼作讀出放大器和用于改寫的數(shù)據(jù)鎖存器的讀出放大器/改寫鎖存器SA/DL，其啟動信號為SAA，輸入輸出端子為SI0。通過用由Y選擇信號YS控制的開關(guān)與IO線IO相連接，對該讀出放大器動作的結(jié)果或用于改寫的數(shù)據(jù)進(jìn)行存取。根據(jù)本實施例，按少量的存儲單元配置局部位線和局部源極線，因此能夠?qū)⑺枳銐虻膶戨娏魈峁┑酱鎯卧?。即，局部位線和局部源極線的寄生電容較小，因此功率也小，并且，局部位線和局部源極線的寄生電阻也小，電壓降也小，能夠以低電壓進(jìn)行改寫。此外，位線驅(qū)動器和源極線驅(qū)動器夾著形成存儲單元的四角形的區(qū)域而配置在相反側(cè)，因此位線驅(qū)動器與源極線驅(qū)動器之間的電流路徑相同，能夠進(jìn)一步減小對存儲單元位置的依賴。對于動作在后面進(jìn)行敘述。圖2是本發(fā)明的第二實施例。與圖1的不同點(diǎn)在于存儲單元部分。在本實施例中， 選擇晶體管Ml與局部源極線SLl連接。其他存儲單元也同樣地連接了局部源極線和選擇晶體管。在圖1和圖2中能夠根據(jù)局部源極線和局部位線的布線層的選擇來選擇更適合的結(jié)構(gòu)。例如，若位線為使用了低電阻材料的布線層，則圖1更好，若源極線為使用了低電阻材料的布線層，則圖2更好。
圖3是表示圖1的電路的讀出時的動作例的圖。表示選擇連接在局部位線BLl和局部源極線SLl上的存儲單元MCll的情況。首先，根據(jù)X方向的地址的高位側(cè)的一部分 (選擇字線時使用的地址的高位側(cè)的一部分)，局部位線BLl通過RSl被選擇，BLl被預(yù)充電。SLl通過源極線驅(qū)動器WSl接地。該預(yù)充電可以通過GB進(jìn)行，也可以由內(nèi)置于RSll內(nèi)的電路進(jìn)行。接著，字線Wll上升，存儲單元MCll被選擇。代表其他的存儲單元的字線W12 為非選擇的狀態(tài)。由此，在位線BLl上出現(xiàn)與所選擇的存儲單元的信息對應(yīng)的信號。其被傳遞到GB。在本圖中，BLl和GB通過開關(guān)連接，GB產(chǎn)生與BLl相同的信號，但也存在由MOS 晶體管的柵極承接BL1，在GB產(chǎn)生其反轉(zhuǎn)信號的方法。在信號充分出現(xiàn)時，SAA被選擇，SA/ DL作為讀出放大器而工作，SIO出現(xiàn)被放大的信號。在讀出放大器中準(zhǔn)備有分別讀出后述的參考單元或者使用了等效的電阻元件的存儲單元這兩種狀態(tài)所需的參考用的電壓或者電流信號，能夠使用該信號來分別讀出存儲單元的信息。之后，Y選擇信號YS被激活，輸出與IO對應(yīng)的信號。在一系列的動作結(jié)束時，W11、RS1、SAA再次返回到非選擇狀態(tài)，BL1、GB、 SIO也返回到原來的狀態(tài)。YS也變?yōu)榉沁x擇狀態(tài)，IO維持現(xiàn)有狀態(tài)，或者雖然在該圖中未示出但在下一級電路中返回到一定的電位。這樣，若使用圖1的電路，則能夠進(jìn)行讀出動作。圖4是表示圖1的電路的寫入時的動作例的圖。在此，示出首先向MCll中寫入 “0”，接著向MC12中寫入“1”的動作的例子。首先，YS被選擇，此時的IO數(shù)據(jù)被取入SIO 中，由SAA激活SA/DL，在GB中出現(xiàn)與要寫入存儲單元中的信息對應(yīng)的信號。在此，根據(jù)X 方向的地址的高位側(cè)的一部分(選擇字線時使用的地址的高位側(cè)的一部分)選擇WSSl和 WBSLffBUffSl被激活時，按照該GB的電位，要寫入存儲單元的信息出現(xiàn)在BLl和SLl中。在本圖中，GB為與“0”對應(yīng)的低電平，由此BLl為低電平，而SLl為高電平。此外，此時WSS2、 WBS2為非選擇狀態(tài)，WS2、WB2未被激活。在此狀態(tài)下選擇Wll時，開始向MCll寫入。電流從SLl經(jīng)由MCll流向BL1。利用該電流，在存儲單元內(nèi)部進(jìn)行與該電流的流向相應(yīng)的自旋注入，將存儲單元改寫到對應(yīng)的狀態(tài)。在結(jié)束時，WlUffSSUffBSl為非選擇狀態(tài)，停止向存儲單元提供電流。接著，移至向MC12中寫入“1”的動作。在此，YS被選擇，IO的數(shù)據(jù)被取入到SIO中，利用SAA激活SA/DL，這些是相同的，但GB出現(xiàn)與寫入“ 1”對應(yīng)的電位。在此， 根據(jù)X方向的地址的高位側(cè)的一部分(在選擇字線時使用的地址的高位側(cè)的一部分)選擇 WSSUffBSl時，BLl為高電平，而SLl為低電平。在此狀態(tài)下選擇W12時，開始向MC12寫入。 該寫入具有與向MCll的寫入相反的電流的流向。在存儲單元內(nèi)部進(jìn)行與該電流的流向?qū)?yīng)的自旋注入，將存儲單元改寫到對應(yīng)的狀態(tài)。這樣，若使用圖1的電路，則能夠進(jìn)行存儲單元的改寫。圖2的電路的動作也相同。圖5是表示本發(fā)明的第三實施例的圖。與圖1和圖2的不同點(diǎn)在于對1個讀出放大器設(shè)置有多條全局位線GB11、GB12。因此，具有對讀出放大器的輸入端和全局位線GB11、 GB12的連接進(jìn)行控制的開關(guān)GS11、GS12。這樣，通過做成用1個讀出放大器管理多條全局位線的陣列結(jié)構(gòu)，配置讀出放大器的間距緩和，布局變得容易。此外，雖未圖示，但GS11、 GS12使用列方向的地址的一部分(或者全部)來選擇一個，向讀出放大器的輸入端傳遞信息。此外，本實施例除了與第一和第二實施例進(jìn)行組合使用以外，當(dāng)然也可以與后述的其他實施例進(jìn)行組合使用。圖6是表示本發(fā)明的第四實施例的圖。僅描述與圖1或圖2的不同點(diǎn)。在本實施例中，在與GB垂直的方向上也配置有多條局部位線和局部源極線。因此，為了選擇與這些局部位線和局部源極線對應(yīng)的改寫驅(qū)動器，準(zhǔn)備有多條選擇信號線WBSll WBS22和 WSSll WSS22。讀出也是相同的，為了在與GB垂直的方向上選擇多條局部位線和局部源極線，準(zhǔn)備有選擇信號線RSll RS22。由此，例如，局部位線和局部源極線BLll和SL11、 BL12和SL12配置在與GB垂直的方向上，BLll和SLll的改寫驅(qū)動器WBll、WS11被WBSll、 WSSll選擇，BL12和SL12的改寫驅(qū)動器WB12、WS12被WBS12、WSS12選擇。讀出時，BLll也利用RSll通過RSlll與GB連接，BL12利用RS12通過RS121與GB連接。這樣，能夠在與其垂直的方向上并列地配置的多條局部位線和局部源極線中共用1條GB。由此，具有緩和 GB的布線的間距、能夠更容易地進(jìn)行布局的特征。這種情況下，RS、WBS、WSS除X方向的地址的一部分以外，還使用Y方向的地址的一部分進(jìn)行選擇。圖7是表示本發(fā)明的第五實施例的圖。與圖6的例子的不同點(diǎn)在于在圖6中，對全局位線GB準(zhǔn)備用于讀出的全局位線RGB和改寫用的全局位線WGB這2條。與之相對，在用于讀出的全局位線RGB上配置讀出放大器SA，在用于改寫的全局位線WGB上配置改寫信號的鎖存器即DL。在讀出放大器SA中也示出讀出時的參考信號ref。SAA是讀出放大器 SA的激活信號，其結(jié)果通過由RS驅(qū)動的開關(guān)傳遞到IO線10。此外，DL和IO線IO被連接在由WS驅(qū)動的開關(guān)上。使用本實施例時，具有能夠分別減輕全局位線RGB、WGB的負(fù)載的特征，和能夠進(jìn)行高速的改寫和高靈敏度的讀出的特征。即，例如，在用于讀出的全局位線RGB 上未連接改寫驅(qū)動器，因此不存在該寄生電容。此外，也在與其垂直的方向上并列地配置的多條局部位線和局部源極線中共用RGB和WGB，因此具有能夠緩和間距，容易進(jìn)行布局的特征。圖8是表示本發(fā)明的第六實施例的圖。與圖7的例子的不同點(diǎn)在于準(zhǔn)備有全局源極線RS。據(jù)此，鎖存電路分別準(zhǔn)備DLS和DLB。也能夠共用這些電路的一部分。由此，能夠減小讀出用全局位線RGB與改寫用全局位線WGB、全局源極線RS的各寄生電容。此外，具有在改寫驅(qū)動器、用于讀出的連接電路的設(shè)計上增加自由度的特征。圖9是表示本發(fā)明的第七實施例的圖。圖8的例子是更具體地示出改寫電路和用于讀出的連接電路的實施例。驅(qū)動局部位線BL11、BL12的電路WBll、WB12由NAND電路和被NAND電路驅(qū)動的pMOS晶體管、NOR電路和被NOR電路驅(qū)動的nMOS晶體管構(gòu)成，在高電源Vd和低電壓電源(或者接地電位電源)之間如圖所示那樣連接這些pMOS晶體管和nMOS 晶體管，與局部位線連接。其輸入是改寫用全局位線WGB和選擇信號線WBS11、WBS12。驅(qū)動局部源極線SL11、SL12的電路WSll、WS12由NAND電路和反相電路構(gòu)成。其輸入是全局源極線RS和選擇信號線WSS11、WSS12。用于讀出的連接電路分別由1個nMOS晶體管構(gòu)成，柵極被選擇信號線RS11、RS12驅(qū)動，根據(jù)該信號電連接讀出用全局位線RGB和各局部位線BLll和BL12。此外，在本圖中省略，但與圖6 圖8相同地與全局位線連接，還具有由 WBS2UWBS2URS21控制的其他組的局部位線和局部源極線。根據(jù)這樣的例子，能夠具體地構(gòu)成改寫電路和用于讀出的連接電路。圖10是表示圖9的電路的讀出時的動作例的圖。示出選擇與局部位線BLll和局部源極線SLll連接的存儲單元MClll的情況。首先，局部位線BLll和局部源極線SLll被 RS11、WS11選擇。BLll通過讀出用全局位線RGB被預(yù)充電，SLll通過WSll接地。接著，字線Wll上升，存儲單元MClll被選擇。代表其他存儲單元的字線W12為非選擇狀態(tài)。由此， 在位線BLll上出現(xiàn)與所選擇的存儲單元的信息對應(yīng)的信號。其被傳遞到RGB。在信號充分地出現(xiàn)、讀出放大器SA的參考電壓ref和各讀出信號之差變得明確的時刻，SAA被選擇，讀出放大器SA工作，SIO出現(xiàn)被放大的信號。之后，Y選擇信號YS被激活，輸出與IO對應(yīng)的信號。在一系列的動作結(jié)束時，Wll、RSll、SAA再次返回到非選擇狀態(tài)，BLll、RGB、SIO也返回到原來的狀態(tài)。YS也變?yōu)榉沁x擇狀態(tài)，IO維持現(xiàn)有的狀態(tài)，或者在本圖中未示出而在下一級的電路中返回到一定的電位。這樣，若使用圖9的電路，則能夠進(jìn)行讀出動作。圖11是表示圖9的電路的寫入時的動作例的圖。在此，示出首先向MClll中寫入“0”，接著，向MC 122中寫入“1”的動作的例子。首先，WS被選擇，將此時的IO數(shù)據(jù)取入 DI0,保持在鎖存電路DLS和DLB中，將其傳遞到RS和WGB，出現(xiàn)與要向存儲單元寫入的信息對應(yīng)的信號。在此，WSSll和WBSll被選擇時，根據(jù)該RS和WGB，在BLll和SLll中出現(xiàn)要向存儲單元MClll寫入的信息。在本圖中，與“0”對應(yīng)，WGB為低電平，而RS為高電平，由此，BLll為低電平，SLll為高電平。在此狀態(tài)下，Wll被選擇時，開始向MClll寫入。電流從SLll經(jīng)由MClll流向BL11。根據(jù)該電流，在存儲單元內(nèi)部進(jìn)行與該電流的流向?qū)?yīng)的自旋注入，對存儲單元改寫至對應(yīng)的狀態(tài)。在結(jié)束時，W11、WSS11、WBSll為非選擇狀態(tài)，停止向存儲單元提供電流。接著，移至向MC122中寫入“1”的動作。在此，YS被選擇，IO的數(shù)據(jù)被取入DI0，此次在RS和WGB中出現(xiàn)與寫入“1”對應(yīng)的電位。在此，在WSS12、WBS12被選擇時，BL12為高電平，SL12為低電平。在此狀態(tài)下，在W12被選擇時，開始對MC122寫入。該寫入具有與向MClll的寫入相反的電流的流向。在存儲單元內(nèi)部進(jìn)行與該電流的流向?qū)?yīng)的自旋注入，將存儲單元改寫至對應(yīng)的狀態(tài)。與寫入“0”的WSS11、WBS11的選擇時相比，由于寫入“1”，因此WSS12、WBS12的電位相反。這樣，若使用圖9的電路，則能夠進(jìn)行存儲單元的改寫。圖12和圖13是在圖9的實施例的一部分中表示在至此的實施例中使用的存儲單元的其他結(jié)構(gòu)例的圖。即，在至此的實施例中，存儲單元由1個選擇晶體管和1個TMR元件構(gòu)成。在本實施例中，與此不同，由兩個選擇晶體管Ml、M2和1個TMR元件Tl構(gòu)成。這兩個選擇晶體管M1、M2被字線Will和W112控制。圖12和圖13的差別在于將選擇晶體管與局部位線直接連接還是與局部源極線直接連接。使用本實施例，具有能夠在TMR元件中流過更大的電流的特征。此外，同時驅(qū)動向1個單元輸入的2條字線例如Will和W112，但也可以與此不同，例如首先僅選擇Wl 11，在此狀態(tài)下延遲地選擇Wl 12。由此，也具有能夠減小寫電流的特征。這樣，可考慮為由于僅在最初的Will中的弱電流，在TMR元件內(nèi)的自由層中自旋產(chǎn)生，成為方向易于變化的狀態(tài)。因此，與流過一次寫電流相比，預(yù)先以最初的弱電流而使自旋成為易于變化的狀態(tài)，之后也選擇W112而流過原本的寫電流的方式，能夠?qū)崿F(xiàn)更小的寫電流。圖14是在本發(fā)明中使用的存儲單元陣列的布局例。并且，在圖15中示出該圖的 A-A'的截面，在圖16中示出B-B'處的剖視圖。1個存儲單元由2個柵極和1個TMR元件構(gòu)成，因此，電路圖上為圖12所示的存儲單元。其柵極成為字線，其材質(zhì)為P型多晶硅，或者在本圖中省略但在P型多晶硅的上部層疊有硅化物或者鎢(W)并被低電阻化。此外，擴(kuò)散層僅在柵極被分離，因此，相鄰的單元彼此利用柵極電壓為OV而電絕緣來進(jìn)行。由此，每個存儲單元能夠使用兩個晶體管，形成較小的布局面積。Ml M5為金屬布線，Vl V3為布線層之間的連接層，VO為金屬層Ml與擴(kuò)散層或者柵極的連接層。TMR元件是配置在M4 與M5之間的例子，是與V3的布線層間連接層錯開位置而配置的例子。Ml作為局部源極線或者局部位線而使用，M2是用于以一定的間隔連結(jié)多晶硅的字線而進(jìn)一步進(jìn)行低電阻化， M3作為至此敘述的全局位線(若也存在用于寫入的情況，則存在用于讀出的情況，還存在共用的情況)或全局源極線而使用。局部位線被布線成與字線正交，與局部源極線平行。圖17是本發(fā)明的第八實施例，示出在讀出放大器SA中使用的參考電位的生成方法。在本實施例中，例示并記載了由圖5所示的多條全局位線共有一個讀出放大器的陣列結(jié)構(gòu)。此外，構(gòu)成為存儲器陣列MA中對圖6所示的一條全局位線連接多條局部位線、局部源極線。此外，當(dāng)然也能夠使用這些圖5、圖6所示的實施例的其他實施例的陣列結(jié)構(gòu)。此外，在本實施例中，在存儲器陣列MA中具有用于參考的單元，分別與用于參考的字線DW1L、 DWlR連接。進(jìn)而，在本實施例中配置兩個讀出放大器。在一側(cè)的讀出放大器SAl中具有兩個輸入SAI01L，SAI01R，分別經(jīng)由下述的層來連接存儲單元，但在一側(cè)與讀出單元連接時，另一側(cè)與參考單元連接。以SAIOlL為例示出層構(gòu)造。具有全局位線GB11L、GB12L，選擇性地連接其與SAIOlL的MOS晶體管為GSl 1L、GS12L。多條局部位線和源極線通過RSl 11L， RS112L、WS111L、WS112L連接在全局位線GBllL上。此外，在本圖中，省略了改寫電路和與改寫相關(guān)的全局位線以及全局源極線，僅示意地示出讀出時的狀態(tài)。WllL WlkL為字線， 讀出與WllL WlkL連接的存儲單元(例MS1L)的信息。DWlL為參考用字線，在與其連接的參考用存儲單元(例MD1L)中存儲有參考用的信息即“1”或“0”。SAIOlR側(cè)也為相同的結(jié)構(gòu)。在本實施例中，在SAIOlL側(cè)的存儲單元和SAIOlR側(cè)的存儲單元中，分別為在一方為參考單元的情況下，另一方選擇讀出單元。SA2也相同，存在兩個輸入SAI02L、SAI02R，在與SAl相同的層構(gòu)造中與存儲單元連接。即，全局位線為GB21L、GB22L等，W21L W2kL為字線的例子，DW2L為參考用字線的例子，MS2L為存儲單元的例子，MD2L為參考用存儲單元的例子。與SAl相同地，在SA2中也以在SAI02L和SAI02R中分別使參考單元和讀出單元不重疊的方式進(jìn)行選擇。此外，在SAIOlL與SAI02L之間和在SAIOlR與SAI02R之間配置能夠?qū)⑺鼈冸娺B接的MOS晶體管MSflfL和MSWR，該控制信號為SW^和SWR。在此，以通過MOS 晶體管MSffL連接的兩個輸入SAIOlL和SAI02L為一對，在與其輸入的一方對應(yīng)的用于參考的單元中保持“0”，在與其輸入的另一方對應(yīng)的用于參考的單元中存儲“1”。MSWR側(cè)也是相同的。為了示出本實施例的特征，作為例子，對與SAIOlL和SAI02L連接的存儲單元選擇原本的讀出單元，與SAIOlR和SAI02R連接的存儲單元選擇參考單元的情況進(jìn)行說明。艮口， 與SAI01L、SAI02L、SAI01R、SAI02R對應(yīng)地各選擇1個單元共計4個單元。在本實施例中， 如上述那樣，此時兩個參考單元的一方被寫入“1”，另一方被寫入“0”。分別與其他的讀出放大器SAl或SA2連接。此時，使在連接有參考單元的SAIOlR與SAI02R之間配置的MOS 晶體管MSWR導(dǎo)通，連接兩者。另一方面，連接有讀出單元的SAI01L、SAI02L之間的MOS晶體管未導(dǎo)通，電切斷兩者。由此，在后述的動作和原理圖中能夠得到明確，但具有以下特征，在連接有參考單元的SAIOlR和SAI02R側(cè)，在讀出放大器中能夠產(chǎn)生“1”和“0”的中間的電流信號，并且， 在選擇參考單元時的信號的時間變化為與原本的讀出單元的信號的時間變化相同的動作。 因此，能夠進(jìn)行穩(wěn)定的讀出。此外，如后所述，使用“ 1 ”和“0”這兩個參考單元，因此具有其溫度變化能夠接近實際的讀出單元的溫度變化的特征。圖18是表示圖17的讀出時的動作例的圖。存儲單元MSlL和MS2L被讀出，作為參考單元而讀出MDlR和MD2R的情況。在MDlR和MD2R中，向一方寫入“0”，向另一方寫入 “1”。首先，局部位線和所選擇的全局位線分別通過1^1111^1 21仏、1 1111 、1 2111 連接， 此外，全局位線GBl IL根據(jù)GSl IL的信號與SAIOlL連接，GB21L根據(jù)GS21L的信號與SAI02L 連接，GBllR根據(jù)GSllR的信號與SAIOlR連接，GB21R根據(jù)GS21R的信號與SAI02R連接。此外，選擇將上述的SAIOlR和SAI02R連接起來的信號SWR。之后，選擇存儲單元的字線WllL和W21L，以及選擇參考單元的字線DWlR和DW2R被選擇。由此，讀出存儲單元和參考單元。此時，SAIOlR與SAI02R連接，因此在此，流過將與“1”的信號對應(yīng)的電流和與“0”的信號對應(yīng)的電流相加后的電流。另一方面，讀出放大器有SAl和SA2這兩個，因此其等效電阻看作僅為1個時的一半。因此，等效地，在SAIOlR和SAI02R中出現(xiàn)將與“1”的信號對應(yīng)的電流和與“0”的信號對應(yīng)的電流相加后的電流的1/2相當(dāng)?shù)碾妷盒盘?，并將其作為讀出的參考信號ref。另一方面，在被讀出的存儲單元連接的SAIOlL和SAI02L中流過與要讀出的存儲單元的信息對應(yīng)的電流，但讀出放大器的每一個與另一個連接，因此出現(xiàn)與其等效電阻和各自的電流值的積對應(yīng)的電壓信號。由此，能夠在讀出放大器中讀出存儲單元的信息，根據(jù)激活信號SAA1，SAA2放大該信號。由此，能夠在S01、S02中得到正確的讀出結(jié)果ο使用圖19 圖21說明圖17和圖18的實施例的效果。圖19的(a)示意地描繪圖 17的結(jié)構(gòu)。存在具有兩個讀出放大器SA的陣列，在各個讀出放大器的差動輸入端子10(相對于圖17的SAIOlL等)中，讀出參考單元(參考單元)側(cè)的輸入端被兩個讀出放大器短路，但另一方的讀出單元側(cè)的輸入端成為獨(dú)立。作為其他的實施例，在圖19的(b)中示出采用了使用1個讀出放大器同樣地寫入“1”和“0”這兩個的參考單元的結(jié)構(gòu)。在這里，在1 個讀出放大器的差動輸入端子中，一方輸入讀出信號，而另一方使兩個參考單元同時輸入。 此時，參考單元側(cè)為兩個存儲單元，因此讀出放大器內(nèi)部的負(fù)載電阻成為1/2。在本實施例中也能夠在參考側(cè)得到“1”和“0”的中間的信號。在圖20中示出此時的等效電阻。在對電阻標(biāo)號下標(biāo)記的名稱中，“1”和“0”分別表現(xiàn)出寫入該信號后的參考單元的等效電阻，BL是局部和全局位線的等效電阻，IO是相當(dāng)于圖17的SAIOlL等部分的布線的等效電阻，SA是讀出放大器內(nèi)部的負(fù)載電阻，CEL是要讀出的存儲單元的電阻，若存在與“1”對應(yīng)的情況， 則也存在與“0”對應(yīng)的情況。Dll和Dll'是讀出放大器內(nèi)部的負(fù)載電阻的輸出電壓，在讀出放大器中放大其差。在本實施例中，參考單元側(cè)連接有2條位線和存儲單元。此外，為了由對這兩個分別寫入有“ 1”和“0”的存儲單元產(chǎn)生中間電位，必須使讀出放大器的負(fù)載電阻減半。圖中，將其標(biāo)記為1/2。因此，本實施例能夠由1個讀出放大器進(jìn)行讀出，但具有在參考側(cè)和讀出側(cè)中電阻網(wǎng)和其附帶的寄生電容為非對稱的特征。在圖21中示出圖19的(a)的實施例的等效電阻。D22和D22'，D33和D33'是兩個讀出放大器的內(nèi)部的負(fù)載電阻的輸出電壓，在讀出放大器中放大其差。在該結(jié)構(gòu)中，能夠使讀出側(cè)和參考側(cè)的電阻網(wǎng)的形狀相同，因此寄生電容也相等。此外，由于兩個讀出放大器的一側(cè)端子被短路，因此讀出放大器內(nèi)部的負(fù)載電阻能夠等效地視為1/2，能夠由寫入有需要的“1”和“0”的存儲單元產(chǎn)生中間電位。因此，能夠?qū)崿F(xiàn)動作時的D22和D22'、D33 和D33'的時間變化相等的時間常數(shù)變化，從而具有能夠進(jìn)行穩(wěn)定的動作的特征。
如上所述，以兩個讀出放大器SA1、SA2為一對，在與一方的讀出放大器對應(yīng)的存儲器陣列的參考用單元中存儲“1”，在與另一方的讀出放大器對應(yīng)的存儲器陣列的參考用單元中存儲“0”，在選擇參考用的單元時，通過使兩個讀出放大器SA1、SA2的輸入端短路， 能夠生成高精度的中間電位。此外，本實施例按每個存儲器陣列分散地配置第一實施例到第七實施例所示那樣的改寫驅(qū)動器，并且在多個存儲器陣列中共享全局位線，在用于對該全局位線設(shè)置一個讀出放大器的結(jié)構(gòu)中時尤其能夠發(fā)揮效果。其原因是，若采用第一實施例到第七實施例那樣的結(jié)構(gòu)時，到讀出放大器為止的電流路徑變長，負(fù)載電阻和寄生電容的偏差也隨其變大。然而，能夠容易理解為本實施例的發(fā)明不限于第一實施例到第七實施例所示那樣的陣列結(jié)構(gòu)，即使是其他的陣列結(jié)構(gòu)也能夠充分地發(fā)揮其效果。在圖22中示出TMR元件的溫度特性。該圖的橫軸是流過TMR元件的電流，縱軸表示此時的電阻。實線為低溫時，虛線為高溫時。若最初的狀態(tài)為平行狀態(tài)，此時為低電阻， 其值為Rp。在本圖中使電流向右方增加，則在該流向的電流量比某個電流值大時，TMR元件的狀態(tài)發(fā)生變化，成為反平行狀態(tài)。在此狀態(tài)下，電阻較大，為Rap的值。在成為該狀態(tài)之后，使此次流過的電流反向增加。這樣，在該流向的電流量大于某個電流值時，TMR元件的狀態(tài)發(fā)生變化，返回到原來的平行狀態(tài)。使信息“ 1，，和“0”與這些Rap和Rp對應(yīng)地存儲。 然而，Rap和Rp的特性根據(jù)溫度而不同。第一，高電阻狀態(tài)即反平行狀態(tài)的電阻值Rap在低溫較大，在高溫較小。此外，狀態(tài)切換的電流的大小在各自的流向的絕對值中，也在低溫較大，在高溫較小。另一方面，平行狀態(tài)的電阻值Rp幾乎不依賴溫度。以橫軸為溫度、縱軸為讀出時的電流的電阻值而對其進(jìn)行畫圖時，成為圖23那樣。Rap的值與溫度一起減小， 但Rp的值幾乎不變。由于TMR元件具有本發(fā)明人發(fā)現(xiàn)的性質(zhì)，因此作為參考單元，期望使用這兩者的電阻來制成TMR元件。因此，在圖17 圖21的實施例中，使用“1”和“0”這兩個存儲單元，即對應(yīng)關(guān)系均可，但使用Rap的電阻狀態(tài)和Rp的電阻狀態(tài)這兩個存儲單元，使用流過存儲單元的電流的和，使其在電路上成為1/2的結(jié)構(gòu)。因此，根據(jù)實施例，即使存儲單元內(nèi)部的TMR元件采用這樣的溫度特性，也能夠?qū)崿F(xiàn)進(jìn)行穩(wěn)定讀出的參考單元。圖M是實現(xiàn)本發(fā)明的實施例的存儲單元陣列的其他布局例。是在全局位線下配置局部位線和源極線的情況的實施例。未示出高位的全局位線。存儲單元的面積為使字線或位線的布線間距為2F時的8F2。此夕卜，圖25示出圖14的A-A'間的剖視圖和周邊電路的剖視圖。圖沈示出B-B'間的剖視圖、C-C'間的剖視圖。存儲單元由1個nMOS晶體管和隧道磁阻元件TMR構(gòu)成。字線WL與晶體管的柵極GP連接。柵極材料采用P型多晶硅， 或者在P型多晶硅的上部層疊有硅化物或者鎢(W)，使其低電阻化。存儲單元晶體管形成在P型半導(dǎo)體區(qū)域PWEL中。ρ型半導(dǎo)體區(qū)域pWEL形成在η型半導(dǎo)體區(qū)域DTOL中，該DTOL 形成在P-Sub上。在nMOS晶體管的擴(kuò)散層LN的一方配置源極線接觸件SLC。源極線接觸件與相鄰的存儲單元共有而進(jìn)行小型化。在源極線接觸件上沿與字線正交的方向布置源極線。在未配置源極接觸件的擴(kuò)散層LP上配置與隧道磁阻TMR連接的下部電極接觸件BEC。 下部電極接觸件BEC與配置隧道磁阻的下部電極BE連接。在下部電極BE上配置由多個磁性體膜和隧道膜構(gòu)成的隧道磁阻TMR。在隧道磁阻TMR中至少包含1層隧道膜TB和在其兩側(cè)配置的固定層PL和自由層FL。在磁性體的固定層PL中，內(nèi)部電子的自旋方向固定在一定方向上。另一方面，在磁性體的自由層FL中，內(nèi)部電子的自旋方向處于相對于固定層平行 反平行狀態(tài)這兩種狀態(tài)中的任一狀態(tài)。在本結(jié)構(gòu)中，在隧道膜TB與下部電極之間配置
15固定層PL，在隧道磁阻TMR的上層布線的位線BL與隧道膜TB之間配置自由層FL。位線被布線成與字線正交，與源極線平行。隧道磁阻TMR為位線布線方向比字線布線方向長的長方形或橢圓形。由此，具有自由層FL的自旋方向的保持特性變好的優(yōu)點(diǎn)。圖27是表示本發(fā)明的其他實施例的存儲單元陣列的布局例。僅示出與圖25對應(yīng)的部分。本例的特征在于在下部電極BE的下方配置有與字線平行地布置的輔助字線AW。 能夠通過使電流流過該輔助字線AW來產(chǎn)生磁場，能夠?qū)MR元件的動作產(chǎn)生影響。圖觀作為與圖27的剖面構(gòu)造的存儲單元對應(yīng)的電路圖而描繪的圖。字線W與輔助字線AW平行地配置，用箭頭示出由流過輔助字線AW的電流而產(chǎn)生的磁場對TMR元件Tl 產(chǎn)生影響的情況。作為該動作例，具有由(1)和(2)所示的例子。即，首先如(1)那樣，僅使輔助字線接通而流過電流。由此，能夠利用實際產(chǎn)生的磁場而成為易于改變Tl內(nèi)部的自旋方向的狀態(tài)。接著在O)的動作中，此次使字線W接通，流過寫電流。由于輔助字線AW 的動作已經(jīng)使自旋容易反轉(zhuǎn)，因此能夠以更小的電流進(jìn)行改寫。此外，在僅使電流流過輔助字線的情況下，自旋成為容易反轉(zhuǎn)的狀態(tài)，但直接返回到初始狀態(tài)。圖四是表示實現(xiàn)本發(fā)明的其他的存儲單元陣列的剖面構(gòu)造例的圖。由縱型MOS 構(gòu)成存儲單元晶體管，能夠?qū)⒋鎯卧娣e降低至4F2。PL是固定層，F(xiàn)L是自由層，TB是隧道阻擋膜，形成了 TMR元件。在本圖中，PL位于上部，但PL也可以位于FL的下部。此外， 與縱型MOS在高度方向的配置順序也可以是與本圖不同的順序。GA為柵極，上下方的η+區(qū)域為源極和漏極，通過對柵極GA施加的電壓在ρ區(qū)域進(jìn)行與一般的MOS相同的動作。柵極 GA為呈環(huán)狀包圍ρ區(qū)域時，則有時從2個方向或者3個方向?qū)v型構(gòu)造的面進(jìn)行控制。此外，作為縱型M0S，在本圖為nMOS，但也能夠由pMOS構(gòu)成。圖30是對TMR元件部還追加了發(fā)熱元件HEATER的圖。該部分具有在施加電流或電壓時發(fā)熱的性質(zhì)，在寫入時使該元件激活，對TMR元件進(jìn)行加熱。如在圖22中說明那樣，能夠在高溫減小改寫所需的電流。因此， 具有能夠以低功率進(jìn)行改寫的特征。動作如圖31那樣，選擇字線、位線以及源極線以自旋注入進(jìn)行寫入時，向HEATER施加信號來使其發(fā)熱。圖32是示意地示出實現(xiàn)本發(fā)明的其他存儲單元陣列的TMR元件的部分的圖。在本實施例中，與圖35不同，自由層和固定層的磁化方向相對于隧道阻擋層不為水平而為垂直。通過選擇這樣的材料，相對于由熱產(chǎn)生的干擾能夠做成使TMR元件的兩種狀態(tài)(平行和反平行)穩(wěn)定的存儲元件。在其中應(yīng)用了進(jìn)行本發(fā)明的溫度控制、破壞讀出的方式的實施例中，具有即使擴(kuò)縮進(jìn)展，也能夠?qū)崿F(xiàn)在較寬的溫度范圍內(nèi)穩(wěn)定地動作的存儲動作的特征。圖33是示意地示出實現(xiàn)本發(fā)明的其他存儲單元陣列的TMR元件的部分。與圖35 不同，自由層為層疊構(gòu)造。即，為由相互反平行的磁性體材料層夾入非磁性體層MB的構(gòu)造， 其作為一體而成為自由層。該層疊構(gòu)造也可以為更多層。根據(jù)這樣的構(gòu)造也能夠制成TMR 元件的狀態(tài)對由熱產(chǎn)生的干擾而穩(wěn)定的存儲元件。產(chǎn)業(yè)上的利用可能性本發(fā)明涉及半導(dǎo)體存儲裝置，涉及非易失性且改寫次數(shù)多、小面積的存儲器陣列的穩(wěn)定的改寫動作、在較寬的溫度范圍內(nèi)實現(xiàn)穩(wěn)定的讀出動作的混裝存儲器或單件存儲器的領(lǐng)域。
權(quán)利要求
1.一種半導(dǎo)體器件，其特征在于，包括第一存儲器陣列、第二存儲器陣列、全局位線以及讀出放大器，其中，上述第一存儲器陣列具有 多條第一字線；在與上述多條第一字線交叉的方向上布線的第一局部位線；配置在上述多條第一字線與上述第一局部位線的交點(diǎn)上的多個第一存儲單元；以及與上述第一局部位線連接的第一位線驅(qū)動器，上述第二存儲器陣列具有多條第二字線；在與上述多條第二字線交叉的方向上布線的第二局部位線；配置在上述多條第二字線與上述第二局部位線的交點(diǎn)上的多個第二存儲單元；以及與上述第二局部位線連接的第二位線驅(qū)動器，上述全局位線被通用設(shè)置在上述第一局部位線和上述第二局部位線上， 上述讀出放大器與上述全局位線連接，從上述多個第一存儲單元和上述多個第二存儲單元讀出的信息通過上述全局位線而被輸入至上述讀出放大器，當(dāng)向上述多個第一存儲單元寫入信息時，上述第一位線驅(qū)動器被激活，上述第二位線驅(qū)動器未被激活，當(dāng)向上述多個第二存儲單元寫入信息時，上述第二位線驅(qū)動器被激活，上述第一位線驅(qū)動器未被激活。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 上述第一存儲器陣列還具有在與上述多條第一字線交叉的方向上布線的第一局部源極線；和與上述第一局部源極線相連接的第一源極線驅(qū)動器，上述多個第一存儲單元配置在上述第一局部位線和上述第一局部源極線之間，要寫入的信息根據(jù)流經(jīng)上述第一局部位線與上述第一局部源極線之間的電流的流向而變化，上述第二存儲器陣列還具有第二局部源極線，在與上述多條第二字線交叉的方向上布線；和第二源極線驅(qū)動器，與上述第二局部源極線連接，上述多個第二存儲單元配置在上述第二局部位線與上述第二局部源極線之間，要寫入的信息根據(jù)流經(jīng)上述第二局部位線與上述第二局部源極線之間的電流的流向而變化。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其特征在于， 上述多個第一存儲單元形成在四角形的第一區(qū)域，上述第一位線驅(qū)動器沿著上述第一區(qū)域的第一邊而配置，上述第一源極線驅(qū)動器沿著與上述第一區(qū)域的第一邊相對的第二邊而配置，上述多個第二存儲單元形成在四角形的第二區(qū)域，上述第二位線驅(qū)動器沿著上述第二區(qū)域的第一邊而配置，上述第二源極線驅(qū)動器沿著上述第二區(qū)域的第二的邊而配置。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，上述第一存儲器陣列還具有第一選擇開關(guān)，該第一選擇開關(guān)連接在上述全局位線與上述第一局部位線之間，上述第二存儲器陣列還具有第二選擇開關(guān)，該第二選擇開關(guān)連接在上述全局位線與上述第二局部位線之間，當(dāng)選擇出上述多條第一字線中的一條時，上述第一選擇開關(guān)被激活，上述第二選擇開關(guān)未被激活，當(dāng)選擇出上述多條第二字線中的一條時，上述第二選擇開關(guān)被激活，上述第一選擇開關(guān)未被激活。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其特征在于，上述第一選擇開關(guān)具有第一 MOS晶體管，該第一 MOS晶體管在上述全局位線與上述第一局部位線之間具有源極-漏極通路，上述第二選擇開關(guān)具有第二 MOS晶體管，該第二 MOS晶體管在上述全局位線與上述第二局部位線之間具有源極-漏極通路。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，上述第一位線驅(qū)動器在從上述多個第一存儲單元之一讀出信息時，其輸出為高阻抗， 在向上述多個第一存儲單元之一寫入信息時，將上述第一局部位線驅(qū)動為與要寫入的信息對應(yīng)的電位，上述第二位線驅(qū)動器在從上述多個第二存儲單元之一讀出信息時，其輸出為高阻抗， 在向上述多個第二存儲單元之一寫入信息時，將上述第二局部位線驅(qū)動為與要寫入的信息對應(yīng)的電位。
7.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其特征在于，上述第一位線驅(qū)動器在從上述多個第一存儲單元之一讀出信息時，其輸出為高阻抗， 在向上述多個第一存儲單元之一寫入信息時，將上述第一局部位線驅(qū)動為與要寫入的信息對應(yīng)的電位，上述第一源極線驅(qū)動器在從上述多個第一存儲單元之一讀出信息時，將上述第一局部源極線驅(qū)動為第一電位，在向上述多個第一存儲單元之一寫入信息時，將上述第一局部源極線驅(qū)動為與要寫入的信息對應(yīng)的電位，上述第二位線驅(qū)動器在從上述多個第二存儲單元之一讀出信息時，其輸出為高阻抗， 在向上述多個第二存儲單元之一寫入信息時，將上述第二局部位線驅(qū)動為與要寫入的信息對應(yīng)的電位，上述第二源極線驅(qū)動器在向上述多個第二存儲單元之一寫入信息時，將上述第二局部源極線驅(qū)動為與要寫入的信息對應(yīng)的電位。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，上述讀出放大器在從上述多個第一存儲單元之一讀出信息時，對由耗盡保持在上述全局位線上的電荷而產(chǎn)生的電位與參考電位進(jìn)行比較，并對其電位差進(jìn)行放大。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其特征在于，上述參考電位通過同時選擇存儲有信息“0”的第一參考單元和存儲有信息“1”的第二參考單元來生成。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，上述第一存儲器陣列還具有與上述多條第一字線交叉的第三局部位線；和設(shè)置在上述多條第一字線與上述第三局部位線的交點(diǎn)上的多個第三存儲單元， 上述第一局部位線和上述第三局部位線并列配置在上述多條第一字線延伸的方向上， 上述第二存儲器陣列還具有 與上述多條第二字線交叉的第四局部位線；和設(shè)置在上述多條第二字線與上述第四局部位線的交點(diǎn)上的多個第四存儲單元， 上述第二局部位線和上述第四局部位線并列配置在上述多條第二字線延伸的方向上， 上述全局位線與上述第一局部位線至上述第四局部位線連接。
11.一種半導(dǎo)體器件，其特征在于，包括第一存儲器陣列、第二存儲器陣列、第三存儲器陣列、第四存儲器陣列、第一讀出放大器、第二讀出放大器、第一開關(guān)以及第二開關(guān)，其中，上述第一存儲器陣列具有第一字線；第一參考字線；與上述第一字線和上述第一參考字線交叉的第一局部位線；設(shè)置在上述第一字線與上述第一局部位線的交點(diǎn)上的第一存儲單元；以及設(shè)置在上述第一參考字線與上述第一局部位線的交點(diǎn)上的第一參考單元，上述第二存儲器陣列具有第二字線；第二參考字線；與上述第二字線和上述第二參考字線交叉的第二局部位線；設(shè)置在上述第二字線與上述第二局部位線的交點(diǎn)上的第二存儲單元；以及設(shè)置在上述第二參考字線與上述第二局部位線的交點(diǎn)上的第二參考單元，上述第三存儲器陣列具有第三字線；第三參考字線；與上述第三字線和上述第三參考字線交叉的第三局部位線；設(shè)置在上述第三字線與上述第三局部位線的交點(diǎn)上的第三存儲單元；以及設(shè)置在上述第三參考字線與上述第三局部位線的交點(diǎn)上的第三參考單元，上述第四存儲器陣列具有第四字線；第四參考字線；與上述第四字線和上述第四參考字線交叉的第四局部位線；設(shè)置在上述第四字線與上述第四局部位線的交點(diǎn)上的第四存儲單元；以及設(shè)置在上述第四參考字線與上述第四局部位線的交點(diǎn)上的第四參考單元，上述第一讀出放大器具有連接上述第一存儲器陣列的第一輸入端和連接上述第二存儲器陣列的第二輸入端，并對上述第一輸入端與上述第二輸入端之間的電位差進(jìn)行放大，上述第二讀出放大器具有連接上述第三存儲器陣列的第三輸入端和連接上述第四存儲器陣列的第四輸入端，并對上述第三輸入端與上述第四輸入端之間的電位差進(jìn)行放大， 上述第一開關(guān)連接在上述第一輸入端與上述第三輸入端之間， 上述第二開關(guān)連接在上述第二輸入端與上述第四輸入端之間， 上述第一參考單元和上述第三參考單元存儲互不相同的信息， 上述第二參考單元和上述第四參考單元存儲互不相同的信息， 當(dāng)從上述第一存儲單元和上述第三存儲單元讀出信息時，上述第二參考單元和第四參考單元被選擇，上述第二開關(guān)使上述第二輸入端和上述第四輸入端短路，當(dāng)從上述第二存儲單元和第四存儲單元讀出信息時，上述第一參考單元和第三參考單元被選擇，上述第一開關(guān)使上述第一輸入端和第三輸入端短路。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體器件，其特征在于，還包括第五存儲器陣列、第一全局位線、第六存儲器陣列以及第二全局位線，其中，上述第五存儲器陣列具有第五字線；與上述第五字線交叉的第五局部位線；以及設(shè)置在上述第五字線與上述第五局部位線的交點(diǎn)上的第五存儲單元， 上述第一全局位線與上述第一局部位線和上述第五局部位線連接，上述第六存儲器陣列具有第六字線；與上述第六字線交叉的第六局部位線；以及設(shè)置在上述第六字線與上述第六局部位線的交點(diǎn)上的第六存儲單元， 上述第二全局位線與上述第二局部位線和上述第六局部位線連接， 上述第一輸入端通過上述第一全局位線與上述第一存儲器陣列和上述第五存儲器陣列連接，上述第二輸入端通過上述第二全局位線與上述第二存儲器陣列和上述第六存儲器陣列連接。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其特征在于， 上述第一存儲器陣列具有 與上述第一字線交叉的第七局部位線；和設(shè)置在上述第一字線與上述第七局部位線的交點(diǎn)上的第七存儲單元， 上述半導(dǎo)體器件還包括第三開關(guān)，連接在上述第一局部位線與上述第一全局位線之間；和第四開關(guān)，連接在上述第七局部位線與上述第一全局位線之間。
全文摘要
本發(fā)明提供一種半導(dǎo)體器件。在使用了自旋注入磁化反轉(zhuǎn)的存儲器中，沿著一條全局位線分離地配置多個寫入驅(qū)動器，對一個全局位線設(shè)置一個讀出放大器。在兩個陣列和讀出放大器中共享寫入了“1”和“0”的參考單元。根據(jù)本發(fā)明，能夠?qū)崿F(xiàn)以小面積提供所需足夠的寫電流的陣列結(jié)構(gòu)，實現(xiàn)符合TMR元件的溫度特性的參考單元結(jié)構(gòu)。
文檔編號H01L21/8246GK102171764SQ20098013945
公開日2011年8月31日 申請日期2009年10月5日 優(yōu)先權(quán)日2008年10月6日
發(fā)明者小野和夫, 河原尊之, 竹村理一郎 申請人:株式會社日立制作所