發(fā)明第一較佳實施方式的薄膜晶體管陣列基板的示意圖；圖2是本發(fā)明第一較佳實施方式中的薄膜晶體管陣列基板中像素的結(jié)構(gòu)示意圖。。所述薄膜晶體管陣列基板10上設(shè)置呈陣列分布的多個像素100，每個像素100包括沿第一方向排列的第一子像素110、第二子像素120及第三子像素130，所述第一子像素110、所述第二子像素120及所述第三子像素130連接至同一條掃描線GL。所述薄膜晶體管陣列基板10上還設(shè)置沿第一方向依次排列的第一數(shù)據(jù)線D1、第二數(shù)據(jù)線D2及第三數(shù)據(jù)線D3。所述第一數(shù)據(jù)線Dl用于驅(qū)動第一子像素110，所述第二數(shù)據(jù)線D2用于驅(qū)動第二子像素120，所述第三數(shù)據(jù)線D3用于驅(qū)動所述第三子像素130。所述第一子像素110包括沿第二方向排列的第一區(qū)域111及第二區(qū)域112，所述第二子像素120包括沿第二方向排列的第三區(qū)域121及第四區(qū)域122，所述第三子像素130包括沿第二方向排列的第五區(qū)域131及第六區(qū)域132。所述第六區(qū)域132內(nèi)的子像素電極與公共電極的電壓差不同于所述第五區(qū)域131內(nèi)的子像素電極與公共電極的電壓差。在本實施方式中，所述第一方向為水平方向，所述第二方向為豎直方向。
[0025]所述第一區(qū)域111內(nèi)設(shè)置第一薄膜晶體管Q1、所述第二區(qū)域112內(nèi)設(shè)置第二薄膜晶體管Q2，所述第三區(qū)域121內(nèi)設(shè)置第三薄膜晶體管Q3，所述第四區(qū)域122內(nèi)設(shè)置第四薄膜晶體管Q4，所述第五區(qū)域131內(nèi)設(shè)置第五薄膜晶體管Q5，所述第六區(qū)域132內(nèi)設(shè)置第六薄膜晶體管Q6和第七薄膜晶體管Q7。所述第一薄膜晶體管Q1、所述第二薄膜晶體管Q2、所述第三薄膜晶體管Q3、所述第四薄膜晶體管Q4、所述第五薄膜晶體管Q5、所述第六薄膜晶體管Q6及所述第七薄膜晶體管Q7均包括柵極、源極和漏極。所述第一區(qū)域111、所述第二區(qū)域112、所述第三區(qū)域121、所述第四區(qū)域122、所述第五區(qū)域131及所述第六區(qū)域132內(nèi)分別對應(yīng)一個子像素電極，為了方便描述，所述第一區(qū)域111內(nèi)對應(yīng)的子像素電極命名為第一主子像素電極113，所述第二區(qū)域112內(nèi)對應(yīng)的子像素電極命名為第一次子像素電極114，所述第三區(qū)域121內(nèi)對應(yīng)的子像素電極命名為第二主子像素電極123，所述第四區(qū)域122內(nèi)對應(yīng)的子像素電極命名為第二次子像素電極124，所述第五區(qū)域131內(nèi)對應(yīng)的子像素電極命名為第三主子像素電極133，所述第六區(qū)域132內(nèi)對應(yīng)的子像素電極命名為第三次子像素電極134。所屬領(lǐng)域的一般技術(shù)人員應(yīng)當(dāng)理解，上述各個區(qū)域內(nèi)對應(yīng)的子像素電極的命名只是為了區(qū)分不同區(qū)域內(nèi)的子像素，以方便描述之用，實際上并不存在主次之分。
[0026]所述第一薄膜晶體管Q1、所述第二薄膜晶體管Q2、所述第三薄膜晶體管Q3、所述第四薄膜晶體管Q4、所述第五薄膜晶體管Q5、所述第六薄膜晶體管Q6及所述第七薄膜晶體管Q7的柵極連接同一條掃描線GL。所述第一薄膜晶體管Ql和所述第二薄膜晶體管Q2的漏極連接所述第一數(shù)據(jù)線D1，所述第一薄膜晶體管Ql的源極依次連接第一主子像素電極113、第一電容Cl至公共電極Cm(在圖2中用三角符號Λ表示)，所述第二薄膜晶體管Q2的源極依次連接第一次子像素電極114、第二電容C2至公共電極Cm。所述第三薄膜晶體管Q3及所述第四薄膜晶體管Q4的漏極連接所述第二數(shù)據(jù)線D2，所述第三薄膜晶體管Q3的源極依次連接第二主子像素電極123、第三電容C3至公共電極Cm，所述第四薄膜晶體管Q4的源極依次連接第二次子像素電極124、第四電容C4至公共電極Cm。所述第五薄膜晶體管Q5及所述第六薄膜晶體管Q6的漏極連接所述第三數(shù)據(jù)線D3，所述第五薄膜晶體管Q5的源極依次連接第三主子像素電極133、第五電容C5至公共電極Cm，所述第六薄膜晶體管Q6的源極依次連接第三次子像素電極134、第六電容C6至公共電極Cm。所述第七薄膜晶體管Q7的漏極連接所述第三次子像素電極134，所述第七薄膜晶體管Q7的源極連接所述公共電極Cm。
[0027]在本實施方式中，由于所述第五區(qū)域131的第五薄膜晶體管Q5及所述第六區(qū)域132的第六薄膜晶體管Q6的漏極同時連接所述第三數(shù)據(jù)線D3，所述第五薄膜晶體管Q5的源極依次連接所述第三主子像素電極133、所述第五電容C5至公共電極Cm，所述第六薄膜晶體管Q6的源極依次連接第三次子像素電極134、第六電容C6至公共電極Cm，所述第七薄膜晶體管Q7的漏極連接所述第三次子像素電極134，所述第七薄膜晶體管Q7的源極連接所述公共電極Cm。S卩，由于薄膜晶體管有一定的電阻，經(jīng)過所述第七薄膜晶體管Q7的分壓作用，所述第六區(qū)域132中加載在所述第三次子像素電極134的電壓與所述第五區(qū)域131中加載在所述第三主子像素電極133的電壓不同。在本實施方式中，所述第六區(qū)域132中加載在所述第三次子像素電極134的電壓小于所述第五區(qū)域131中加載在所述第三主子像素電極133的電壓。
[0028]在本實施方式中，所述第六區(qū)域132的子像素電極與公共電極的電壓差不同于第五區(qū)域內(nèi)131內(nèi)的子像素電極與公共電極的電壓差，因此，加載在所述第六區(qū)域132的子像素電極的電壓不同于加載在所述第五區(qū)域131內(nèi)的子像素的電壓。換句話說，加載在所述第三主子像素電極133上的電壓不同于加載在所述第三次子像素電極134的電壓，從而能夠改善所述薄膜晶體管陣列基板10驅(qū)動液晶層時的色偏。另一方面，在本實施方式中，在一個像素100的三個子像素中僅僅有一個第三子像素130中的第六區(qū)域132對應(yīng)的第三次子像素電極134上加載的電壓不同于所述第五區(qū)域131對應(yīng)的第三主子像素電極133上加載的電壓，相較于現(xiàn)有技術(shù)能夠減小液晶層中的液晶分子不能完全轉(zhuǎn)動的缺陷，從而將光線穿過液晶層時的損失降低。因此，相較于現(xiàn)有技術(shù)，本實施方式中的薄膜晶體管陣列基板10在驅(qū)動液晶層時能夠改善大視角色偏且能夠增大光線穿過液晶層時的光線穿透率。
[0029]在本實施方式中，所述第一子像素110為紅色子像素，第二子像素120為綠色子像素，所述第三子像素130為藍(lán)色子像素。由于所述人眼對藍(lán)色子像素的變化最敏感，對綠色子像素的變化次之，對紅色子像素的變化更次之。因此，對所述第三子像素130對應(yīng)的第六區(qū)域132內(nèi)的子像素電極與公共電極的電壓差不同于第五區(qū)域131內(nèi)的子像素電極與公共電極的電壓差，從而能夠很好地改善大視角色偏，且將穿透率的損失降到最低。
[0030]請參閱圖3和圖4，圖3是本發(fā)明第二較佳實施方式的薄膜晶體管陣列基板的示意圖；圖4是本發(fā)明第二較佳實施方式中的薄膜晶體管陣列基板中像素的結(jié)構(gòu)示意圖。在本實施方式中，所述薄膜晶體管陣列基板20上設(shè)置呈陣列狀分布的多個像素200，每個像素200包括沿第一方向排列的第一子像素210、第二子像素220及第三子像素230，所述第一子像素210、所述第二子像素220及所述第三子像素230連接至同一條掃描線GL。所述薄膜晶體管陣列基板20上還設(shè)置沿第一方向依次排列的第一數(shù)據(jù)線D1、第二數(shù)據(jù)線D2及第三數(shù)據(jù)線D3。所述第一數(shù)據(jù)線Dl用于驅(qū)動所述第一子像素210，所述第二數(shù)據(jù)線D2用于驅(qū)動第二子像素220，所述第三數(shù)據(jù)線D3用于驅(qū)動第三子像素230。所述第一子像素210包括沿第二方向排列的第一區(qū)域211及第二區(qū)域212，所述第二子像素220包括沿第二方向排列的第三區(qū)域221及第四區(qū)域222，所述第四子像素230包括沿第二方向排列的第五區(qū)域231及第六區(qū)域232。所述第六區(qū)域232內(nèi)的子像素電極與公共電極的電壓差不同于所述第五區(qū)域231內(nèi)的子像素電極與公共電極的電壓差。在本實施方式中，所述第一方向為水平方向，所述第二方向為豎直方向。
[0031]所述第一區(qū)域211內(nèi)設(shè)置第一薄膜晶體管Q1，所述第二區(qū)域212內(nèi)設(shè)置第二薄膜晶體管Q2，所述第三區(qū)域221內(nèi)設(shè)置第三薄膜晶體管Q3，所述第四區(qū)域222內(nèi)設(shè)置第四薄膜晶體管Q4及第八薄膜晶體管Q8，所述第五區(qū)域231內(nèi)設(shè)置第五薄膜晶體管Q5，所述第六區(qū)域232內(nèi)設(shè)置第六薄膜晶體管Q6和第七薄膜晶體管Q7。所述第一薄膜晶體管Q1、所述第二薄膜晶體管Q2、所述第三薄膜晶體管Q3、所述第四薄膜晶體管Q4、所述第五薄膜晶體管Q5、所述第六薄膜晶體管Q6、所述第七薄膜晶體管Q7及所述第八薄膜晶體管Q8均包括柵極、源極和漏極。所述第