本發(fā)明涉及顯示技術(shù)領(lǐng)域，特別是涉及一種IPS型陣列基板及液晶顯示面板。

背景技術(shù)：

主動式薄膜晶體管液晶顯示屏(Thin Film Transistor-Liquid Crystal Display,TFT-LCD)近年來得到飛速發(fā)展。其中TFT-LCD中的IPS(In-Plane Switching，平面轉(zhuǎn)換)顯示屏被廣泛應(yīng)用與具有觸摸功能的電視和公共顯示設(shè)備中。

IPS顯示屏中控制液晶分子的兩個電極--像素電極(pixel electrode)和公共電極(common electrode)都制作在同一塊基板上，而不像傳統(tǒng)的TN(twisted nematic,TN)型液晶顯示器的兩極分別在上下兩塊基板上，在電場作用下液晶分子垂直基板排列。IPS顯示屏通常會使用ITO(Indium tin oxide,氧化銦錫)透明電極當(dāng)公共電極和像素電極,且在公共電極使用整面的ITO，導(dǎo)致阻抗過大。

技術(shù)實現(xiàn)要素：

本發(fā)明的目的在于提供一種IPS型陣列基板及液晶顯示面板，可以降低阻抗。

本發(fā)明實施例提供一種IPS型陣列基板，其包括：基板、公共線、數(shù)據(jù)線、多個像素電極和多個公共電極；

所述公共線設(shè)置在所述基板上；

所述數(shù)據(jù)線設(shè)置在所述基板上；

所述像素電極設(shè)置在所述基板上，并與所述數(shù)據(jù)線電連接；

所述公共電極與所述像素電極交替排布在所述基板上，并與所述公共線電連接，所述公共電極用于與所述像素電極產(chǎn)生水平取向的電場；

所述像素電極、所述公共電極均包括第一透明電極層、第二透明電極層以及位于所述第一透明電極層和所述第二透明電極層之間的金屬層。

在本發(fā)明所述的IPS型陣列基板中，所述陣列基板還包括：多個鈍化層；

所述鈍化層設(shè)置在所述基板和所述像素電極之間，相鄰所述鈍化層之間形成溝槽；

所述公共電極設(shè)置在所述溝槽內(nèi)。

在本發(fā)明所述的IPS型陣列基板中，所述第一透明電極層和所述第二透明電極層均包括氧化銦錫。

在本發(fā)明所述的IPS型陣列基板中，所述第一透明電極層厚度為10-12納米。

在本發(fā)明所述的IPS型陣列基板中，所述第二透明電極層厚度為10-12納米。

在本發(fā)明所述的IPS型陣列基板中，所述金屬層的材料為銅或鋁。

在本發(fā)明所述的IPS型陣列基板中，所述金屬層厚度為1-4納米。

在本發(fā)明所述的IPS型陣列基板中，所述像素電極和所述公共電極經(jīng)溫度為45-60攝氏度的草酸蝕刻110-130秒分別形成像素電極圖形和公共電極圖形。

在本發(fā)明所述的IPS型陣列基板中，所述像素電極和所述公共電極在同一道光罩制程中形成。

本發(fā)明還提供一種液晶顯示面板，其包括如權(quán)利要以上所述的陣列基板。

相較于現(xiàn)有的IPS型陣列基板及液晶顯示面板，本發(fā)明的IPS型陣列基板及液晶顯示面板通過將像素電極和公共電極設(shè)置成兩層透明電極層夾著金屬層的結(jié)構(gòu)，降低了阻抗。

為讓本發(fā)明的上述內(nèi)容能更明顯易懂，下文特舉優(yōu)選實施例，并配合所附圖式，作詳細(xì)說明如下：

附圖說明

圖1為本發(fā)明實施例提供的IPS型陣列基板的結(jié)構(gòu)示意圖；

圖2為本發(fā)明實施例提供的另一IPS型陣列基板的結(jié)構(gòu)示意圖。

具體實施方式

以下各實施例的說明是參考附加的圖式，用以例示本發(fā)明可用以實施的特定實施例。本發(fā)明所提到的方向用語，例如「上」、「下」、「前」、「后」、「左」、「右」、「內(nèi)」、「外」、「側(cè)面」等，僅是參考附加圖式的方向。因此，使用的方向用語是用以說明及理解本發(fā)明，而非用以限制本發(fā)明。

在圖中，結(jié)構(gòu)相似的單元是以相同標(biāo)號表示。

請參照圖1，圖1為本發(fā)明的IPS型陣列基板的第一優(yōu)選實施例的結(jié)構(gòu)示意圖。本優(yōu)選實施例的IPS型陣列基板100包括：基板10、公共線(圖未示出)、數(shù)據(jù)線(圖未示出)、多個像素電極20和多個公共電極30。

所述公共線和所述數(shù)據(jù)線均設(shè)置在所述基板10上。其中該公共線用于傳輸公共信號，該數(shù)據(jù)線用于傳輸數(shù)據(jù)信號。

所述像素電極設(shè)置在所述基板10上，并與所述數(shù)據(jù)線電連接，以接收該數(shù)據(jù)線傳輸?shù)臄?shù)據(jù)信號。

所述公共電極30與所述公共線電連接，以接收該公共線傳輸?shù)墓残盘?。所述公共電極30與所述像素電極20交替排布在所述基板10上，與所述像素電極20產(chǎn)生水平取向的電場。

所述像素電極20為條狀電極，包括第一透明電極層21、第二透明電極層22以及位于所述第一透明電極層20和所述第二透明電極層21之間的金屬層22。

所述公共電極30為條狀電極，包括第一透明電極層31、第二透明電極層32以及位于所述第一透明電極層31和所述第二透明電極層32之間的金屬層33。

在一些實施例中，所述像素電極20或公共電極30包含的所述第一透明電極層和所述第二透明電極層均包括ITO、氧化銦鋅、氧化鋁錫、氧化鋁鋅等透明金屬氧化物材料。在一些實施例中，所述第一透明電極層和所述第二透明電極層均包括氧化銦錫。

在一些實施例中，所述像素電極20或公共電極30包含的所述第一透明電極層厚度為10-12納米，第二透明電極層厚度為10-12納米。

在一些實施例中，所述像素電極20或公共電極30包含的金屬層的材料為銅或鋁。所述金屬層厚度為1-4納米。

接下來詳細(xì)介紹像素電極20的形成過程。首先提供基板10，在一些實施例中基板10為玻璃基板。接著對基板10進(jìn)行清洗，去除基板10表面的灰塵、油漬、污染物及自然氧化物。然后對清洗后的基板10進(jìn)行PVD(Physical Vapor Deposition，物理氣相沉積)鍍膜操作，以形成包含第一透明電極層21、金屬層22和第二透明電極層23。

在一些實施例中，可以對基板10進(jìn)行ITO濺射，利用高能量電子的解離作用，使濺射氣體離化形成等離子體，氣體等離子體在電場的加速下轟擊靶材，使靶材原子濺射轉(zhuǎn)移到基板10表面形成第一透明電極層21，并將厚度控制在10-12納米。在一些實施例中，還可以對基板10進(jìn)行氧化銦鋅、氧化鋁錫、氧化鋁鋅等透明金屬氧化物濺射，形成厚度為10-12納米的第一透明電極層21。

接著在第一透明電極層21上濺射1-4納米厚的金屬層22，其中，該金屬層22材料可以為銅或鋁。由于銅或鋁等金屬的阻抗小于ITO等透明金屬氧化物的阻抗，因此也可以降低像素電極20的阻抗。

最后再在金屬層22上濺射ITO、氧化銦鋅、氧化鋁錫或氧化鋁鋅等透明金屬氧化物，以形成厚度為10-12納米的第二透明電極層。

在一些實施例中，可以通過一臺機(jī)臺設(shè)備的不同鍍膜室完成該第一透明電極層21、金屬層22及第二透明電極層的鍍膜工藝，無需增加額外的機(jī)臺設(shè)備及多余的工藝流程。

由于公共電極30的形成方法與像素電極20的形成方法類似，本實施例中不再贅述。在形成像素電極20和公共電極30后，再經(jīng)過涂光刻膠，曝光，檢查顯影，測定尺寸，濕刻，剝離光刻膠，形成像素電極圖形和公共電極圖形。

其中，在濕刻中一般采用強(qiáng)酸藥液實現(xiàn)圖形化。對透明金屬氧化物刻蝕時，藥液刻蝕時間會影響圖形的線寬及刻蝕殘余，而線寬及刻蝕殘余即為像素電極濕刻最重要的性能參數(shù)，因此有必要控制好刻蝕時間。同時，藥液溫度影響化學(xué)反應(yīng)及反應(yīng)速度，對刻蝕速率及均一性都有影響，此外藥業(yè)溫度的變化還影響光刻膠和膜之間的浸潤性，對刻蝕形狀有非常大的影響。因此在蝕刻時要嚴(yán)格控制藥液溫度。在一些實施例中，如果第一透明電極層和第二透明電極層均為ITO材料，則可采用溫度為45-60攝氏度的草酸蝕刻110-130秒，以形成像素電極圖形和公共電極圖形。

又對像素電極20進(jìn)行刻蝕時，如果刻蝕量不足，易產(chǎn)生刻蝕殘余，將導(dǎo)致點缺陷和短路。如果刻蝕量過大，則可能會造成與接觸孔的錯位而引起點缺陷，或引起遮光區(qū)域外的液晶分子控制不良，導(dǎo)致漏光。為了放置刻蝕量過大或過小，可以使用一些輔助配線。

其中，光刻膠剝離通過剝離液和光刻膠的化學(xué)反應(yīng)，使光刻膠膨脹、軟化并溶解。

在一些實施例中，所述像素電極和所述公共電極在同一道光罩制程中形成，從而有效的降低了工藝難度，降低了成本。

請參照圖2，圖2為本發(fā)明的IPS型陣列基板100的另一結(jié)構(gòu)示意圖。所述IPS型陣列基板100還包括多個鈍化層40。在一些實施例中，該鈍化層40為梯形形狀。

所述鈍化層40設(shè)置在所述基板10和所述像素電極20之間，相鄰所述鈍化層40之間形成溝槽，以使所述公共電極30設(shè)置在所述溝槽內(nèi)。

本發(fā)明的IPS型陣列基板通過將像素電極和公共電極設(shè)置成兩層透明電極層夾著金屬層的結(jié)構(gòu)，降低了阻抗。

本發(fā)明還提供一種液晶顯示面板，其包括IPS型陣列基板、液晶層及彩膜基板，所述液晶層設(shè)置在所述IPS型陣列基板和所述彩膜基板之間。所述IPS型陣列基板包括：基板、公共線、數(shù)據(jù)線、多個像素電極和多個公共電極；

所述公共線設(shè)置在所述基板上；

所述數(shù)據(jù)線設(shè)置在所述基板上；

所述像素電極設(shè)置在所述基板上，并與所述數(shù)據(jù)線電連接；

所述公共電極與所述像素電極交替排布在所述基板上，并與所述公共線電連接，所述公共電極用于與所述像素電極產(chǎn)生水平取向的電場；

所述像素電極、所述公共電極均包括第一透明電極層、第二透明電極層以及位于所述第一透明電極層和所述第二透明電極層之間的金屬層。

優(yōu)選的，所述陣列基板還包括：多個鈍化層；

所述鈍化層設(shè)置在所述基板和所述像素電極之間，相鄰所述鈍化層之間形成溝槽；

所述公共電極設(shè)置在所述溝槽內(nèi)。

優(yōu)選的，所述第一透明電極層和所述第二透明電極層均包括氧化銦錫。

優(yōu)選的，所述第一透明電極層厚度為10-12納米。

優(yōu)選的，所述第二透明電極層厚度為10-12納米。

優(yōu)選的，所述金屬層的材料為銅或鋁。

優(yōu)選的，所述金屬層厚度為1-4納米。

優(yōu)選的，所述像素電極和所述公共電極經(jīng)溫度為45-60攝氏度的草酸蝕刻110-130秒分別形成像素電極圖形和公共電極圖形。

優(yōu)選的，所述像素電極和所述公共電極在同一道光罩制程中形成。

本優(yōu)選實施例的液晶顯示面板的工作原理跟上述優(yōu)選實施例的IPS型陣列基板的工作原理一致，具體可以參考上述優(yōu)選實施例的IPS型陣列基板的工作原理，在此不再贅述。

本發(fā)明的液晶顯示面板通過將像素電極和公共電極設(shè)置成兩層透明電極層夾著金屬層的結(jié)構(gòu)，降低了阻抗。

綜上所述，雖然本發(fā)明已以優(yōu)選實施例揭露如上，但上述優(yōu)選實施例并非用以限制本發(fā)明，本領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與潤飾，因此本發(fā)明的保護(hù)范圍以權(quán)利要求界定的范圍為準(zhǔn)。