一種陣列基板、其制備方法及顯示裝置制造方法
【專利摘要】本發(fā)明公開了一種陣列基板、其制備方法及顯示裝置，在該陣列基板中，以相鄰的兩行像素單元為一組像素單元行，在每組像素單元行中，由于同列的相鄰兩個(gè)像素單元中的像素電極均與一復(fù)合型晶體管電性連接，且該復(fù)合型晶體管可以在不同水平的控制電壓控制下開啟或關(guān)閉，以在不同時(shí)刻分別為同列的相鄰兩個(gè)像素單元的像素電極充電，因此每組像素單元行可以共用一條位于該兩行像素單元之間的柵線，與現(xiàn)有的陣列基板相比，在陣列基板上設(shè)置的柵線的數(shù)量減少了一半，從而可以提高陣列基板的開口率，進(jìn)而可以提顯示面板的亮度。
【專利說明】一種陣列基板、其制備方法及顯示裝置【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示【技術(shù)領(lǐng)域】，尤其涉及一種陣列基板、其制備方法及顯示裝置。
【背景技術(shù)】
[0002]薄膜晶體管液晶顯示器(TFT-1XD)具有體積小、功耗低、無輻射、制造成本相對(duì)較低等特點(diǎn)，在當(dāng)前的平板顯示器市場占據(jù)了主導(dǎo)地位。
[0003]薄膜晶體管液晶顯示器主要包括對(duì)向基板和陣列基板，兩基板間設(shè)置有液晶材料，通過對(duì)對(duì)向基板上的透明電極施加公共電壓和對(duì)陣列基板的像素電極施加數(shù)據(jù)電壓，使液晶在彩膜基板和陣列基板間的電場作用下發(fā)生偏轉(zhuǎn)。通過數(shù)據(jù)電壓的變化可以調(diào)整該電場強(qiáng)度和方向，因此可以控制液晶材料的扭轉(zhuǎn)角度，從而可控制該區(qū)域光的透過量。
[0004]在現(xiàn)有的薄膜晶體管液晶顯示器中，陣列基板的結(jié)構(gòu)如圖1所示，包括襯底基板，在襯底基板中設(shè)置有呈矩陣排列的多個(gè)像素單元01，在相鄰行的像素單元01之間設(shè)置有一條柵線Gate，在相鄰列的像素單元01之間設(shè)置有一條數(shù)據(jù)線Data，在各像素單元01中設(shè)置有作為開關(guān)器件的薄膜晶體管02，以及與薄膜晶體管02電性連接的像素電極(像素電極的結(jié)構(gòu)在圖1中未示出)。
[0005]在上述現(xiàn)有的陣列基板中，一個(gè)像素單元中設(shè)置有一個(gè)薄膜晶體管，且一個(gè)像素單元需要配置一條柵線和一條數(shù)據(jù)線，從而使陣列基板上的布線較多，從而不利于陣列基板的開口率的設(shè)計(jì)，最終導(dǎo)致薄膜晶體管液晶顯示器的亮度不高。

【發(fā)明內(nèi)容】

[0006]本發(fā)明實(shí)施例提供的一種陣列基板、其制備方法及顯示裝置，用以提高陣列基板的開口率。
[0007]本發(fā)明實(shí)施例提供的一種陣列基板，包括襯底基板，以及位于所述襯底基板上呈矩陣排列的多個(gè)具有像素電極的像素單元；
[0008]以相鄰的兩行像素單元為一組像素單元行，每組所述像素單元行共用一條位于該兩行像素單元之間的柵線，且相鄰列的像素單元之間具有一條數(shù)據(jù)線；
[0009]在每組所述像素單元行中，同列的相鄰兩個(gè)像素單元中的像素電極分別與一復(fù)合型晶體管的兩輸出端電性連接，各所述復(fù)合型晶體管的控制端分別與所述柵線電性連接，各所述復(fù)合型晶體管的輸入端分別與所述數(shù)據(jù)線電性連接；其中，
[0010]所述復(fù)合型晶體管在不同水平的控制電壓控制下開啟或關(guān)閉，以在不同時(shí)刻分別為同列的相鄰兩個(gè)像素單元的像素電極充電。
[0011]本發(fā)明實(shí)施例提供的上述陣列基板，由于以相鄰的兩行像素單元為一組像素單元行，在每組像素單元行 中，由于同列的相鄰兩個(gè)像素單元中的像素電極均與一復(fù)合型晶體管電性連接，且該復(fù)合型晶體管可以在不同水平的控制電壓控制下開啟或關(guān)閉，以在不同時(shí)刻分別為同列的相鄰兩個(gè)像素單元的像素電極充電，因此，每組像素單元行可以共用一條位于該兩行像素單元之間的柵線，與現(xiàn)有的陣列基板相比，在陣列基板上設(shè)置的柵線的數(shù)量減少了一半，從而可以提高陣列基板的開口率，進(jìn)而可以提高顯示面板的亮度。
[0012]較佳地，為了便于實(shí)施，在本發(fā)明實(shí)施例提供的上述陣列基板中，所述復(fù)合型晶體管包含第一薄膜晶體管和第二薄膜晶體管，所述第一薄膜晶體管的有源層和所述第二薄膜晶體管的有源層的摻雜極性相反；其中，
[0013]在每組所述像素單元行中，所述第一薄膜晶體管的漏極與位于第一行的像素單元的像素電極電性連接，所述第二薄膜晶體管的漏極與位于第二行的像素單元的像素電極電性連接，所述第一薄膜晶體管的柵極和所述第二薄膜晶體管的柵極分別與所述柵線電性連接，所述第一薄膜晶體管的源極和所述第二薄膜晶體管的源極分別與所述數(shù)據(jù)線電性連接。
[0014]較佳地，為了進(jìn)一步提高陣列基板的開口率，在本發(fā)明實(shí)施例提供的上述陣列基板中，在一所述復(fù)合型晶體管中，所述第一薄膜晶體管與所述第二薄膜晶體管在垂直于所述襯底基板的方向?qū)盈B設(shè)置。
[0015]較佳地，為了便于實(shí)施，在本發(fā)明實(shí)施例提供的上述陣列基板中，所述第一薄膜晶體管位于所述襯底基板與所述第二薄膜晶體管之間，所述第一薄膜晶體管為頂柵型薄膜晶體管，所述第二薄膜晶體管為底柵型薄膜晶體管；或，
[0016]所述第二薄膜晶體管位于所述襯底基板與所述第一薄膜晶體管之間，所述第一薄膜晶體管為底柵型薄膜晶體管，所述第二薄膜晶體管為頂柵型薄膜晶體管。
[0017]較佳地，為了便于實(shí)施，在本發(fā)明實(shí)施例提供的上述陣列基板中，所述第一薄膜晶體管和所述第二薄膜晶體管共用一柵極。
[0018]較佳地，為了便于實(shí)施，在本發(fā)明實(shí)施例提供的上述陣列基板中，所述第一薄膜晶體管位于所述襯底基板與所述第二薄膜晶體管之間，在所述襯底基板與所述第一薄膜晶體管之間設(shè)置有第一擋光層，所述第一擋光層在所述襯底基板的正投影覆蓋所述第一薄膜晶體管的有源層在所述襯底基板的正投影；
[0019]所述第二薄膜晶體管位于所述襯底基板與所述第一薄膜晶體管之間，在所述襯底基板與所述第二薄膜晶體管之間設(shè)置有第二擋光層，所述第二擋光層在所述襯底基板的正投影覆蓋所述第二薄膜晶體管的有源層在所述襯底基板的正投影。
[0020]較佳地，為了減小薄膜晶體管中源極、漏極與有源層之間的面電阻，在本發(fā)明實(shí)施例提供的上述陣列基板中，在所述第一薄膜晶體管的有源層與源極之間以及有源層與漏極之間均設(shè)置有第一歐姆接觸層；和/或，在所述第二薄膜晶體管的有源層與源極之間以及有源層與漏極之間均設(shè)置有第二歐姆接觸層。
[0021]較佳地，為了便于實(shí)施，在本發(fā)明實(shí)施例提供的上述陣列基板中，數(shù)據(jù)線與所述第一薄膜晶體管的源極同層設(shè)置，所述第二薄膜晶體管的源極通過過孔與所述數(shù)據(jù)線電性連接；或
[0022]數(shù)據(jù)線與所述第二薄膜晶體管的源極同層設(shè)置，所述第一薄膜晶體管的源極通過過孔與所述數(shù)據(jù)線電性連接。
[0023]本發(fā)明實(shí)施例提供的一種陣列基板的制備方法，包括:
[0024]在襯底基板上形成包括像素單元的像素電極、柵線、數(shù)據(jù)線和復(fù)合型晶體管的圖形，其中，
[0025]以相鄰的兩行像素單元為一組像素單元行，每組所述像素單元行共用一條位于該兩行像素單元之間的柵線，且相鄰列的像素單元之間具有一條數(shù)據(jù)線；
[0026]在每組所述像素單元行中，同列的相鄰兩個(gè)像素單元中的像素電極分別與一復(fù)合型晶體管的兩輸出端電性連接，各所述復(fù)合型晶體管的控制端分別與所述柵線電性連接，各所述復(fù)合型晶體管的輸入端分別與所述數(shù)據(jù)線電性連接；其中，
[0027]所述復(fù)合型晶體管在不同水平的控制電壓控制下開啟或關(guān)閉，以在不同時(shí)刻分別為同列的相鄰兩個(gè)像素單元的像素電極充電。
[0028]較佳地，在本發(fā)明實(shí)施例提供的上述制備方法中，所述在襯底基板上形成所述復(fù)合型晶體管的圖形，具體包括:
[0029]在所述襯底基板上形成包含第一薄膜晶體管和第二薄膜晶體管的圖形；其中，
[0030]所述第一薄膜晶體管的有源層和所述第二薄膜晶體管的有源層的摻雜極性相反，在每組所述像素單元行中，所述第一薄膜晶體管的漏極與位于第一行的像素單元的像素電極電性連接，所述第二薄膜晶體管的漏極與位于第二行的像素單元的像素電極電性連接，所述第一薄膜晶體管的柵極和所述第二薄膜晶體管的柵極分別與所述柵線電性連接，所述第一薄膜晶體管的源極和所述第二薄膜晶體管的源極分別與所述數(shù)據(jù)線電性連接。
[0031]較佳地，在本發(fā)明實(shí)施例提供的上述制備方法中，在所述襯底基板上形成包含第一薄膜晶體管和第二薄膜晶體管的圖形，具體包括:
[0032]在所述襯底基板上形成包括第一薄膜晶體管的源極和漏極的圖形；
[0033]在所述第一薄膜晶體管的源極和漏極上形成包括第一薄膜晶體管的有源層的圖形；
[0034]在所述第一薄膜晶體管的有源層上形成第一柵極絕緣層和在所述第一柵極絕緣層上形成包括柵極的圖形；
[0035]在所述柵極上形成第二柵極絕緣層和在所述第二柵極絕緣層上形成包括第二薄膜晶體管的有源層的圖形；
[0036]在所述第二薄膜晶體管的有源層上形成包括第二薄膜晶體管的源極和漏極的圖形。
[0037]較佳地，在本發(fā)明實(shí)施例提供的上述制備方法中，在所述襯底基板上形成包括數(shù)據(jù)線的圖形，具體包括:
[0038]在所述襯底基板上形成包括第一薄膜晶體管的源極和漏極的圖形的同時(shí)，在所述襯底基板上形成包括數(shù)據(jù)線的圖形，所述第二薄膜晶體管的源極與所述數(shù)據(jù)線電性連接；或
[0039]在所述第二薄膜晶體管的有源層上形成包括第二薄膜晶體管的源極和漏極的圖形的同時(shí)，在所述第二薄膜晶體管的有源層上形成包括數(shù)據(jù)線的圖形，所述第一薄膜晶體管的源極與所述數(shù)據(jù)線電性連接。
[0040]較佳地，在本發(fā)明實(shí)施例提供的上述制備方法中，在所述襯底基板上形成包括柵線的圖形，具體包括:
[0041]在所述第一薄膜晶體管的有源層上形成包括與所述有源層相互絕緣的柵極的圖形的同時(shí)，在所述第一薄膜晶體管的有源層上形成包括柵線的圖形。
[0042]較佳地，在本發(fā)明實(shí)施例提供的上述制備方法中，在所述襯底基板上形成包括像素單元的像素電極的圖形，具體包括:[0043]在所述襯底基板上形成包括第二薄膜晶體管的源極和漏極的圖形之后，在第二薄膜晶體管的漏極上方形成鈍化層和在所述鈍化層上形成包括像素單元的像素電極的圖形；其中，位于第一行的像素單元中的像素電極通過貫穿所述第一柵極絕緣層、所述第二柵極絕緣層和所述鈍化層第一過孔與所述第一薄膜晶體管的漏極電性連接，位于第二行的像素單元中的像素電極通過貫穿所述鈍化層的第二過孔與所述第二薄膜晶體管的漏極電性連接。
[0044]較佳地，在本發(fā)明實(shí)施例提供的上述制備方法中，在所述襯底基板上形成包括第一薄膜晶體管的源極和漏極的圖形之后，在所述第一薄膜晶體管的源極和漏極上形成包括第一薄膜晶體管的有源層的圖形之前，還包括:在所述第一薄膜晶體管的源極與將要形成的有源層之間，以及所述第一薄膜晶體管的漏極與將要形成的有源層之間形成包括有第一歐姆接觸層的圖形；和/或
[0045]在所述柵極上形成包括與所述柵極相互絕緣的第二薄膜晶體管的有源層的圖形之后，在所述第二薄膜晶體管的有源層上形成包括第二薄膜晶體管的源極和漏極的圖形之前，還包括:在所述第二薄膜晶體管的有源層與將要形成的源極之間，以及所述第二薄膜晶體管的有源層與將要形成的漏極之間形成包括有第二歐姆接觸層的圖形。
[0046]較佳地，在本發(fā)明實(shí)施例提供的上述制備方法中，在所述襯底基板上形成包括第一薄膜晶體管的源極和漏極的圖形之前，還包括:
[0047]在所述襯底基板與將要形成的第一薄膜晶體管之間形成包括有第一擋光層的圖形，且所述第一擋光層在所述襯底基板的正投影覆蓋將要形成的所述第一薄膜晶體管的有源層在所述襯底基板的正投影。
[0048]本發(fā)明實(shí)施例提供的一種顯示裝置，包括本發(fā)明實(shí)施例提供的上述任一種陣列基板。
【專利附圖】

【附圖說明】
[0049]圖1為現(xiàn)有的陣列基板的結(jié)構(gòu)不意圖；
[0050]圖2為本發(fā)明實(shí)施例提供的陣列基板的結(jié)構(gòu)示意圖；
[0051]圖3為本發(fā)明實(shí)施例提供的陣列基板中每組像素單元行的同列的相鄰兩個(gè)像素單元的電路示意圖；
[0052]圖4a為本發(fā)明實(shí)施例提供的有源層的摻雜極性為N型的薄膜晶體管的輸出特性曲線圖；
[0053]圖4b為本發(fā)明實(shí)施例提供的有源層的摻雜極性為P型的薄膜晶體管的輸出特性曲線圖；
[0054]圖5為本發(fā)明實(shí)施例提供的陣列基板中各柵線的柵極掃描信號(hào)的時(shí)序圖；
[0055]圖6a為本發(fā)明實(shí)施例提供的陣列基板的俯視示意圖；
[0056]圖6b為圖6a中沿AA’方向的剖面圖；
[0057]圖6c為圖6a中沿BB’方向的剖面圖。
【具體實(shí)施方式】
[0058]下面結(jié)合附圖，對(duì)本發(fā)明實(shí)施例提供的陣列基板、其制備方法及顯示裝置的【具體實(shí)施方式】進(jìn)行詳細(xì)地說明。
[0059]附圖中各部件的大小和形狀不反映陣列基板的真實(shí)比例，目的只是示意說明本
【發(fā)明內(nèi)容】
。
[0060]本發(fā)明實(shí)施例提供了一種陣列基板，如圖2所示，包括襯底基板，以及位于襯底基板上呈矩陣排列的多個(gè)具有像素電極(圖2中未示出像素電極的結(jié)構(gòu))的像素單元200 ；
[0061]以相鄰的兩行像素單元200為一組像素單元行(圖2中虛線框所示)，每組像素單元行共用一條位于該兩行像素單元200之間的柵線Gate，且相鄰列的像素單元200之間具有一條數(shù)據(jù)線Data，
[0062]在每組像素單元行中，同列的相鄰兩個(gè)像素單元200中的像素電極分別與一復(fù)合型晶體管300的兩輸出端電性連接，各復(fù)合型晶體管300的控制端分別與柵線Gate電性連接，各復(fù)合型晶體管300的輸入端分別與數(shù)據(jù)線Data電性連接；其中，
[0063]復(fù)合型晶體管300在不同水平的控制電壓控制下開啟或關(guān)閉，以在不同時(shí)刻分別為同列的相鄰兩個(gè)像素單元200的像素電極充電。
[0064]本發(fā)明實(shí)施例提供的上述陣列基板，以相鄰的兩行像素單元為一組像素單元行，在每組像素單元行中，由于同列的相鄰兩個(gè)像素單元中的像素電極分別與一復(fù)合型晶體管的兩輸出端電性連接，且該復(fù)合型晶體管可以在不同水平的控制電壓控制下開啟或關(guān)閉，以在不同時(shí)刻分別為同列的相鄰兩個(gè)像素單元的像素電極充電，因此每組像素單元行可以共用一條位于該兩行像素單元之間的柵線，與現(xiàn)有的陣列基板相比，在陣列基板上設(shè)置的柵線的數(shù)量減少了一半，從而可以提高陣列基板的開口率，進(jìn)而可以提顯示面板的亮度。
[0065]需要說明的是，在本發(fā)明實(shí)施例提供的上述陣列基板中，復(fù)合型晶體管在不同水平的控制電壓控制下開啟或關(guān)閉，以在不同時(shí)刻分別為同列的相鄰兩個(gè)像素單元的像素電極充電，具體是指:復(fù)合型晶體管在不同水平的控制電壓控制下開啟或關(guān)閉，當(dāng)復(fù)合型晶體管開啟時(shí)，該復(fù)合型晶體管在同一時(shí)刻只可以為同列的相鄰兩個(gè)像素單元中的一個(gè)像素單元的像素電極充電。
[0066]較佳地，在本發(fā)明實(shí)施例提供的上述陣列基板中，如圖2所示，復(fù)合型晶體管300包含第一薄膜晶體管310和第二薄膜晶體管320，第一薄膜晶體管310的有源層和第二薄膜晶體管320的有源層的摻雜極性相反；其中，
[0067]在每組像素單元行中，第一薄膜晶體管310的漏極與位于第一行的像素單元200的像素電極電性連接，第二薄膜晶體管320的漏極與位于第二行的像素單元200的像素電極電性連接，第一薄膜晶體管310的柵極和第二薄膜晶體管320的柵極分別與柵線Gate電性連接，第一薄膜晶體管310的源極和第二薄膜晶體管320的源極分別與數(shù)據(jù)線Data電性連接。
[0068]具體地，在本發(fā)明實(shí)施例提供的上述陣列基板中，在每組像素單元行中，同列的相鄰兩個(gè)像素單元的電路示意圖如圖3所示，包括:一柵極掃描信號(hào)輸入端Gate signal，一第一薄膜晶體管310，一第二薄膜晶體管320，一與第一薄膜晶體管310的漏極相連的像素電極210，一第二薄膜晶體管320的漏極相連的像素電極220，一數(shù)據(jù)信號(hào)輸入端Datasignal,其中,柵極掃描信號(hào)輸入端Gate signal與第一薄膜晶體管310的柵極和第二薄膜晶體管320的柵極相連，數(shù)據(jù)信號(hào)輸入端Data signal與第一薄膜晶體管310的源極和第二薄膜晶體管320的源極相連。[0069]需要說明的是，本發(fā)明實(shí)施例提供的上述陣列基板，復(fù)合型晶體管中的第一薄膜晶體管的有源層和第二薄膜晶體管的有源層的摻雜極性相反是指:在該復(fù)合型晶體管中，例如可以是，如果第一薄膜晶體管為N型晶體管，那么第二薄膜晶體管就為P型晶體管；如果第一薄膜晶體管為P型晶體管，那么第二薄膜晶體管就為N型晶體管。
[0070]具體地，在本發(fā)明實(shí)施例提供的上述陣列基板中，由于復(fù)合型晶體管中的第一薄膜晶體管的有源層和第二薄膜晶體管的有源層的摻雜極性相反，因此本發(fā)明中的柵線上的柵極掃描信號(hào)共三個(gè)電壓水平狀態(tài)，即一個(gè)O偏壓，一個(gè)正向偏壓，一個(gè)負(fù)向偏壓。其中，正向偏壓的作用是開啟有源層的摻雜極性為N型的薄膜晶體管，負(fù)向偏壓的作用是開啟有源層的摻雜極性為P型的薄膜晶體管，O偏壓為保持信號(hào)。
[0071]具體地，在本發(fā)明實(shí)施例中，有源層的摻雜極性為N型的薄膜晶體管的輸出特性曲線如圖4a所示，當(dāng)柵極掃描信號(hào)為負(fù)向偏壓時(shí)，有源層的摻雜極性為N型的薄膜晶體管關(guān)閉，當(dāng)柵極掃描信號(hào)為正向偏壓時(shí)，有源層的摻雜極性為N型的薄膜晶體管打開，數(shù)據(jù)信號(hào)可以通過薄膜晶體管的漏極傳輸?shù)奖∧ぞw管的源極，進(jìn)而通過N型的薄膜晶體管的源極提供給像素電極，為像素電極充電。
[0072]具體地，在本發(fā)明實(shí)施例中，有源層的摻雜極性為P型的薄膜晶體管的輸出特性曲線如圖4b所示，當(dāng)柵極掃描信號(hào)為負(fù)向偏壓時(shí)，有源層的摻雜極性為P型的薄膜晶體管打開，數(shù)據(jù)信號(hào)可以通過薄膜晶體管的漏極傳輸?shù)奖∧ぞw管的源極，進(jìn)而通過P型的薄膜晶體管的源極提供給像素電極，為像素電極充電，當(dāng)柵極掃描信號(hào)為正向偏壓時(shí)，有源層的摻雜極性為P型的薄膜晶體管關(guān)閉。
[0073]本實(shí)施例中的該復(fù)合型晶體管包含第一薄膜晶體管和第二薄膜晶體管，第一薄膜晶體管的有源層和第二薄膜晶體管的有源層的摻雜極性相反，因此每組像素單元行可以共用一條位于該兩行像素單元之間的柵線，與現(xiàn)有的陣列基板相比，在陣列基板上設(shè)置的柵線的數(shù)量減少了一半，從而可以提高陣列基板的開口率，進(jìn)而可以提顯示面板的亮度。
[0074]當(dāng)然，復(fù)合型晶體管還可以是其他類型的半導(dǎo)體器件，只要能實(shí)現(xiàn)上述功能即可實(shí)現(xiàn)，不限于本實(shí)施例所述。
[0075]下面以第一薄膜晶體管的有源層的摻雜極性為N型，第二薄膜晶體管的有源層的摻雜極性為P型為例，來說明本發(fā)明實(shí)施例提供的陣列基板中像素單元的工作方式。
[0076]具體地，陣列基板中柵線上柵極掃描信號(hào)的時(shí)序圖如圖5所示，陣列基板上的柵線Gate η (η=1, 2，3，…N, N為陣列基板中柵線的數(shù)量)以逐行掃描的方式掃描柵極掃描信號(hào)，當(dāng)柵線Gate η上的柵極掃描信號(hào)為正向偏壓時(shí),第一薄膜晶體管處于開啟狀態(tài),第二薄膜晶體管處于關(guān)閉狀態(tài)，此時(shí)，數(shù)據(jù)線對(duì)與該柵線連接的像素單元行中的第一行像素單元中的像素電極進(jìn)行充電；當(dāng)柵線Gate η上的柵極掃描信號(hào)由正向偏壓轉(zhuǎn)向負(fù)向偏壓時(shí)，第二薄膜晶體管處于開啟狀態(tài)，而第一薄膜晶體管處于關(guān)閉狀態(tài)，此時(shí)，數(shù)據(jù)線對(duì)與該柵線連接的像素單元行中的第二行像素單元中的像素電極進(jìn)行充電；當(dāng)柵線Gate η上的柵極掃描信號(hào)由負(fù)向偏壓轉(zhuǎn)向O偏壓狀態(tài)時(shí)，此時(shí)第一薄膜晶體管和第二薄膜晶體管都處于關(guān)閉狀態(tài)，充滿電的像素單 元在存儲(chǔ)電容的作用下，繼續(xù)保持電荷，使液晶偏轉(zhuǎn)狀態(tài)保持不變，直到下一周期的來臨，此時(shí)，下一條柵線Gate n+1上的柵極掃描信號(hào)由O偏壓依次轉(zhuǎn)變?yōu)檎蚱珘汉拓?fù)向偏壓狀態(tài)，具體的工作方式與上一條柵線Gate η的工作方式相同，在此不做贅述。[0077]較佳地，在本發(fā)明實(shí)施例提供的上述陣列基板中，為了進(jìn)一步提高陣列基板的開口率，在一復(fù)合型晶體管中，第一薄膜晶體管與第二薄膜晶體管在垂直于襯底基板的方向?qū)盈B設(shè)置。即在具體實(shí)施時(shí)，第一薄膜晶體管位于第二薄膜晶體管與襯底基板之間，或第二薄膜晶體管位于第一薄膜晶體管與襯底基板之間，在此不作限定。
[0078]較佳地，在本發(fā)明實(shí)施例提供的上述陣列基板中，第一薄膜晶體管位于襯底基板與第二薄膜晶體管之間，第一薄膜晶體管為頂柵型薄膜晶體管，第二薄膜晶體管為底柵型薄膜晶體管；或，
[0079]第二薄膜晶體管位于襯底基板與第一薄膜晶體管之間，第一薄膜晶體管為底柵型薄膜晶體管，第二薄膜晶體管為頂柵型薄膜晶體管。這樣在復(fù)合型晶體管中，不管第一薄膜晶體管和第二薄膜晶體管的上下位置如何，只要保證位于下方的薄膜晶體管為頂柵型結(jié)構(gòu)，位于上方的薄膜晶體管為底柵型結(jié)構(gòu)，就可以降低制備工藝難度。這是因?yàn)閺?fù)合型晶體管中的兩個(gè)薄膜晶體管都要與同一條柵線連接，使兩個(gè)薄膜晶體管的柵極距離最近，在制備時(shí)，便于兩個(gè)薄膜晶體管的柵極都與同一柵線連接。
[0080]較佳地，為了進(jìn)一步的簡化制備工藝，節(jié)省制作成本，在本發(fā)明實(shí)施例提供的上述陣列基板中，如圖6a和圖6b所示，第一薄膜晶體管310和第二薄膜晶體管320共用一柵極，其中，圖6b為圖6a沿AA，方向的剖面圖。
[0081]具體地，下面以第一薄膜晶體管310位于襯底基板100與第二薄膜晶體管320之間為例，詳細(xì)說明第一薄膜晶體管310和第二薄膜晶體管320共用一柵極，如圖6b所示，第一薄膜晶體管310包括設(shè)置在襯底基板100上的源極311和漏極312，位于源極311和漏極312上方的有源層313，位于有源層313上方的第一柵極絕緣層314，以及位于第一柵極絕緣層314上方的柵極315 ;第二薄膜晶體管320包括柵極315，位于柵極315上方的第二柵極絕緣層321，位于第二柵極絕緣層321上方的有源層322，位于有源層322上方的源極
323和漏極324 ;還包括位于第二薄膜晶體管320上方的鈍化層350，以及位于鈍化層350上方的像素電極，其中，位于第二行的像素單元的像素電極220通過貫穿鈍化層350的第二過孔352與第二薄膜晶體管320的漏極324電性連接；位于第一行的像素單元的像素電極210通過貫第一柵極絕緣層314、第二柵極絕緣層321和鈍化層350的第一過孔351與第一薄膜晶體管310的漏極312電性連接(其中，第一行的像素單元的像素電極210通過第一過孔351與第一薄膜晶體管310的漏極312電性連接，如圖6a所示，圖6b中未示出)。
[0082]較佳地，在本發(fā)明實(shí)施例提供的上述陣列基板中，在復(fù)合型晶體管中，如圖6a和圖6b所示，第一薄膜晶體管310的漏極312和第二薄膜晶體管320的漏極324位于同一側(cè)，第一薄膜晶體管310的源極311和第二薄膜晶體管320的源極323位于同一側(cè)。這樣在制備時(shí)，便于第一薄膜晶體管的源極和第二薄膜晶體管的源極與同一數(shù)據(jù)線電性連接。
[0083]較佳地，為了簡化制備工藝，在本發(fā)明實(shí)施例提供的上述陣列基板中，數(shù)據(jù)線可以與第一薄膜晶體管的源極同層設(shè)置，這樣第二薄膜晶體管的源極可以通過過孔與數(shù)據(jù)線電性連接；或者
[0084]數(shù)據(jù)線也可以與第二薄膜晶體管的源極同層設(shè)置，這樣第一薄膜晶體管的源極可以通過過孔與數(shù)據(jù)線電性連接。
[0085]進(jìn)一步地，在本發(fā)明實(shí)施例提供的上述陣列基板中，第一薄膜晶體管的源極和第二薄膜晶體管的源極還可以通過過孔的方式采用金屬條與數(shù)據(jù)線電性連接。具體地，以圖6a所示結(jié)構(gòu)的復(fù)合型晶體管為例來說明，如圖6a所示，第一薄膜晶體管310的源極311通過第三過孔341與金屬條340電性連接，第二薄膜晶體管320的源極323通過第四過孔342也與金屬條340電性連接，該金屬條與數(shù)據(jù)線電性連接(具體在圖6a中未示出)，當(dāng)然，在本發(fā)明實(shí)施例提供的上述陣列基板中，第一薄膜晶體管的源極和第二薄膜晶體管的源極也可以通過其他的方式與數(shù)據(jù)線電性連接，在此不做限定。
[0086]具體地，在本發(fā)明實(shí)施例提供的上述陣列基板中，圖6a中第一薄膜晶體管310的源極311通過第三過孔341與金屬條340電性連接其沿BB’方向的剖面圖如圖6c所示，其中圖6c中360表不位于金屬條340與第一薄膜晶體管310的源極311之間的所有膜層。
[0087]較佳地，為了便于實(shí)施，在本發(fā)明實(shí)施例提供的上述陣列基板中，如圖6a和圖6b所示，當(dāng)?shù)谝槐∧ぞw管310位于襯底基板100與第二薄膜晶體管320之間時(shí)，在襯底基板100與第一薄膜晶體管310之間還可以設(shè)置有第一擋光層330,第一擋光層330在襯底基板100的正投影覆蓋第一薄膜晶體管310的有源層313在襯底基板100的正投影；
[0088]當(dāng)然，當(dāng)?shù)诙∧ぞw管位于襯底基板與第一薄膜晶體管之間時(shí)，在襯底基板與第二薄膜晶體管之間也可以設(shè)置第二擋光層，第二擋光層在襯底基板的正投影覆蓋第二薄膜晶體管的有源層在襯底基板的正投影。
[0089]具體地，在本發(fā)明實(shí)施例提供的上述陣列基板中，在復(fù)合型晶體管中設(shè)置第一擋光層或者第二擋光層的主要作用是防止復(fù)合型晶體管中位于下方的薄膜晶體管受光照射產(chǎn)生光漏電流，從而影響薄膜晶體管的性能。
[0090]具體地，在具體實(shí)施時(shí)，第一擋光層或者第二擋光層還應(yīng)該與復(fù)合型晶體管相互絕緣。
[0091]較佳地，為了減小薄膜晶體管中源極、漏極與有源層之間的面電阻，在本發(fā)明實(shí)施例提供的上述陣列基板中，如圖6b所示，在第一薄膜晶體管310的有源層313與源極311之間以及有源層313與漏極312之間均可以設(shè)置有第一歐姆接觸層316 ;和/或，在第二薄膜晶體管320的有源層322與源極323之間以及有源層322與漏極324之間均可以設(shè)置有第二歐姆接觸層325。
[0092]進(jìn)一步地，本發(fā)明實(shí)施例提供的上述的陣列基板可以適用于液晶顯示器件，也可以適用于有機(jī)電致發(fā)光顯示器件，在此不作限定。具體地，當(dāng)本發(fā)明實(shí)施例提供的上述的陣列基板應(yīng)用于有機(jī)電致發(fā)光顯示器件時(shí)，像素電極是指有機(jī)電致發(fā)光結(jié)構(gòu)中的陽極。
[0093]基于同一發(fā)明構(gòu)思，本發(fā)明實(shí)施例還提供了一種陣列基板的制備方法，包括:
[0094]參照?qǐng)D2所示，在襯底基板上形成包括像素單元200的像素電極(圖2中未所示)、柵線Gate、數(shù)據(jù)線Data和復(fù)合型晶體管300的圖形，其中，
[0095]以相鄰的兩行像素單元200為一組像素單元行(圖2中虛線框所示)，每組像素單元行共用一條位于該兩行像素單元200之間的柵線Gate，且相鄰列的像素單元200之間具有一條數(shù)據(jù)線Data ；
[0096]在每組像素單元行中，同列的相鄰兩個(gè)像素單元200中的像素電極分別與一復(fù)合型晶體管300的兩輸出端電性連接，各復(fù)合型晶體管300的控制端分別與柵線Gate電性連接，各復(fù)合型晶體管300的輸入端分別與數(shù)據(jù)線Data電性連接；其中，
[0097]復(fù)合型晶體管300在不同水平的控制電壓控制下開啟或關(guān)閉，以在不同時(shí)刻分別為同列的相鄰兩個(gè)像素單元200的像素電極充電。[0098]較佳地，在本發(fā)明實(shí)施例提供的上述制備方法中，在襯底基板上形成復(fù)合型晶體管的圖形，可以具體包括:
[0099]在襯底基板上形成包含第一薄膜晶體管和第二薄膜晶體管的圖形；其中，
[0100]如圖2所示，第一薄膜晶體管310的有源層和第二薄膜晶體管320的有源層的摻雜極性相反，在每組像素單元行中，第一薄膜晶體管310的漏極與位于第一行的像素單元200的像素電極電性連接，第二薄膜晶體管320的漏極與位于第二行的像素單元200的像素電極電性連接，第一薄膜晶體管310的柵極和第二薄膜晶體管320的柵極分別與柵線Gate電性連接，第一薄膜晶體管310的源極和第二薄膜晶體管320的源極分別與數(shù)據(jù)線Data電性連接。
[0101]下面參照?qǐng)D6a和6b所示的陣列基板為例，詳細(xì)的說明本發(fā)明實(shí)施例所提供的陣列基板的制備方法，具體地，在襯底基板100上形成包含第一薄膜晶體管310和第二薄膜晶體管320的圖形，可以具體包括:
[0102]在襯底基板100上形成包括第一薄膜晶體管310的源極311和漏極312的圖形；
[0103]在第一薄膜晶體管310的源極311和漏極312上形成包括第一薄膜晶體管310的有源層313的圖形；
[0104]在第一薄膜晶體管310的有源層313上形成第一柵極絕緣層314和在第一柵極絕緣層314上形成包括柵極315的圖形；
[0105]在柵極315上形成第二柵極絕緣層321和在第二柵極絕緣層321上形成包括第二薄膜晶體管320的有源層322的圖形；
[0106]在第二薄膜晶體管320的有源層322上形成包括第二薄膜晶體管320的源極323和漏極324的圖形。
[0107]需要說明的是，本發(fā)明實(shí)施例提供的上述制備方法所制備的陣列基板中，一復(fù)合型晶體管中的第一薄膜晶體管和第二薄膜晶體管共用柵極，這樣，可以減少制備晶體管的工藝步驟，進(jìn)一步的減低制備成本。
[0108]較佳地，為了進(jìn)一步的簡化制備工藝，降低生產(chǎn)成本，在本發(fā)明實(shí)施例提供的上述制備方法中，在襯底基板上形成包括數(shù)據(jù)線的圖形，可以具體包括:
[0109]在襯底基板上形成包括第一薄膜晶體管的源極和漏極的圖形的同時(shí)，在襯底基板上形成包括數(shù)據(jù)線的圖形，第二薄膜晶體管的源極與數(shù)據(jù)線電性連接。
[0110]具體地，在具體實(shí)施時(shí)，由于第一薄膜晶體管的源極與數(shù)據(jù)線位于同一層，因此，可以是數(shù)據(jù)線的一部分直接突出后作為第一薄膜晶體管的源極，也就實(shí)現(xiàn)了第一薄膜晶體管的源極可與數(shù)據(jù)線電性連接；由于第二薄膜晶體管的源極與數(shù)據(jù)線位于不同層，因此第二薄膜晶體管的源極可以通過過孔與數(shù)據(jù)線電性連接，在此不做限定。
[0111]或者，為了簡化制備工藝，降低生產(chǎn)成本，在本發(fā)明實(shí)施例提供的上述制備方法中，在襯底基板上形成包括數(shù)據(jù)線的圖形，可以具體包括:
[0112]在第二薄膜晶體管的有源層上形成包括第二薄膜晶體管的源極和漏極的圖形的同時(shí)，在第二薄膜晶體管的有源層上形成包括數(shù)據(jù)線的圖形，第一薄膜晶體管的源極與所述數(shù)據(jù)線電性連接。
[0113]具體地，在具體實(shí)施時(shí)，由于第一薄膜晶體管的源極與數(shù)據(jù)線位于不同層，因此，第一薄膜晶體管的源極可以通過過孔與數(shù)據(jù)線電性連接；由于第二薄膜晶體管的源極與數(shù)據(jù)線位于同一層，因此可以是數(shù)據(jù)線的一部分直接突出后作為第二薄膜晶體管的源極，也就實(shí)現(xiàn)了第二薄膜晶體管的源極可與數(shù)據(jù)線電性連接，在此不做限定。
[0114]較佳地，為了簡化制備工藝，降低生產(chǎn)成本，在本發(fā)明實(shí)施例提供的上述制備方法中，在襯底基板上形成包括柵線的圖形，可以具體包括:
[0115]在第一薄膜晶體管的有源層上形成包括與有源層相互絕緣的柵極的圖形的同時(shí)，在第一薄膜晶體管的有源層上形成包括柵線的圖形。
[0116]較佳地，在本發(fā)明實(shí)施例提供的上述制備方法中，在襯底基板上形成包括像素單元的像素電極的圖形，可以具體包括:
[0117]參照?qǐng)D2、圖6a和6b所示，在襯底基板100上形成包括第二薄膜晶體管320的源極323和漏極324的圖形之后，在第二薄膜晶體管320的漏極上方形成鈍化層350和在鈍化層350上形成包括像素單元的像素電極的圖形；其中，位于第一行的像素單元中的像素電極210可以貫穿第一柵極絕緣層314、第二柵極絕緣層321和鈍化層350的第一過孔351與第一薄膜晶體管310的漏極電性連接(圖6b中未示出第一過孔)，位于第二行的像素單元中的像素電極220可以通過貫穿鈍化層350的第二過孔352與第二薄膜晶體管320的漏極
324電性連接。
[0118]較佳地，在本發(fā)明實(shí)施例提供的上述制備方法中，在襯底基板上形成包括第一薄膜晶體管的源極和漏極的圖形之后，在第一薄膜晶體管的源極和漏極上形成包括第一薄膜晶體管的有源層的圖形之前，如圖6b所示，還可以包括:在第一薄膜晶體管310的源極311與將要形成的有源層313之間，以及第一薄膜晶體管310的漏極312與將要形成的有源層313之間形成包括有第一歐姆接觸層316的圖形；和/或
[0119]在柵極上形成包括與柵極相互絕緣的第二薄膜晶體管的有源層的圖形之后，在第二薄膜晶體管的有源層上形成包括第二薄膜晶體管的源極和漏極的圖形之前，如圖6b所示，還可以包括:在第二薄膜晶體管320的有源層322與將要形成的源極323之間，以及第二薄膜晶體管320的有源層322與將要形成的漏極324之間形成包括有第二歐姆接觸層325的圖形。
[0120]較佳地，在本發(fā)明實(shí)施例提供的上述制備方法中，在襯底基板上形成包括第一薄膜晶體管的源極和漏極的圖形之前，還可以包括:
[0121]如圖6b所示，在襯底基板100與將要形成的第一薄膜晶體管310之間形成包括有第一擋光層330的圖形,且第一擋光層330在襯底基板100的正投影覆蓋將要形成的第一薄膜晶體管310的有源層313在襯底基板100的正投影。
[0122]基于同一發(fā)明構(gòu)思，本發(fā)明實(shí)施例還提供了一種顯示裝置，包括本發(fā)明實(shí)施例提供的上述陣列基板，該顯示裝置可以為:手機(jī)、平板電腦、電視機(jī)、顯示器、筆記本電腦、數(shù)碼相框、導(dǎo)航儀等任何具有顯示功能的產(chǎn)品或部件。對(duì)于該顯示裝置的其它必不可少的組成部分均為本領(lǐng)域的普通技術(shù)人員應(yīng)該理解具有的，在此不做贅述，也不應(yīng)作為對(duì)本發(fā)明的限制。
[0123]顯然，本領(lǐng)域的技術(shù)人員可以對(duì)本發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
【權(quán)利要求】
1.一種陣列基板，包括襯底基板，以及位于所述襯底基板上呈矩陣排列的多個(gè)具有像素電極的像素單元，其特征在于: 以相鄰的兩行像素單元為一組像素單元行，每組所述像素單元行共用一條位于該兩行像素單元之間的柵線，且相鄰列的像素單元之間具有一條數(shù)據(jù)線； 在每組所述像素單元行中，同列的相鄰兩個(gè)像素單元中的像素電極分別與一復(fù)合型晶體管的兩輸出端電性連接，各所述復(fù)合型晶體管的控制端分別與所述柵線電性連接，各所述復(fù)合型晶體管的輸入端分別與所述數(shù)據(jù)線電性連接；其中， 所述復(fù)合型晶體管在不同水平的控制電壓控制下開啟或關(guān)閉，以在不同時(shí)刻分別為同列的相鄰兩個(gè)像素單元的像素電極充電。
2.如權(quán)利要求1所述的陣列基板，其特征在于，所述復(fù)合型晶體管包含第一薄膜晶體管和第二薄膜晶體管，所述第一薄膜晶體管的有源層和所述第二薄膜晶體管的有源層的摻雜極性相反；其中， 在每組所述像素單元行中，所述第一薄膜晶體管的漏極與位于第一行的像素單元的像素電極電性連接，所述第二薄膜晶體管的漏極與位于第二行的像素單元的像素電極電性連接，所述第一薄膜晶體管的柵極和所述第二薄膜晶體管的柵極分別與所述柵線電性連接，所述第一薄膜晶體管的源極和所述第二薄膜晶體管的源極分別與所述數(shù)據(jù)線電性連接。
3.如權(quán)利要求2所述的陣列基板，其特征在于，在一所述復(fù)合型晶體管中，所述第一薄膜晶體管與所述第二薄膜晶體管在垂直于所述襯底基板的方向?qū)盈B設(shè)置。
4.如權(quán)利要求3所述的陣列基板，其特征在于，所述第一薄膜晶體管位于所述襯底基板與所述第二薄膜晶體管之間，所述第一薄膜晶體管為頂柵型薄膜晶體管，所述第二薄膜晶體管為底柵型薄膜晶體管；或， 所述第二薄膜晶體管位于所述襯底基板與所述第一薄膜晶體管之間，所述第一薄膜晶體管為底柵型薄膜晶體管，所述第二薄膜晶體管為頂柵型薄膜晶體管。
5.如權(quán)利要求4所述的陣列基板，其特征在于，所述第一薄膜晶體管和所述第二薄膜晶體管共用一柵極。
6.如權(quán)利要求4所述的陣列基板，其特征在于，所述第一薄膜晶體管位于所述襯底基板與所述第二薄膜晶體管之間，在所述襯底基板與所述第一薄膜晶體管之間設(shè)置有第一擋光層，所述第一擋光層在所述襯底基板的正投影覆蓋所述第一薄膜晶體管的有源層在所述襯底基板的正投影； 所述第二薄膜晶體管位于所述襯底基板與所述第一薄膜晶體管之間，在所述襯底基板與所述第二薄膜晶體管之間設(shè)置有第二擋光層，所述第二擋光層在所述襯底基板的正投影覆蓋所述第二薄膜晶體管的有源層在所述襯底基板的正投影。
7.如權(quán)利要求4所述的陣列基板，其特征在于，在所述第一薄膜晶體管的有源層與源極之間以及有源層與漏極之間均設(shè)置有第一歐姆接觸層；和/或，在所述第二薄膜晶體管的有源層與源極之間以及有源層與漏極之間均設(shè)置有第二歐姆接觸層。
8.如權(quán)利要求 3-7任一項(xiàng)所述的陣列基板，其特征在于，數(shù)據(jù)線與所述第一薄膜晶體管的源極同層設(shè)置，所述第二薄膜晶體管的源極通過過孔與所述數(shù)據(jù)線電性連接；或 數(shù)據(jù)線與所述第二薄膜晶體管的源極同層設(shè)置，所述第一薄膜晶體管的源極通過過孔與所述數(shù)據(jù)線電性連接。
9.一種陣列基板的制備方法，其特征在于，包括: 在襯底基板上形成包括像素單元的像素電極、柵線、數(shù)據(jù)線和復(fù)合型晶體管的圖形，其中， 以相鄰的兩行像素單元為一組像素單元行，每組所述像素單元行共用一條位于該兩行像素單元之間的柵線，且相鄰列的像素單元之間具有一條數(shù)據(jù)線； 在每組所述像素單元行中，同列的相鄰兩個(gè)像素單元中的像素電極分別與一復(fù)合型晶體管的兩輸出端電性連接，各所述復(fù)合型晶體管的控制端分別與所述柵線電性連接，各所述復(fù)合型晶體管的輸入端分別與所述數(shù)據(jù)線電性連接；其中， 所述復(fù)合型晶體管在不同水平的控制電壓控制下開啟或關(guān)閉，以在不同時(shí)刻分別為同列的相鄰兩個(gè)像素單元的像素電極充電。
10.如權(quán)利要求9所述的制備方法，其特征在于，所述在襯底基板上形成所述復(fù)合型晶體管的圖形，具體包括: 在所述襯底基板上形成包含第一薄膜晶體管和第二薄膜晶體管的圖形；其中， 所述第一薄膜晶體管的有源層和所述第二薄膜晶體管的有源層的摻雜極性相反，在每組所述像素單元行中，所述第一薄膜晶體管的漏極與位于第一行的像素單元的像素電極電性連接，所述第二薄膜晶體管的漏極與位于第二行的像素單元的像素電極電性連接，所述第一薄膜晶體管的柵極和所述第二薄膜晶體管的柵極分別與所述柵線電性連接，所述第一薄膜晶體管的源極和所述第二薄膜晶體管的源極分別與所述數(shù)據(jù)線電性連接。
11.如權(quán)利要求10所述的制備方法，其特征在于，在所述襯底基板上形成包含第一薄膜晶體管和第二薄膜晶體管的圖形，具體包括: 在所述襯底基板上形成包括第一薄膜晶體管的源極和漏極的圖形； 在所述第一薄膜晶體管的源極和漏極上形成包括第一薄膜晶體管的有源層的圖形；在所述第一薄膜晶體管的有源層上形成第一柵極絕緣層和在所述第一柵極絕緣層上形成包括柵極的圖形； 在所述柵極上形成第二柵極絕緣層和在所述第二柵極絕緣層上形成包括第二薄膜晶體管的有源層的圖形； 在所述第二薄膜晶體管的有源層上形成包括第二薄膜晶體管的源極和漏極的圖形。
12.如權(quán)利要求11所述的制備方法，其特征在于，在所述襯底基板上形成包括數(shù)據(jù)線的圖形，具體包括: 在所述襯底基板上形成包括第一薄膜晶體管的源極和漏極的圖形的同時(shí)，在所述襯底基板上形成包括數(shù)據(jù)線的圖形，所述第二薄膜晶體管的源極與所述數(shù)據(jù)線電性連接；或在所述第二薄膜晶體管的有源層上形成包括第二薄膜晶體管的源極和漏極的圖形的同時(shí)，在所述第二薄膜晶體管的有源層上形成包括數(shù)據(jù)線的圖形，所述第一薄膜晶體管的源極與所述數(shù)據(jù)線電性連接。
13.如權(quán)利要求12所述的制備方法，其特征在于，在所述襯底基板上形成包括柵線的圖形，具體包括: 在所述第一薄膜晶體管的有源層上形成包括與所述有源層相互絕緣的柵極的圖形的同時(shí)，在所述第一薄膜晶體管的有源層 上形成包括柵線的圖形。
14.如權(quán)利要求13所述的制備方法，其特征在于，在所述襯底基板上形成包括像素單元的像素電極的圖形，具體包括: 在所述襯底基板上形成包括第二薄膜晶體管的源極和漏極的圖形之后，在第二薄膜晶體管的漏極上方形成鈍化層和在所述鈍化層上形成包括像素單元的像素電極的圖形；其中，位于第一行的像素單元中的像素電極通過貫穿所述第一柵極絕緣層、所述第二柵極絕緣層和所述鈍化層的第一過孔與所述第一薄膜晶體管的漏極電性連接，位于第二行的像素單元中的像素電極通過貫穿所述鈍化層的第二過孔與所述第二薄膜晶體管的漏極電性連接。
15.如權(quán)利要求11所述的制備方法，其特征在于: 在所述襯底基板上形成包括第一薄膜晶體管的源極和漏極的圖形之后，在所述第一薄膜晶體管的源極和漏極上形成包括第一薄膜晶體管的有源層的圖形之前，還包括:在所述第一薄膜晶體管的源極與將要形成的有源層之間，以及所述第一薄膜晶體管的漏極與將要形成的有源層之間形成包括有第一歐姆接觸層的圖形；和/或 在所述柵極上形成包括與所述柵極相互絕緣的第二薄膜晶體管的有源層的圖形之后，在所述第二薄膜晶體管的有源層上形成包括第二薄膜晶體管的源極和漏極的圖形之前，還包括:在所述第二薄膜晶體管的有源層與將要形成的源極之間，以及所述第二薄膜晶體管的有源層與將要形成的漏極之間形成包括有第二歐姆接觸層的圖形。
16.如權(quán)利要求11所述的制備方法，其特征在于，在所述襯底基板上形成包括第一薄膜晶體管的源極和漏極的圖形之前，還包括: 在所述襯底基板與將要形成的第一薄膜晶體管之間形成包括有第一擋光層的圖形，且所述第一擋光層在所述襯底基板的正投影覆蓋將要形成的所述第一薄膜晶體管的有源層在所述襯底基板的正投影。
17.—種顯示 裝置，其特征在于，包括如權(quán)利要求1-8任一項(xiàng)所述的陣列基板。
【文檔編號(hào)】G02F1/1362GK103792746SQ201410041098
【公開日】2014年5月14日 申請(qǐng)日期:2014年1月27日 優(yōu)先權(quán)日:2014年1月27日
【發(fā)明者】沈奇雨 申請(qǐng)人:北京京東方光電科技有限公司, 京東方科技集團(tuán)股份有限公司