一種陣列基板及顯示裝置制造方法
【專利摘要】本實用新型公開了一種陣列基板及顯示裝置，該陣列基板包括襯底基板、依次形成在所述襯底基板上的緩沖層、半導體層、柵極絕緣層、柵金屬層、層間介電層、源漏金屬層以及像素電極層，還包括：形成在所述襯底基板與所述緩沖層之間的公共電極層。在本實用新型所述技術方案中，由于可在形成緩沖層之前，在襯底基板上形成公共電極層，使得公共電極層不僅可與像素電極層形成存儲電容，還可與半導體層形成存儲電容，起到了增大陣列基板的存儲電容、提高陣列基板的像素電壓保持率以及降低顯示裝置的閃爍等不良現(xiàn)象的效果；另外，與現(xiàn)有技術相比，由于還可省去后續(xù)保護層及鈍化層等工藝流程，從而還可達到簡化陣列基板的膜層結構以及制作工藝的效果。
【專利說明】—種陣列基板及顯示裝置
【技術領域】
[0001]本實用新型涉及顯示【技術領域】，尤其涉及一種陣列基板及顯示裝置。
【背景技術】
[0002]隨著TFT (Thin Film Transistor,薄膜晶體管)液晶顯示技術的不斷發(fā)展,具備功耗低、分辨率高、反應速度快以及開口率高等特點的基于LTPS (Low TemperaturePoly-silicon，低溫多晶硅)技術的TFT顯示裝置逐漸成為主流，已被廣泛應用于各種電子設備，如液晶電視、智能手機、平板電腦以及數(shù)碼相機等數(shù)字電子設備中。
[0003]但是，在基于LTPS技術的TFT顯示裝置等高分辨率產(chǎn)品中，隨著產(chǎn)品分辨率以及開口率的越來越高，會導致LTPS TFT顯示裝置的陣列基板的像素間距(pixel pitch)越來越小，進而導致陣列基板的存儲電容越來越小。由于對于LTPS TFT陣列基板來說，在同樣大小漏電流情況下，存儲電容越小會導致像素電壓的保持率越低，進而會導致閃爍(Flicker)等不良現(xiàn)象的產(chǎn)生，極大地降低了陣列基板或TFT顯示裝置等高分辨率產(chǎn)品的品質(zhì)，因此，如何在不影響陣列基板開口率的同時提高其存儲電容，已成為業(yè)界亟需解決的問題。
實用新型內(nèi)容
[0004]本實用新型實施例提供了一種陣列基板及顯示裝置，用以解決現(xiàn)有技術中存在的陣列基板的存儲電容較小所導致的陣列基板或顯示裝置品質(zhì)較低的問題。
[0005]本實用新型實施例提供了一種陣列基板，所述陣列基板包括襯底基板、依次形成在所述襯底基板上的緩沖層、半導體層、柵極絕緣層、柵金屬層、層間介電層、源漏金屬層以及像素電極層，還包括:
[0006]形成在所述襯底基板與所述緩沖層之間的公共電極層。
[0007]在本實用新型所述實施例中，可在形成緩沖層之前，在襯底基板上形成公共電極層，使得公共電極層不僅可與像素電極層形成存儲電容，還可與半導體層形成存儲電容，從而起到了增大陣列基板的存儲電容、提高陣列基板的像素電壓保持率以及降低顯示裝置的閃爍等不良現(xiàn)象的效果，提高了陣列基板及顯示裝置的品質(zhì)。
[0008]另外，與現(xiàn)有技術相比，由于所述像素電極層可直接形成在所述源漏金屬層上，因而還可省去后續(xù)保護層及鈍化層等工藝制備流程，從而還可達到簡化陣列基板的膜層結構以及制作工藝的效果。
[0009]進一步地，所述公共電極層在所述襯底基板上的水平投影區(qū)域分別與所述像素電極層在所述襯底基板上的水平投影區(qū)域以及所述半導體層在所述襯底基板上的水平投影
區(qū)域存在重疊。
[0010]進一步地，所述半導體層為多晶硅層。
[0011]進一步地，所述源漏金屬層包括源極、漏極和數(shù)據(jù)線的圖案，所述層間介電層以及柵極絕緣層內(nèi)形成有分別用于將所述源極、漏極與所述半導體層電連接的源極過孔以及漏極過孔。[0012]進一步地，所述公共電極層由透明導電材料制備而成。
[0013]其中，所述透明導電材料為ITO (氧化錫銦)。
[0014]進一步地，本實用新型實施例還提供了一種顯示裝置，所述顯示裝置包括本實用新型實施例中所述的陣列基板。
[0015]本實用新型有益效果如下:
[0016]本實用新型實施例提供了一種陣列基板及顯示裝置，所述陣列基板包括襯底基板、依次形成在所述襯底基板上的緩沖層、半導體層、柵極絕緣層、柵金屬層、層間介電層、源漏金屬層以及像素電極層，還包括:形成在所述襯底基板與所述緩沖層之間的公共電極層。在本實用新型所述實施例中，由于可在形成緩沖層之前，在襯底基板上形成公共電極層，使得公共電極層不僅可與像素電極層形成存儲電容，還可與半導體層形成存儲電容，起到了增大陣列基板的存儲電容、提高陣列基板的像素電壓保持率以及降低顯示裝置的閃爍等不良現(xiàn)象的效果，提高了陣列基板及顯示裝置的品質(zhì)；另外，與現(xiàn)有技術相比，由于還可省去后續(xù)保護層及鈍化層等工藝流程，從而還可達到簡化陣列基板的膜層結構以及制作工藝的效果。
【專利附圖】
【附圖說明】
[0017]為了更清楚地說明本實用新型實施例中的技術方案，下面將對實施例描述中所需要使用的附圖作簡要介紹，顯而易見地，下面描述中的附圖僅僅是本實用新型的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0018]圖1所示為本實用新型實施例一中所述陣列基板的結構示意圖；
[0019]圖2 Ca)所示為本實用新型實施例一中所述陣列基板的制作工藝示意圖一；
[0020]圖2 (b)所示為本實用新型實施例一中所述陣列基板的制作工藝示意圖二 ；
[0021]圖2 (c)所示為本實用新型實施例一中所述陣列基板的制作工藝示意圖三；
[0022]圖2 Cd)所示為本實用新型實施例一中所述陣列基板的制作工藝示意圖四；
[0023]圖2 Ce)所示為本實用新型實施例一中所述陣列基板的制作工藝示意圖五；
[0024]圖2 Cf)所示為本實用新型實施例一中所述陣列基板的制作工藝示意圖六；
[0025]圖2 (g)所示為本實用新型實施例一中所述陣列基板的制作工藝示意圖七；
[0026]圖2 (h)所示為本實用新型實施例一中所述陣列基板的制作工藝示意圖八；
[0027]圖2 (i)所示為本實用新型實施例一中所述陣列基板的制作工藝示意圖九；
[0028]圖3所示為本實用新型實施例一中所述陣列基板的平面結構示意圖。
【具體實施方式】
[0029]為了使本實用新型的目的、技術方案和優(yōu)點更加清楚，下面將結合附圖對本實用新型作進一步地詳細描述，顯然，所描述的實施例僅僅是本實用新型一部分實施例，而不是全部的實施例。基于本實用新型中的實施例，本領域普通技術人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其它實施例，都屬于本實用新型保護的范圍。
[0030]實施例一:
[0031]本實用新型實施例一提供了一種陣列基板，如圖1所示，其為本實用新型實施例一中所述陣列基板的結構示意圖，所述陣列基板包括襯底基板11、依次形成在所述襯底基板11上的緩沖層12、半導體層13、柵極絕緣層14、柵金屬層15、層間介電層16、源漏金屬層17以及像素電極層18，具體地，所述陣列基板還包括:
[0032]形成在所述襯底基板11與所述緩沖層12之間的公共電極層19。
[0033]具體地，所述公共電極層19可部分覆蓋所述襯底基板11，并且，所述公共電極層19在所述襯底基板11上的水平投影區(qū)域分別與所述像素電極層18在所述襯底基板11上的水平投影區(qū)域以及所述半導體層13在所述襯底基板11上的水平投影區(qū)域存在重疊。
[0034]進一步地，所述公共電極層19通常可由透明導電材料制備而成，所述透明導電材料可為ΙΤ0、ΑΖ0 (摻鋁氧化鋅)等材料，本實用新型實施例對此不作任何限定。
[0035]進一步地，所述半導體層13可為多晶硅層或非多晶硅層；具體地，在本實用新型所述實施例中，所述半導體層13通常可為多晶硅層。
[0036]進一步地，所述源漏金屬層17通常可包括源極、漏極和數(shù)據(jù)線的圖案，本實用新型實施例對此不作贅述；相應地，所述層間介電層16以及柵極絕緣層14內(nèi)還可形成有分別用于將所述源漏金屬層17中的源極、漏極與所述半導體層13電連接的源極過孔以及漏極過孔(可分別標號為161或162)，本實用新型實施例對此也不作贅述。
[0037]在本實用新型所述實施例中，可在形成緩沖層12之前，在襯底基板11上形成公共電極層19，使得公共電極層19不僅可與像素電極層18形成存儲電容，還可與半導體層13形成存儲電容，起到了增大陣列基板的存儲電容、提高陣列基板的像素電壓保持率以及降低顯示裝置的閃爍等不良現(xiàn)象的效果，提高了陣列基板及顯示裝置的品質(zhì)。
[0038]另外，與現(xiàn)有技術相比，由于所述像素電極層18與所述源漏金屬層17之間不再設置有保護層、公共電極層以及鈍化層等膜層結構，因此，還可省去后續(xù)保護層及鈍化層等工藝制備流程，從而還可達到簡化陣列基板的膜層結構以及制作工藝的效果。
[0039]具體地，下面以陣列基板制作工藝流程圖的方式對本實用新型實施例中所述陣列基板的結構進行詳細說明，所述陣列基板的制作工藝可以包括以下步驟:
[0040]步驟101:在襯底基板11上形成公共電極層19，具體可如圖2 Ca)所示。
[0041]具體地，所述襯底基板11可以為玻璃基板或塑料基板等，本實用新型實施例對此不作任何限定；進一步地，在所述襯底基板11上形成公共電極層19之前，可對所述襯底基板11進行預清洗操作，之后，可采用沉積、濺射等方式在所述襯底基板11上形成公共電極薄膜層，并通過包括光刻膠涂敷、曝光、顯影、刻蝕、光刻膠剝離等工藝的構圖工藝在所述襯底基板11上形成具備設定圖案的公共電極層19，本實用新型實施例對此不作贅述。
[0042]進一步地，所述公共電極層19的圖案可以部分覆蓋所述襯底基板11，并且，為了達到增加陣列基板的存儲電容的目的，在本實用新型所述實施例中，所述公共電極層19的圖案通?？蓾M足以下條件:所述公共電極層19在所述襯底基板11上的水平投影區(qū)域分別與像素電極層18在所述襯底基板11上的水平投影區(qū)域以及半導體層13在所述襯底基板11上的水平投影區(qū)域存在重疊，從而使得所述公共電極層19不僅可與像素電極層18形成存儲電容，還可與半導體層13形成存儲電容，進而達到增大陣列基板的存儲電容、提高陣列基板及顯示裝置產(chǎn)品性能的目的。
[0043]需要說明的是，所述公共電極層19的圖案還可以全部覆蓋所述襯底基板11，這樣可以減小一次構圖工藝，但會增加一些不必要的寄生電容，因此，優(yōu)選地，所述公共電極層19的圖案部分覆蓋所述襯底基板，并且，其在所述襯底基板11上的水平投影區(qū)域分別與像素電極層18在所述襯底基板11上的水平投影區(qū)域以及半導體層13在所述襯底基板11上的水平投影區(qū)域存在重疊。
[0044]步驟102:在所述公共電極層19上形成緩沖層12，具體可如圖2 (b)所示。
[0045]具體地，在本實用新型所述實施例中，可采用CVD (Chemical Vapor Deposition,化學氣相沉積)等方法在所述公共電極層19上沉積緩沖層12 ;進一步地，所述緩沖層12可以為氮化硅薄膜層和氧化硅薄膜層所組成的雙層絕緣層結構，也可以為氮化硅薄膜層或氧化硅薄膜層等單層絕緣層結構，本實用新型實施例對此不作任何限定。
[0046]步驟103:在所述緩沖層12上形成半導體層13，具體可如圖2 (C)所示。
[0047]具體地，所述半導體層13可為多晶硅層或非多晶硅層；當所述半導體層13為多晶硅層時，可采用CVD等方法在所述緩沖層12上沉積非晶硅層，并采用準分子激光退火(ELA)或固相結晶(SPC)等方法將所述非晶硅晶化為多晶硅，之后，再通過包括光刻膠涂敷、曝光、顯影、刻蝕、光刻膠剝離等工藝的構圖工藝形成所需的多晶硅圖案。
[0048]步驟104:在所述半導體層13上形成柵極絕緣層14，具體可如圖2 Cd)所示。
[0049]具體地，可采用CVD等方法在所述半導體層13上沉積柵極絕緣層14 ;進一步地，所述柵極絕緣層14可為氧化硅層、氮化硅層或由氧化硅層和氮化硅層所組成的復合絕緣層等，本實用新型實施例對此不作任何限定。
[0050]步驟105:在所述柵極絕緣層14上形成柵金屬層15，具體可如圖2 Ce)所示。
[0051]具體地，所述柵金屬層15可包括柵極、柵線與公共電極線的圖案，本實用新型實施例對此不作贅述；并且，在所述柵極絕緣層14上形成柵金屬層15時，可采用PVD(Physical Vapor Deposition,物理氣相沉積)等方法在所述柵極絕緣層14上形成一金屬層，并通過包括光刻膠涂敷、曝光、顯影、刻蝕、光刻膠剝離等工藝的構圖工藝在所述柵極絕緣層14上一次形成柵極、柵線與公共電極線的圖案。
[0052]進一步地，所述金屬層可以為鋁層、鎢層、鉻層或其他金屬及金屬化合物導電層等，本實用新型實施例對此不作任何限定。
[0053]步驟106:在所述柵金屬層15上形成層間介電層16，具體可如圖2 (f)所示。
[0054]具體地，可采用CVD等方法在所述柵金屬層15上沉積所述層間介電層16，以起到保護所述柵金屬層15、并隔離所述柵金屬層15和后續(xù)源漏金屬層17的目的；其中，所述層間介電層16可由氧化硅、氮化硅等材料制備而成，本實用新型實施例對此不作任何限定。
[0055]步驟107:在所述層間介電層16及所述柵極絕緣層14之內(nèi)形成貫通至所述半導體層13的源極過孔與漏極過孔(其中，所述源極過孔與漏極過孔可分別標號為161或162)，具體可如圖2 (g)所示。
[0056]具體地，可采用一次或多次構圖工藝在所述層間介電層16及所述柵極絕緣層14之內(nèi)形成可直達所述半導體層13的源極過孔、漏極過孔，本實用新型實施例對此不作任何限定。
[0057]步驟108:在所述源極過孔161、漏極過孔162內(nèi)以及具備所述源極過孔161、漏極過孔162的層間介電層16上形成包括源極、漏極(其中，所述源極、漏極可分別標號為171或172)的源漏金屬層17，具體可如圖2 (h)所示。
[0058]具體地，在本步驟108中，可在具備源極過孔161以及漏極過孔162的層間介電層16表面沉積一導電材料，并通過包括光刻膠涂敷、曝光、顯影、刻蝕、光刻膠剝離等工藝的構圖工藝來形成包括所述源極171、漏極172的源漏金屬層17。
[0059]其中，所述導電材料可以為鋁、鎢、鉻或其他金屬及金屬化合物等，本實用新型實施例對此不作任何限定。
[0060]需要說明的是，由于所述源漏金屬層17通?？砂ㄔ礃O、漏極和數(shù)據(jù)線的圖案，因此，與現(xiàn)有技術類似，在本步驟108中，在形成源極171、漏極172的同時，還可以同時形成數(shù)據(jù)線(Data)，本實用新型實施例對此不作贅述。
[0061]步驟109:在所述源漏金屬層17上形成像素電極層18，具體可如圖2 (i)所示。
[0062]具體地，可采用CVD等方法在所述源漏金屬層17上沉積一透明導電材料層，并通過包括光刻膠涂敷、曝光、顯影、刻蝕、光刻膠剝離等工藝的構圖工藝來得到具備設定圖案的像素電極層18。
[0063]需要說明的是，所得到的像素電極層18通常可與所述源漏金屬層17中的漏極172電連接，本實用新型實施例對此不再進行贅述。
[0064]也就是說，經(jīng)過上述步驟101?步驟109之后，可得到本實用新型實施例中所述的陣列基板，具體地，所得到的陣列基板的平面結構示意圖可如圖3所示(圖3中，VIAl可指源極過孔161、VIA2可指漏極過孔162，并且，為了示意清楚，圖3中的各層結構均是透明或半透明的樣式示意)，其中，所述公共電極層(Vcom) 19除了可以位于所述像素電極層(Pixel)18之下外，還可擴大范圍至所述像素電極層18 —側的半導體層13(即圖3中所述的active層)之下，從而使得所述公共電極層19不僅可與像素電極層18形成存儲電容，還可與半導體層13形成存儲電容，在達到簡化陣列基板制作工藝、膜層結構的基礎上，達到了增大陣列基板的存儲電容、提高陣列基板及顯示裝置產(chǎn)品性能的目的。
[0065]本實用新型實施例一提供了一種陣列基板，所述陣列基板包括襯底基板、依次形成在所述襯底基板上的緩沖層、半導體層、柵極絕緣層、柵金屬層、層間介電層、源漏金屬層以及像素電極層，還包括:形成在所述襯底基板與所述緩沖層之間的公共電極層。在本實用新型所述實施例中，由于可在形成緩沖層之前，在襯底基板上形成公共電極層，使得公共電極層不僅可與像素電極層形成存儲電容，還可與半導體層形成存儲電容，起到了增大陣列基板的存儲電容、提高陣列基板的像素電壓保持率以及降低顯示裝置的閃爍等不良現(xiàn)象的效果，提高了陣列基板及顯示裝置的品質(zhì)；另外，與現(xiàn)有技術相比，由于還可省去后續(xù)保護層及鈍化層等工藝流程，從而還可達到簡化陣列基板的膜層結構以及制作工藝的效果。
[0066]需要說明的是，本實用新型實施例均以半導體層為多晶硅層的頂柵型TFT為例進行說明，對于半導體層為非晶硅層等的TFT，本實用新型實施例同樣適用，且對于底柵型TFT或者其他結構變形的TFT，只要需要通過增加正對面積而增大存儲電容的方案，也都屬于本實用新型實施例的保護范圍。
[0067]實施例二:
[0068]本實用新型實施例二提供了一種顯示裝置，所述顯示裝置可以為液晶顯示面板、電子紙、OLED (Organic Light-Emitting Diode,有機發(fā)光二極管)面板、手機、平板電腦、電視機、顯示器、筆記本電腦、數(shù)碼相框、導航儀等任何具備顯示功能的產(chǎn)品或部件，本實用新型實施例對此不作任何限定；具體地，所述顯示裝置包括本實用新型實施例一中所述的陣列基板，本實用新型實施例二對此不再贅述。[0069]需要說明的是，本實用新型實施例中所述的顯示裝置可以為TN (TwistedNematic,扭曲向列)模式、VA (Vertical Alignment,垂直取向)模式、IPS (In-PlaneSwitching,平面轉換技術)模式或 ADS (Advanced Super Dimension Switch,高級超維場轉換技術)模式，本實用新型實施例對此不作任何限定；較優(yōu)地，本實用新型實施例中所述的顯示裝置尤其適用于IPS模式和ADS模式。
[0070]顯然，本領域的技術人員可以對本實用新型進行各種改動和變型而不脫離本實用新型的精神和范圍。這樣，倘若本實用新型的這些修改和變型屬于本實用新型權利要求及其等同技術的范圍之內(nèi)，則本實用新型也意圖包含這些改動和變型在內(nèi)。
【權利要求】
1.一種陣列基板，包括襯底基板、依次形成在所述襯底基板上的緩沖層、半導體層、柵極絕緣層、柵金屬層、層間介電層、源漏金屬層以及像素電極層，其特征在于，還包括: 形成在所述襯底基板與所述緩沖層之間的公共電極層。
2.如權利要求1所述的陣列基板，其特征在于， 所述公共電極層在所述襯底基板上的水平投影區(qū)域分別與所述像素電極層在所述襯底基板上的水平投影區(qū)域以及所述半導體層在所述襯底基板上的水平投影區(qū)域存在重疊。
3.如權利要求1所述的陣列基板，其特征在于，所述半導體層為多晶硅層。
4.如權利要求3所述的陣列基板，其特征在于，所述源漏金屬層包括源極、漏極和數(shù)據(jù)線的圖案，所述層間介電層以及柵極絕緣層內(nèi)形成有分別用于將所述源極、漏極與所述半導體層電連接的源極過孔以及漏極過孔。
5.如權利要求1所述的陣列基板，其特征在于， 所述公共電極層由透明導電材料制備而成。
6.如權利要求5所述的陣列基板，其特征在于， 所述透明導電材料為氧化錫銦。
7.—種顯示裝置，其特征在于，包括權利要求1?6任一所述的陣列基板。
【文檔編號】G02F1/1362GK203481232SQ201320584570
【公開日】2014年3月12日 申請日期:2013年9月22日 優(yōu)先權日:2013年9月22日
【發(fā)明者】孫建, 李成, 安星俊, 柳奉烈 申請人:京東方科技集團股份有限公司, 鄂爾多斯市源盛光電有限責任公司