二防涌浪電路23,如圖2所示；
[0038]如圖2所示，第一延時電路21的第一輸入端與高電壓電平信號線(對應高電壓電平 信號ELVDD)相連，第二輸入端與低電壓電平信號線(對應低電壓電平信號ELVSS)相連，輸出 端與第一防涌浪電路22和第二防涌浪電路23相連，用于在初始化階段，控制第一防涌浪電 路22不工作，控制第二防涌浪電路23工作；以及用于對輸出端的電壓進行延時，在初始化階 段結(jié)束后，控制第一防涌浪電路22工作，控制第二防涌浪電路23不工作；
[0039]第一防涌浪電路22連接在有機發(fā)光顯示面板的第一輸入端(對應低電壓電平信號 ELVSS_MDL)和第一延時電路21的第二輸入端之間，用于在初始化階段結(jié)束后控制輸入到有 機發(fā)光顯示面板的第一輸入端的電壓值；
[0040]第二防涌浪電路23連接在有機發(fā)光顯示面板的第一輸入端和有機發(fā)光顯示面板 的第二輸入端(對應高電壓電平信號ELVDD_MDL)之間，有機發(fā)光顯示面板的第二輸入端與 第一延時電路的第一輸入端相連，用于在初始化階段控制輸入到有機發(fā)光顯示面板的第一 輸入端的電壓值。
[0041]具體地，如圖2所示，本發(fā)明具體實施例中的第一延時電路21包括第一電阻R1、第 二電阻R2、第一電容C1和運算放大器0P;其中，第一電阻R1的一端與第一延時電路21的第二 輸入端(對應低電壓電平信號ELVSS)相連，另一端與第二電阻R2相連;第二電阻R2的另一端 與第一延時電路21的第一輸入端(對應高電壓電平信號ELVDD)相連;第一電容C1并聯(lián)連接 在第一電阻R1的兩端;運算放大器0P的同相端B連接在第一電阻R1和第二電阻R2之間，反相 端C與參考電壓端相連，輸出端A與第一防涌浪電路22和第二防涌浪電路23相連。
[0042]本發(fā)明具體實施例中的第一防涌浪電路22包括第一薄膜晶體管T1，第一薄膜晶體 管T1的柵極與運算放大器0P的輸出端A相連，源極與第一延時電路21的第二輸入端(對應低 電壓電平信號ELVSS)相連，漏極與有機發(fā)光顯示面板的第一輸入端(對應低電壓電平信號 ELVSS_MDL)相連。
[0043] 本發(fā)明具體實施例中的第二防涌浪電路23包括第二薄膜晶體管T2,第二薄膜晶體 管T2的柵極與運算放大器0P的輸出端A相連，源極與有機發(fā)光顯示面板的第一輸入端(對應 低電壓電平信號ELVSS_MDL)相連，漏極與有機發(fā)光顯示面板的第二輸入端(對應高電壓電 平信號ELVDD_MDL)相連。
[0044] 優(yōu)選地，本發(fā)明具體實施例中第一薄膜晶體管T1為P型薄膜晶體管，第二薄膜晶體 管T2為N型薄膜晶體管。
[0045] 下面詳細介紹本發(fā)明具體實施例中軟啟動電路的工作原理，說明通過軟啟動電路 的設(shè)置，能夠限制開機時的電流涌浪，降低顯示器顯示不良的風險；以及解決顯示面板在初 始化階段產(chǎn)生漏電的問題，提升DC-DC電源驅(qū)動芯片的信賴性。
[0046] 如圖2所示，DC-DC電源驅(qū)動芯片開始工作時，產(chǎn)生高電壓電平信號ELVDD和低電壓 電平信號ELVSS，由于第一延時電路21的第一輸入端與高電壓電平信號線相連，第二輸入端 與低電壓電平信號線相連，此時觸發(fā)第一延時電路21開始工作。運算放大器0P的反相端C連 接參考電壓VREF，在高電壓電平信號ELVDD產(chǎn)生后的初始化階段，可以忽略在第二電阻R2上 的電壓降，運算放大器0P的同相端B的電壓VB = ELVDD，此時VB大于VREF，運算放大器0P的輸 出端A輸出的電壓為VA = ELVDD，此時第二薄膜晶體管T2開啟，第一薄膜晶體管T1關(guān)閉，有機 發(fā)光顯示面板的第一輸入端輸入的電壓值為:ELVSS_MDL = ELVDD_MDL-VDS，其中，VDS表示 第二薄膜晶體管T2的源極和漏極之間的電壓。
[0047]在該初始化階段，由于第一薄膜晶體管T1關(guān)閉，將有機發(fā)光顯示面板的第一輸入 端(對應低電壓電平信號ELVSS_MDL)和DC-DC電源驅(qū)動芯片的第二輸入端(對應低電壓電平 信號ELVSS)隔離，能夠防止有機發(fā)光顯示面板產(chǎn)生漏電對DC-DC電源驅(qū)動芯片的ELVSS引腳 造成的沖擊，從而保護DC-DC電源驅(qū)動芯片，提升DC-DC電源驅(qū)動芯片的信賴性。
[0048]另外，有機發(fā)光顯示面板的第一輸入端輸入的電壓值為：ELVDD_MDL-VDS，即為 ELVDD-VDS，其中VDS的值較小，有機發(fā)光顯示面板的第一輸入端輸入的電壓在初始化時的 電位接近ELVDD，使得有機發(fā)光顯示面板中發(fā)光二極管的壓差較小，從而能夠限制開機時的 電流涌浪，降低顯示不良發(fā)生的風險。
[0049] 隨著時間的推移，運算放大器0P的同相端B的電壓從ELVDD下降到VREF，這個過程 中所需要的時間為：
[0050]
[0051] 其中：τ為第一延時電路21的延時系數(shù)，t = R2XC1;V為高電壓電平信號ELVDD。 [0052]當運算放大器0P的同相端B的電壓VB = VREF時，運算放大器0P的輸出開始極性翻 轉(zhuǎn)，對第一電容C1充電基本達到0.99V時，第一延時電路達到穩(wěn)定狀態(tài)，這個過程大約需要 的時間為4τ到5τ，第一延時電路達到穩(wěn)定狀態(tài)時，運算放大器0P的同相端B的電壓最終為：
[0053]當?shù)谝谎訒r電路延時結(jié)束后，運算放大器0Ρ的同相端Β的電壓VB1小于VREF，輸出 端的電壓極性翻轉(zhuǎn)，此時運算放大器0Ρ的輸出端Α輸出的電壓為VA = ELVSS，此時第二薄膜 晶體管T2關(guān)閉，第一薄膜晶體管T1開啟，第一薄膜晶體管T1開啟門限電壓為V0N=Vth〈0,當 第一薄膜晶體管T1的柵極電壓滿足VGS〈V0N時，第一薄膜晶體管T1開始啟動，DC-DC電源驅(qū) 動芯片將低電壓電平信號ELVSS通過第一薄膜晶體管T1輸出到有機發(fā)光顯示面板，本發(fā)明 具體實施例中的有機發(fā)光顯不器正常開啟。
[0054]優(yōu)選地，如圖3所示，本發(fā)明具體實施例中的軟啟動電路還包括第二延時電路24， 第二延時電路24的一端與第一延時電路21的輸出端相連，另一端與第一防涌浪電路22相 連，用于控制第一防涌浪電路22的工作。
[0055] 具體地，第二延時電路24包括第三電阻R3、第四電阻R4和第二電容C2;第三電阻R3 的一端與接地信號線連接，另一端與第四電阻R4連接;第四電阻R4的一端與第一薄膜晶體 管T1的柵極相連，另一端與運算放大器0P的輸出端相連;第二電容C2并聯(lián)連接在第三電阻 R3的兩端。
[0056]第二延時電路24的工作過程與第一延時電路21的工作過程類似，延時系數(shù)為τ = R4XC2,此時運算放大器0Ρ的輸出端Α輸出的電壓由VA = ELVSS開始逐漸變?yōu)榻拥囟说碾?壓，第一薄膜晶體管T1的柵極電壓為：
[0057]
I 一薄膜 晶體管T1開啟門限電壓為V0N，由于第二延時電路24的延時作用，第一薄膜晶體管T1的電壓 達到開啟門限的時間為：
[0058]
[0059] 其中：τ為第二延時電路24的延時系數(shù)，t = R4XC2;V為高電壓電平信號ELVDD。 [0060]根據(jù)P型薄膜晶體管的電流和柵源電壓曲線，開始時通過第一薄膜晶體管T1的電 流被限制到很小，隨著柵源電壓的絕對值的上升，允許通過的電流才逐步上升，即本發(fā)明具 體實施例中的第一薄膜晶體管T1是逐漸開啟的。此時DC-DC電源驅(qū)動芯片提供的低電壓電 平信號ELVSS在第一薄膜晶體管T1的作用下，加載到有機發(fā)光顯示面板的第一輸入端(對應 低電壓電平信號ELVSS_MDL)有一個緩慢上升的過程，從而在有機發(fā)光顯示器開機時，能夠 進一步限制開機時的電流涌浪。
[0061]本發(fā)明具體實施例在第一延時電路和第二延時電路的作用下，有機發(fā)光顯示面板 的啟動時間為T = T1+T2,經(jīng)過T后有機發(fā)光顯示面板的第一輸入端(對應低電壓電平信號 ELVSS_MDL)開始輸出有機發(fā)光顯示面板所需要的電壓值，ELVSS_MDL經(jīng)過整個電路后上升 時間大約為5τ-Τ2,這個時間可以滿足實際電路設(shè)計的要求，在時間設(shè)計中，具體的延時時 間通過兩級電阻電容(RC)延時電路進行設(shè)計。
[0062]本發(fā)明具體實施例的有機發(fā)光顯示器在關(guān)機時，DC-DC電源驅(qū)動芯片產(chǎn)生的高電 壓電平信號ELVDD和低電壓電平信號ELVSS掉電，第一延時電路中的第一電阻R1和第一電容 C1組成快速放電電路，第一薄膜晶體管T1和第二薄膜晶體管T2快速關(guān)斷實現(xiàn)快速放電。 [0063]優(yōu)選地，如圖4所示，本發(fā)明具體實施例中的有機發(fā)光顯示器還包括設(shè)置在有機發(fā) 光顯示面板的第一輸入端(對應低電壓電平信號E