技術(shù)領(lǐng)域

所描述的技術(shù)總體上涉及一種有機(jī)發(fā)光二極管顯示器。

背景技術(shù)：

平板顯示器的示例包括有機(jī)發(fā)光二極管(OLED)顯示器、液晶顯示器和等離子體顯示面板等。

在這些平板顯示器中，OLED顯示器包括形成在基底上的薄膜晶體管和OLED。

在典型的OLED顯示器中，通過諸如光刻工藝的MEMS技術(shù)在基底上方制造薄膜晶體管。

在此背景技術(shù)部分公開的以上信息僅用于增強(qiáng)對(duì)所描述的技術(shù)的背景的理解，因此其可能包含不組成本領(lǐng)域的普通技術(shù)人員在本國已知的現(xiàn)有技術(shù)的信息。

技術(shù)實(shí)現(xiàn)要素：

一個(gè)發(fā)明方面涉及一種OLED顯示器，即使在基底上不期望地出現(xiàn)多個(gè)薄膜晶體管的有源圖案的寬度之間的差異，所述OLED顯示器也可以抑制在基底上出現(xiàn)供應(yīng)到多個(gè)OLED的電流值之間的差異。

另一方面是一種OLED顯示器，所述OLED顯示器包括：基底，包括顯示圖像的顯示區(qū)域；多個(gè)有機(jī)發(fā)光元件，形成在基底的顯示區(qū)域上并彼此分開；多個(gè)像素電路，形成在基底的顯示區(qū)域上，并且包括分別連接到所述多個(gè)有機(jī)發(fā)光元件的多個(gè)薄膜晶體管和通過接觸孔將所述多個(gè)薄膜晶體管中的任意一個(gè)和另一個(gè)連接的節(jié)點(diǎn)線，其中，所述多個(gè)像素電路之中的形成在顯 示區(qū)域的第一區(qū)域中的第一像素電路的接觸孔不同于形成在顯示區(qū)域的第二區(qū)域中的第二像素電路的接觸孔。

基底還可以包括與顯示區(qū)域相鄰的非顯示區(qū)域，顯示區(qū)域的第二區(qū)域與第一區(qū)域相比可以較靠近非顯示區(qū)域。

第二像素電路的接觸孔可以具有比第一像素電路的接觸孔大的面積。

第二像素電路還可以包括與接觸孔相鄰的至少一個(gè)附加接觸孔。

第二像素電路的節(jié)點(diǎn)線可以通過附加接觸孔將所述多個(gè)薄膜晶體管中的任意一個(gè)和另一個(gè)連接。

所述多個(gè)薄膜晶體管還可以包括連接到有機(jī)發(fā)光元件的驅(qū)動(dòng)薄膜晶體管和連接到驅(qū)動(dòng)薄膜晶體管的至少一個(gè)開關(guān)薄膜晶體管。

第二像素電路的接觸孔可以與驅(qū)動(dòng)薄膜晶體管的有源圖案疊置。

第一像素電路的接觸孔可以不與驅(qū)動(dòng)薄膜晶體管的有源圖案疊置。

第一像素電路的接觸孔可以與驅(qū)動(dòng)薄膜晶體管的有源圖案疊置，第二像素電路的接觸孔可以與驅(qū)動(dòng)薄膜晶體管的有源圖案疊置，并具有比第一像素電路的接觸孔寬的面積。

OLED顯示器還可以包括在基底上沿一個(gè)方向延伸并連接到所述多個(gè)薄膜晶體管的數(shù)據(jù)線，所述多個(gè)薄膜晶體管可以包括：第一薄膜晶體管，形成在基底上，并且包括連接到有機(jī)發(fā)光元件的第一有源圖案和形成在第一有源圖案上并通過接觸孔接觸節(jié)點(diǎn)線的第一柵電極；第二薄膜晶體管，連接到第一有源圖案的一端，并且包括連接到數(shù)據(jù)線的第二有源圖案和形成在第二有源圖案上的第二柵電極；第三薄膜晶體管，連接到第一有源圖案的另一端，并且包括通過節(jié)點(diǎn)線連接到第一柵電極的第三有源圖案和形成在第三有源圖案上的第三柵電極。

節(jié)點(diǎn)線可以與數(shù)據(jù)線形成在同一層上。

OLED顯示器還可以包括：第一掃描線，形成在第二有源圖案上以與第二有源圖案和第三有源圖案交叉并連接到第二柵電極和第三柵電極；驅(qū)動(dòng)電源線，在第一掃描線上與數(shù)據(jù)線相鄰以與第一掃描線交叉，并連接到第一有源圖案。

OLED顯示器還可以包括：電容器電極，在第一柵電極上連接到驅(qū)動(dòng)電源線，并與第一柵電極疊置以與第一柵電極一起形成電容器。

電容器電極還包括與接觸孔連通的開口。

所述多個(gè)薄膜晶體管還可以包括：第四薄膜晶體管，連接到第三有源圖案，并且包括通過節(jié)點(diǎn)線連接到第一柵電極的第四有源圖案和形成在第四有源圖案上的第四柵電極；第二掃描線，形成在第四有源圖案上以與第四有源圖案交叉，并連接到第四柵電極，還可以包括連接到第四有源圖案的初始化電源線。

所述多個(gè)薄膜晶體管還可以包括：第五薄膜晶體管，包括將第一有源圖案和驅(qū)動(dòng)電源線連接的第五有源圖案和形成在第五有源圖案上的第五柵電極；第六薄膜晶體管，包括將第一有源圖案和有機(jī)發(fā)光元件連接的第六有源圖案和形成在第六有源圖案上的第六柵電極，還可以包括形成在第五有源圖案和第六有源圖案上以分別與第五有源圖案和第六有源圖案交叉并分別連接到第五柵電極和第六柵電極的發(fā)光控制線。

所述多個(gè)薄膜晶體管還可以包括具有連接到第四有源圖案的第七有源圖案和形成在第七有源圖案上的第七柵電極的第七薄膜晶體管，還可以包括形成在第七有源圖案上以與第七有源圖案交叉并連接到第七柵電極的第三掃描線。

另一方面是一種OLED顯示器，所述OLED顯示器包括：基底，包括顯示圖像的顯示區(qū)域；多個(gè)有機(jī)發(fā)光元件，形成在基底的顯示區(qū)域上并彼此分開；多個(gè)像素電路，形成在基底的顯示區(qū)域上并包括分別連接到所述多個(gè)有機(jī)發(fā)光元件的多個(gè)薄膜晶體管和通過接觸孔將所述多個(gè)薄膜晶體管中的任意一個(gè)和另一個(gè)連接的節(jié)點(diǎn)線，其中，與形成在顯示區(qū)域的第二區(qū)域中的第二像素電路的接觸孔相比，所述多個(gè)像素電路中的形成在顯示區(qū)域的第一區(qū)域中的第一像素電路的接觸孔具有較大的面積。

另一方面是一種OLED顯示器，所述OLED顯示器包括：基底，包括顯示圖像的顯示區(qū)域；多個(gè)有機(jī)發(fā)光元件，形成在基底的顯示區(qū)域上并彼此分開；多個(gè)像素電路，形成在基底的顯示區(qū)域上，并且包括分別連接到所述多個(gè)有機(jī)發(fā)光元件的多個(gè)薄膜晶體管和通過接觸孔將所述多個(gè)薄膜晶體管中的任意一個(gè)和另一個(gè)連接的節(jié)點(diǎn)線，其中，與形成在顯示區(qū)域的第二區(qū)域中的第二像素電路的接觸孔相比，所述多個(gè)像素電路中的形成在顯示區(qū)域的第一區(qū)域中的第一像素電路的接觸孔以較大的數(shù)目存在。

另一方面是一種OLED顯示器，所述OLED顯示器包括：基底，包括顯示圖像的顯示區(qū)域；多個(gè)有機(jī)發(fā)光元件，形成在基底的顯示區(qū)域上并彼此分 開；多個(gè)像素電路，形成在基底的顯示區(qū)域上并且包括分別連接到所述多個(gè)有機(jī)發(fā)光元件的多個(gè)薄膜晶體管和通過接觸孔將所述多個(gè)薄膜晶體管中的任意一個(gè)和另一個(gè)連接的節(jié)點(diǎn)線，其中，所述多個(gè)像素電路中的形成在顯示區(qū)域的第一區(qū)域中的第一像素電路的接觸孔與任何一個(gè)薄膜晶體管的有源圖案疊置，并相較于形成在顯示區(qū)域的第二區(qū)域中的第二像素電路的接觸孔具有較寬的面積。

另一方面是一種有機(jī)發(fā)光二極管(OLED)顯示器，所述OLED顯示器包括：基底，包括構(gòu)造為顯示圖像的顯示區(qū)域，其中，顯示區(qū)域包括第一區(qū)域和第二區(qū)域；多個(gè)OLED，形成在顯示區(qū)域中并且彼此分開；多個(gè)像素電路，形成在顯示區(qū)域中，并包括第一區(qū)域中的第一像素電路和第二區(qū)域中的第二像素電路，其中，第一接觸孔和第二接觸孔分別形成在第一像素電路和第二像素電路中，其中，每個(gè)像素電路包括1)具有第一TFT和第二TFT并電連接到OLED的多個(gè)薄膜晶體管(TFT)以及2)構(gòu)造為通過第一接觸孔和第二接觸孔將第一TFT電連接到第二TFT的節(jié)點(diǎn)線，其中，第一接觸孔不同于第二接觸孔。

在上面的OLED顯示器中，基底還包括圍繞顯示區(qū)域的非顯示區(qū)域，其中，顯示區(qū)域的第二區(qū)域比第一區(qū)域靠近非顯示區(qū)域。

在上面的OLED顯示器中，第二接觸孔比第一接觸孔面積大。

在上面的OLED顯示器中，第二像素電路還包括位于與第二接觸孔相鄰的第三接觸孔。

在上面的OLED顯示器中，TFT包括第三TFT和第四TFT，其中，第二像素電路的節(jié)點(diǎn)線還被構(gòu)造為通過第三接觸孔將第三TFT電連接到第四TFT。

在上面的OLED顯示器中，TFT包括：驅(qū)動(dòng)TFT，電連接到OLED；至少一個(gè)開關(guān)TFT，電連接到驅(qū)動(dòng)TFT。

在上面的OLED顯示器中，第二接觸孔在OLED顯示器的深度維度上與驅(qū)動(dòng)TFT的有源圖案疊置。

在上面的OLED顯示器中，第一接觸孔在OLED顯示器的深度維度上不與驅(qū)動(dòng)TFT的有源圖案疊置。

在上面的OLED顯示器中，第一接觸孔在OLED顯示器的深度維度上與驅(qū)動(dòng)TFT的有源圖案疊置，其中，第二接觸孔與驅(qū)動(dòng)TFT的有源圖案疊置并 且具有比第一接觸孔的面積寬的面積。

上面的OLED顯示器還包括形成在基底上方并沿一個(gè)方向延伸的數(shù)據(jù)線，其中，數(shù)據(jù)線電連接到TFT，其中，TFT包括：第一TFT，形成在基底上方，并且包括1)電連接到OLED的第一有源圖案和2)形成在第一有源圖案上并通過第一接觸孔電連接到節(jié)點(diǎn)線的第一柵電極；第二TFT，電連接到第一有圖案圖案的第一端，并且包括1)連接到數(shù)據(jù)線的第二有源圖案和2)形成在第二有源圖案上的第二柵電極；第三TFT，電連接到第一有源圖案的第二端，并且包括1)通過節(jié)點(diǎn)線連接到第一柵電極的第三有源圖案和2)形成在第三有源圖案上的第三柵電極。

在上面的OLED顯示器中，節(jié)點(diǎn)線形成在與數(shù)據(jù)線同一層上。

上面的OLED顯示器還包括：第一掃描線，形成在第二有源圖案上并與第二有源圖案和第三有源圖案交叉，其中，第一掃描線電連接到第二柵電極和第三柵電極；驅(qū)動(dòng)電源線，與數(shù)據(jù)線相鄰形成并與第一掃描線交叉，其中，驅(qū)動(dòng)電源線電連接到第一有源圖案。

上面的OLED顯示器還包括：電容器電極，電連接到驅(qū)動(dòng)電源線，并在OLED顯示器的深度維度上與第一柵電極疊置的以與第一柵電極一起形成電容器。

在上面的OLED顯示器中，電容器電極還包括連接到接觸孔的開口。

在上面的OLED顯示器中，TFT還包括第四TFT，第四TFT連接到第三有源圖案，并且包括1)通過節(jié)點(diǎn)線電連接到第一柵電極的第四有源圖案和2)形成在第四有源圖案上的第四柵電極，其中，OLED顯示器還包括：第二掃描線，形成在第四有源圖案上并與第四有源圖案交叉，其中，第二掃描線電連接到第四柵電極；初始化電源線，電連接到第四有源圖案。

在上面的OLED顯示器中，TFT還包括：第五TFT，包括1)被構(gòu)造為將第一有源圖案電連接到驅(qū)動(dòng)電源線的第五有源圖案和2)形成在第五有源圖案上的第五柵電極；第六TFT，包括1)被構(gòu)造為將第一有源圖案電連接到OLED的第六柵電極和2)形成在第六有源圖案上的第六柵電極，其中，OLED顯示器還包括形成在第五有源圖案和第六有源圖案上并與第五有源圖案和第六有源圖案交叉的發(fā)光控制線，其中，發(fā)光控制線電連接到第五柵電極和第六柵電極。

在上面的OLED顯示器，TFT還包括第七TFT，第七TFT包括1)電連 接到第四有源圖案的第七有源圖案和2)形成在第七有源圖案上的第七柵電極，其中，OLED顯示器還包括形成在第七有源圖案上并與第七有源圖案交叉的第三掃描線，其中，第三掃描線電連接到第七柵電極。

另一方面是一種有機(jī)發(fā)光二極管(OLED)顯示器，所述OLED顯示器包括：基底，包括被構(gòu)造為顯示圖像的顯示區(qū)域，其中，顯示區(qū)域包括第一區(qū)域和第二區(qū)域；多個(gè)OLED，形成在顯示區(qū)域中并且彼此分開；多個(gè)像素電路，形成在顯示區(qū)域中，每個(gè)像素電路包括第一區(qū)域中的第一像素電路和第二區(qū)域中的第二像素電路，其中，第一接觸孔和第二接觸孔分別形成在第一像素電路和第二像素電路中，其中，每個(gè)像素電路包括1)具有第一TFT和第二TFT并且電連接到OLED的多個(gè)薄膜晶體管以及2)被構(gòu)造為通過第一接觸孔和第二接觸孔將第一TFT電連接到第二TFT的節(jié)點(diǎn)線，其中，第二接觸孔比第一接觸孔面積大。

另一方面是一種有機(jī)發(fā)光二極管(OLED)顯示器，所述OLED顯示器包括：基底，包括被構(gòu)造為顯示圖像的顯示區(qū)域，其中，顯示區(qū)域包括第一區(qū)域和第二區(qū)域；多個(gè)OLED，形成在顯示區(qū)域中并且彼此分開；多個(gè)像素電路，形成在顯示區(qū)域中并且包括第一區(qū)域中的第一像素電路和第二區(qū)域中的第二像素電路，其中，每個(gè)像素電路包括1)具有第一TFT和第二TFT并電連接到OLED的多個(gè)TFT以及2)被構(gòu)造為通過一個(gè)或更多個(gè)接觸孔將第一TFT電連接到第二TFT的節(jié)點(diǎn)線，其中，第一像素電路的接觸孔的數(shù)目比第二像素電路的接觸孔的數(shù)目大。

另一方面是一種有機(jī)發(fā)光二極管(OLED)顯示器，所述OLED顯示器包括：基底，包括被構(gòu)造為顯示圖像的顯示區(qū)域，其中，顯示區(qū)域包括第一區(qū)域和第二區(qū)域；多個(gè)OLED，形成在顯示區(qū)域中并且彼此分開；多個(gè)像素電路，形成在顯示區(qū)域中并且包括第一區(qū)域中的第一像素電路和第二區(qū)域中的第二像素電路，其中，第一接觸孔和第二接觸孔分別形成在第一像素電路和第二像素電路中，其中，每個(gè)像素電路包括1)具有第一TFT和第二TFT并電連接到OLED的多個(gè)TFT以及2)被構(gòu)造為通過第一接觸孔和第二接觸孔將第一TFT電連接到第二TFT的節(jié)點(diǎn)線，其中，第一接觸孔與TFT中的一個(gè)的有源圖案疊置，并且比第二接觸孔面積大。

在上面的OLED顯示器中，第二像素電路的接觸孔位于這一個(gè)TFT的有源圖案的溝道區(qū)域中。

另一方面是一種有機(jī)發(fā)光二極管(OLED)顯示器，所述OLED顯示器包括：基底，包括被構(gòu)造為顯示圖像的顯示區(qū)域，其中，顯示區(qū)域包括第一區(qū)域和第二區(qū)域；多個(gè)OLED，形成在顯示區(qū)域中并且彼此分開；多個(gè)像素電路，形成在顯示區(qū)域中并且包括第一區(qū)域中的第一像素電路和第二區(qū)域中的第二像素電路，其中，第一接觸孔和第二接觸孔分別形成在第一像素電路和第二像素電路中，其中，每個(gè)像素電路包括1)具有第一TFT和第二TFT并且電連接到OLED的多個(gè)TFT以及2)被構(gòu)造為通過第一接觸孔和第二接觸孔將第一TFT電連接到第二TFT的節(jié)點(diǎn)線，其中，第一接觸孔在第一像素電路中與多個(gè)TFT中的一個(gè)的有源圖案局部疊置，其中，第二接觸孔在第二像素電路中與多個(gè)TFT中的一個(gè)的有源圖案完全疊置。

根據(jù)至少一個(gè)公開的實(shí)施例，當(dāng)在遍及整個(gè)基底的多個(gè)薄膜晶體管的每個(gè)有源圖案的寬度方面不期望地產(chǎn)生差異時(shí)，OLED顯示器可以抑制分別供應(yīng)到遍及基底的多個(gè)有機(jī)發(fā)光元件的電流的差異。

附圖說明

圖1是示意性示出根據(jù)示例性實(shí)施例的OLED顯示器的平面圖。

圖2是示出根據(jù)圖1中示出的示例性實(shí)施例的OLED顯示器的像素的電路圖。

圖3是示出根據(jù)圖1中示出的示例性實(shí)施例的OLED顯示器的第一像素的布局圖。

圖4是沿圖3的線IV-IV截取的剖視圖。

圖5是示出根據(jù)圖1中示出的示例性實(shí)施例的OLED顯示器的第二像素的布局圖。

圖6是示出在一個(gè)實(shí)驗(yàn)示例中薄膜晶體管根據(jù)其在OLED顯示器中的位置的驅(qū)動(dòng)范圍的圖。

圖7是分別示出在另一實(shí)驗(yàn)示例中具有不同條件的多個(gè)薄膜晶體管的圖。

圖8是示出圖7中示出的多個(gè)薄膜晶體管的各驅(qū)動(dòng)范圍的曲線圖。

圖9是用于解釋根據(jù)示例性實(shí)施例的OLED顯示器的效果的曲線圖。

圖10是示出根據(jù)另一示例性實(shí)施例的OLED顯示器的第二像素的布局圖。

圖11是示出根據(jù)另一示例性實(shí)施例的OLED顯示器的第二像素的布局圖。

圖12是示出根據(jù)另一示例性實(shí)施例的OLED顯示器的第一像素的布局圖。

圖13是示出根據(jù)另一示例性實(shí)施例的OLED顯示器的第二像素的布局圖。

圖14是示出根據(jù)另一示例性實(shí)施例的OLED顯示器的第一像素的布局圖。

圖15是示出根據(jù)另一示例性實(shí)施例的OLED顯示器的第二像素的布局圖。

具體實(shí)施方式

在下面的詳細(xì)描述中，已經(jīng)通過舉例說明的方式簡(jiǎn)單示出和描述了僅某些示例性實(shí)施例。如本領(lǐng)域的技術(shù)人員將理解的，在不脫離所描述的技術(shù)的精神或范圍的所有情況下，可以以各種不同的方式修改所描述的實(shí)施例。

因此，附圖和描述要被認(rèn)為是本質(zhì)上示意性的，而非限制性的，同樣的附圖標(biāo)記在整個(gè)說明書中表示同樣的元件。

此外，在示例性實(shí)施例中，因?yàn)橥瑯拥母綀D標(biāo)記表示具有相同構(gòu)造的元件，所以第一示例性實(shí)施例被代表性地表述，在其他示例性實(shí)施例中，將僅描述與第一示例性實(shí)施例不同的構(gòu)造。

另外，為了理解和易于描述，附圖中示出的每種構(gòu)造的尺寸和厚度被任意示出，但是所描述的技術(shù)不限于此。

在附圖中，為了清楚，夸大了層、膜、面板、區(qū)域等的厚度。在附圖中，為了理解和易于描述，夸大了一些層和區(qū)域的厚度。將理解的是，當(dāng)諸如層、膜、區(qū)域或基底的元件被稱為“在”另一元件“上”時(shí)，該元件可以直接地在所述另一元件上或者也可以存在中間元件。

另外，除非明確相反描述，否則詞語“包括”和諸如“包含”的變型將理解為暗指包括所陳述的元件，而非排除任何其他元件。此外，在說明書中，詞語“在……上”意味著位于目標(biāo)部分的上方或下方，而非本質(zhì)上意味著位于基于重力方向的目標(biāo)部分的上側(cè)上。在此公開中，術(shù)語“基本上”包括完全、幾乎完全或在一些應(yīng)用情況下并根據(jù)本領(lǐng)域技術(shù)人員所通常理解的任何 顯著程度的含義。術(shù)語“連接”可以包括電氣連接。

在下文中，將參照?qǐng)D1至圖5描述根據(jù)示例性示例的OLED顯示器。

圖1是示意性示出根據(jù)示例性實(shí)施例的OLED顯示器的平面圖。在下文中，像素可以意味著顯示圖像的最小單元。

如圖1中所示，根據(jù)示例性實(shí)施例的OLED顯示器包括基底SUB、多個(gè)像素PXn、多條數(shù)據(jù)線DA和數(shù)據(jù)驅(qū)動(dòng)器DD。

基底SUB包括顯示圖像的顯示區(qū)域DIA和與顯示區(qū)域DIA相鄰的非顯示區(qū)域NDA。非顯示區(qū)域NDA可以形成為包圍顯示區(qū)域DIA的邊緣?；譙UB是由玻璃、聚合物或不銹鋼等形成的絕緣基底?；譙UB可以是柔性的、可伸縮的、可折疊的、可彎曲的或可卷曲的?；譙UB是柔性的、可伸縮的、可折疊的、可彎曲的或可卷曲的，從而整個(gè)OLED顯示器可以是柔性的、可伸縮的、可折疊的、可彎曲的或可卷曲的。

像素PXn對(duì)應(yīng)于基底SUB的顯示區(qū)域DIA形成在基底SUB上。像素PXn分別包括像素電路，像素電路包括連接到數(shù)據(jù)線DA并發(fā)射與對(duì)應(yīng)于由數(shù)據(jù)線DA供應(yīng)的數(shù)據(jù)信號(hào)的驅(qū)動(dòng)電流對(duì)應(yīng)的亮度的光的OLED以及控制OLED中流動(dòng)的驅(qū)動(dòng)電流的多個(gè)薄膜晶體管和至少一個(gè)電容器。像素PXn均包括OLED，使得分別包括多個(gè)OLED和連接到OLED的多個(gè)薄膜晶體管的多個(gè)像素電路形成在基底SUB的顯示區(qū)域DIA上。

為了便于解釋，盡管未在圖1中示出，但是像素PXn均可以分別連接到與供應(yīng)不同的掃描信號(hào)的柵極驅(qū)動(dòng)器連接的多條掃描線，并且還可以連接到供應(yīng)電壓的驅(qū)動(dòng)電源線和初始化電源線。此外，作為分別包括在多個(gè)像素PXn中的每個(gè)中的OLED的陰極的第二電極可以連接到共電源。將在下面描述每個(gè)像素的詳細(xì)結(jié)構(gòu)。前述柵極驅(qū)動(dòng)器、掃描線、驅(qū)動(dòng)電源線和初始化電源線將在下面進(jìn)行描述，但不限于此，因此可以以已知的各種形式分別連接到像素PXn。

像素PXn包括形成在基底的顯示區(qū)域DIA的第一區(qū)域AR1中的第一像素PX1和形成在顯示區(qū)域DIA的第二區(qū)域AR2中的第二像素PX2。

這里，基底SUB的顯示區(qū)域DIA的第二區(qū)域AR2可以是與第一區(qū)域AR1相比靠近非顯示區(qū)域NDA的區(qū)域，然而其不限于此，第一區(qū)域AR1和第二區(qū)域AR2可以分別對(duì)應(yīng)于作為基底SUB的顯示區(qū)域DIA中的不同區(qū)域的任意區(qū)域。

數(shù)據(jù)線DA在基底SUB上均沿一個(gè)方向延伸為分別連接到像素PXn。

數(shù)據(jù)驅(qū)動(dòng)器DD形成在基底SUB的非顯示區(qū)域NDA上并連接到數(shù)據(jù)線DA。數(shù)據(jù)驅(qū)動(dòng)器DD對(duì)應(yīng)于從諸如時(shí)序控制器的外部裝置供應(yīng)的控制信號(hào)將數(shù)據(jù)信號(hào)分別供應(yīng)到數(shù)據(jù)線DA。每當(dāng)掃描信號(hào)從掃描線被供應(yīng)到由掃描信號(hào)選擇的一個(gè)像素PXn時(shí)，從數(shù)據(jù)驅(qū)動(dòng)器DD供應(yīng)到數(shù)據(jù)線DA的數(shù)據(jù)信號(hào)被供應(yīng)到所選擇的這一個(gè)像素PXn。接下來，一個(gè)像素PXn被充以與數(shù)據(jù)信號(hào)對(duì)應(yīng)的電壓并且發(fā)射與其對(duì)應(yīng)的亮度的光。

接下來，將參照?qǐng)D2更詳細(xì)地描述根據(jù)示例性實(shí)施例的OLED顯示器的一個(gè)像素PXn的電路。

圖2是示出根據(jù)圖1中示出的示例性實(shí)施例的OLED顯示器的像素的電路圖。

如圖2中所示，根據(jù)示例性實(shí)施例的OLED顯示器的一個(gè)像素PXn包括：像素電路PC，包括多個(gè)薄膜晶體管T1、T2、T3、T4、T5、T6和T7以及電容器Cst；選擇性地連接到薄膜晶體管T1、T2、T3、T4、T5、T6和T7的多條布線Sn、Sn-1、Sn-2、EM、Vin、DA和ELVDD；OLED。

薄膜晶體管T1、T2、T3、T4、T5、T6和T7包括第一薄膜晶體管T1、第二薄膜晶體管T2、第三薄膜晶體管T3、第四薄膜晶體管T4、第五薄膜晶體管T5、第六薄膜晶體管T6和第七薄膜晶體管T7。

第一薄膜晶體管T1的第一柵電極G1分別連接到第三薄膜晶體管T3的第三漏電極D3和第四薄膜晶體管T4的第四漏電極D4，第一源電極S1分別連接到第二薄膜晶體管T2的第二漏電極D2和第五薄膜晶體管T5的第五漏電極D5，第一漏電極D1分別連接到第三薄膜晶體管T3的第三源電極S3和第六薄膜晶體管T6的第六源電極S6。

第二薄膜晶體管T2的第二柵電極G2連接到第一掃描線Sn，第二源電極S2連接到數(shù)據(jù)線DA，第二漏電極D2連接到第一薄膜晶體管T1的第一源電極S1。

第三薄膜晶體管T3的第三柵電極G3連接到第一掃描線Sn，第三源電極S3連接到第一薄膜晶體管T1的第一漏電極D1，第三漏電極D3連接到第一薄膜晶體管T1的第一柵電極G1。

第四薄膜晶體管T4的第四柵電極G4連接到第二掃描線Sn-1，第四源電極S4連接到初始化電源線Vin，第四漏電極D4連接到第一薄膜晶體管T1的 第一柵電極G1。

第五薄膜晶體管T5的第五柵電極G5連接到發(fā)光控制線EM，第五源電極S5連接到驅(qū)動(dòng)電源線ELVDD，第五漏電極D5連接到第一薄膜晶體管T1的第一源電極S1。

第六薄膜晶體管T6的第六柵電極G6連接到發(fā)光控制線EM，第六源電極S6連接到第一薄膜晶體管T1的第一漏電極D1。

第七薄膜晶體管T7的第七柵電極G7連接到第三掃描線Sn-2，第七源電極S7連接到OLED，第七漏電極D7連接到第四薄膜晶體管T4的第四源電極S4。

前述掃描線包括將第一掃描信號(hào)分別傳輸?shù)降诙∧ぞw管T2的第二柵電極G2和第三薄膜晶體管T3的第三柵電極G3的第一掃描線Sn、將第二掃描信號(hào)傳輸?shù)降谒谋∧ぞw管T4的第四柵電極G4的第二掃描線Sn-1、將第三掃描信號(hào)傳輸?shù)降谄弑∧ぞw管T7的第七柵電極G7的第三掃描線Sn-2以及將發(fā)射控制信號(hào)分別傳輸?shù)降谖灞∧ぞw管T5的第五柵電極G5和第六薄膜晶體管T6的第六柵電極G6的發(fā)光控制線EM。

電容器Cst包括連接到驅(qū)動(dòng)電源線ELVDD的一個(gè)電極以及連接到第一柵電極G1和第三薄膜晶體管T3的第三漏電極D3的另一電極。

OLED包括第一電極、形成在第一電極上的第二電極以及形成在第一電極與第二電極之間的有機(jī)發(fā)光層。OLED的第一電極分別連接到第七薄膜晶體管T7的第七源電極S7和第六薄膜晶體管T6的第六漏電極D6，第二電極連接到有共信號(hào)傳輸?shù)降墓搽娫碋LVSS。

作為包括像素電路PC、布線Sn、Sn-1、Sn-2、EM、Vin、DA和ELVDD以及OLED的一個(gè)像素PXn的驅(qū)動(dòng)的示例，首先，當(dāng)?shù)谌龗呙栊盘?hào)被傳輸?shù)降谌龗呙杈€Sn-2以導(dǎo)通第七薄膜晶體管T7時(shí)，在OLED的第一電極中流動(dòng)的殘余電流通過第七薄膜晶體管T7流出到第四薄膜晶體管T4，使得OLED抑制由于OLED的第一電極中流動(dòng)的殘余電流而導(dǎo)致的不期望地發(fā)射光。

接下來，當(dāng)?shù)诙呙栊盘?hào)被傳輸?shù)降诙呙杈€Sn-1并且初始信號(hào)被傳輸?shù)匠跏蓟娫淳€Vin時(shí)，第四薄膜晶體管T4被導(dǎo)通并且因此根據(jù)初始信號(hào)的初始電壓通過第四薄膜晶體管T4被供應(yīng)到第一薄膜晶體管T1的第一柵電極G1和電容器Cst的另一電極，使得第一柵電極G1和電容器Cst被初始化。在這種情況下，第一薄膜晶體管T1在第一柵電極G1被初始化的同時(shí)而導(dǎo)通。

接下來，當(dāng)?shù)谝粧呙栊盘?hào)被傳輸?shù)降谝粧呙杈€Sn并且數(shù)據(jù)信號(hào)被傳輸?shù)綌?shù)據(jù)線DA時(shí)，第二薄膜晶體管T2和第三薄膜晶體管T3均被導(dǎo)通以通過第二薄膜晶體管T2、第一薄膜晶體管T1和第三薄膜晶體管T3將根據(jù)數(shù)據(jù)信號(hào)的數(shù)據(jù)電壓Vd提供到第一柵電極G1。在這種情況下，供應(yīng)補(bǔ)償電壓{Vd+Vth，Vth是負(fù)(-)值}作為供應(yīng)到第一柵電極G1的電壓，補(bǔ)償電壓從由第一數(shù)據(jù)線DA供應(yīng)的數(shù)據(jù)電壓Vd減小了第一薄膜晶體管T1的閾值電壓Vth這么多。供應(yīng)到第一柵電極G1的補(bǔ)償電壓(Vd+Vth)被供應(yīng)到電容器Cst的連接到第一柵電極G1的另一電極。

接下來，根據(jù)驅(qū)動(dòng)信號(hào)的驅(qū)動(dòng)電壓Vel從驅(qū)動(dòng)電源線ELVDD被供應(yīng)到電容器Cst的一個(gè)電極并且前述補(bǔ)償電壓(Vd+Vth)被供應(yīng)到電容器Cst的另一個(gè)電極，因此電容器Cst存儲(chǔ)與施加到兩個(gè)電極的電壓差對(duì)應(yīng)的電荷，使得第一薄膜晶體管T1被導(dǎo)通達(dá)預(yù)定的時(shí)間。

接下來，當(dāng)發(fā)射控制信號(hào)被施加到發(fā)光控制線EM時(shí)，第五薄膜晶體管T5和第六薄膜晶體管T6均被導(dǎo)通，因此根據(jù)來自驅(qū)動(dòng)電源線ELVDD的驅(qū)動(dòng)信號(hào)的驅(qū)動(dòng)電壓Vel通過第五薄膜晶體管T5被供應(yīng)到第一薄膜晶體管T1。

然后，在驅(qū)動(dòng)電壓Vel經(jīng)過由電容器Cst導(dǎo)通的第一薄膜晶體管T1的同時(shí)，與根據(jù)電容器Cst的供應(yīng)到第一柵電極G1的電壓和驅(qū)動(dòng)電壓Vel之間的差對(duì)應(yīng)的驅(qū)動(dòng)電流I_d在第一薄膜晶體管T1的第一漏電極D1中流動(dòng)，并且驅(qū)動(dòng)電流I_d通過第六薄膜晶體管T6被供應(yīng)到OLED，使得OLED發(fā)射預(yù)定時(shí)間的光。

同時(shí)，根據(jù)示例性實(shí)施例的OLED顯示器的像素電路被構(gòu)造為包括第一薄膜晶體管T1至第七薄膜晶體管T7、電容器Cst、第一掃描線Sn至第三掃描線Sn-2、數(shù)據(jù)線DA、驅(qū)動(dòng)電源線ELVDD和初始化電源線Vin，但不限于此，根據(jù)另一示例性實(shí)施例的OLED顯示器的像素電路可以被構(gòu)造為包括多個(gè)薄膜晶體管、至少一個(gè)電容器以及包括至少一條掃描線和至少一條驅(qū)動(dòng)電源線的布線。

在下文中，在根據(jù)參照?qǐng)D3至圖5描述的示例性實(shí)施例的OLED顯示器的像素PXn中，將分別描述形成在基底SUB的顯示區(qū)域DIA的第一區(qū)域AR1中的第一像素PX1和位于顯示區(qū)域DIA的第二區(qū)域AR2中的第二像素PX2的布置。

絕緣層形成于在下面將描述的不同的層上形成的組件之間，其中所述絕 緣層可以是有機(jī)絕緣層或者由氮化硅或氧化硅等形成的無機(jī)絕緣層。此外，這些絕緣層可以以單層或多層形成。

圖3是示出根據(jù)圖1中示出的示例性實(shí)施例的OLED顯示器的第一像素的布局圖。圖4是沿圖3的線IV-IV截取的剖視圖。

如圖3和圖4中所示，位于基底SUB的顯示區(qū)域DIA的第一區(qū)域AR1中的第一像素PX1包括第一薄膜晶體管T1、第二薄膜晶體管T2、第三薄膜晶體管T3、第四薄膜晶體管T4、第五薄膜晶體管T5、第六薄膜晶體管T6、第七薄膜晶體管T7、第一掃描線Sn、第二掃描線Sn-1、第三掃描線Sn-2、發(fā)光控制線EM、電容器Cst、數(shù)據(jù)線DA、驅(qū)動(dòng)電源線ELVDD、節(jié)點(diǎn)線GB、初始化電源線Vin和OLED。在這種情況下，作為第一像素PX1的薄膜晶體管的第一薄膜晶體管T1、第二薄膜晶體管T2、第三薄膜晶體管T3、第四薄膜晶體管T4、第五薄膜晶體管T5、第六薄膜晶體管T6、第七薄膜晶體管T7、節(jié)點(diǎn)線GB和電容器Cst形成連接到OLED的第一像素電路PC1。即，第一像素電路PC1形成在顯示區(qū)域DIA的第一區(qū)域AR1中。

在包括在第一像素電路PC1中的薄膜晶體管之中，第一薄膜晶體管T1連接到OLED以用作驅(qū)動(dòng)薄膜晶體管，第二薄膜晶體管T2、第三薄膜晶體管T3、第四薄膜晶體管T4、第五薄膜晶體管T5、第六薄膜晶體管T6和第七薄膜晶體管T7可以用作連接到第一薄膜晶體管T1的開關(guān)薄膜晶體管。

第一薄膜晶體管T1形成在基底SUB上并包括第一有源圖案A1和第一柵電極G1。

第一有源圖案A1包括第一源電極S1、第一溝道C1和第一漏電極D1。第一源電極S1分別連接到第二薄膜晶體管T2的第二漏電極D2和第五薄膜晶體管T5的第五漏電極D5，第一漏電極D1分別連接到第三薄膜晶體管T3的第三源電極S3和第六薄膜晶體管T6的第六源電極S6。作為第一有源圖案A1的與第一柵電極G1疊置的溝道區(qū)域的第一溝道C1至少被彎曲一次并在與第一柵電極G1疊置的空間(該空間是有限空間)內(nèi)延伸，因此第一溝道C1的長(zhǎng)度可以形成為長(zhǎng)的，使得施加到第一柵電極G1的柵極電壓的驅(qū)動(dòng)范圍可以形成為寬的。結(jié)果，施加到第一柵電極G1的柵極電壓的幅值在寬的驅(qū)動(dòng)范圍內(nèi)改變以更精準(zhǔn)地控制從OLED發(fā)射的光的灰度，從而改善從OLED顯示器顯示的圖像的品質(zhì)。第一有源圖案A1的形狀可以以諸如“反S”、“S”、“M”和“W”的各種形式而進(jìn)行各種改變。

第一有源圖案A1可以由多晶硅或氧化物半導(dǎo)體制成。氧化物半導(dǎo)體可以由鈦(Ti)、鉿(Hf)、鋯(Zr)、鋁(Al)、鉭(Ta)、鍺(Ge)、鋅(Zn)、鎵(Ga)、錫(Sn)或銦(In)的氧化物以及作為其復(fù)合氧化物的銦-鎵-鋅氧化物(InGaZnO₄)、銦-鋅氧化物(Zn-In-O)、鋅-錫氧化物(Zn-Sn-O)、銦-鎵氧化物(In-Ga-O)、銦-錫氧化物(In-Sn-O)、銦-鋯氧化物(In-Zr-O)、銦-鋯-鋅氧化物(In-Zr-Zn-O)、銦-鋯-錫氧化物(In-Zr-Sn-O)、銦-鋯-鎵氧化物(In-Zr-Ga-O)、銦-鋁氧化物(In-Al-O)、銦-鋅-鋁氧化物(In-Zn-Al-O)、銦-錫-鋁氧化物(In-Sn-Al-O)、銦-鋁-鎵氧化物(In-Al-Ga-O)、銦-鉭氧化物(In-Ta-O)、銦-鉭-鋅氧化物(In-Ta-Zn-O)、銦-鉭-錫氧化物(In-Ta-Sn-O)、銦-鉭-鎵氧化物(In-Ta-Ga-O)、銦-鍺氧化物(In-Ge-O)、銦-鍺-鋅氧化物(In-Ge-Zn-O)、銦-鍺-錫氧化物(In-Ge-Sn-O)、銦-鍺-鎵氧化物(In-Ge-Ga-O)、鈦-銦-鋅氧化物(Ti-In-Zn-O)和鉿-銦-鋅氧化物(Hf-In-Zn-O)中的任意一種形成。在第一有源圖案A1由氧化物半導(dǎo)體制成的情況下，可以加入單獨(dú)的保護(hù)層以保護(hù)容易受到諸如暴露于高溫等的外部環(huán)境的影響的氧化物半導(dǎo)體。

第一有源圖案A1的第一溝道C1可以用N型雜質(zhì)或P型雜質(zhì)進(jìn)行溝道摻雜，第一源電極S1和第一漏電極D1彼此分隔開并使第一溝道C1介于其間，并且第一源電極S1和第一漏電極D1均可以用具有與第一溝道C1中摻雜的摻雜雜質(zhì)相反類型的摻雜雜質(zhì)來摻雜。

第一柵電極G1形成在第一有源圖案A1的第一溝道C1上并具有島形狀。第一柵電極G1由節(jié)點(diǎn)線GB通過第一接觸孔CNT1連接到第四薄膜晶體管T4的第四漏電極D4和第三薄膜晶體管T3的第三漏電極D3。第一柵電極G1通過第一接觸孔CNT1接觸節(jié)點(diǎn)線GB并與第一有源圖案A1疊置。第一柵電極G1與電容器電極CE疊置并且可以同時(shí)用作第一薄膜晶體管T1的柵電極和電容器Cst的另一電極。即，第一柵電極G1與電容器電極CE一起形成電容器Cst。

第二薄膜晶體管T2形成在基底SUB上，并且包括第二有源圖案A2和第二柵電極G2。第二有源圖案A2包括第二源電極S2、第二溝道C2和第二漏電極D2。第二源電極S2通過接觸孔連接到數(shù)據(jù)線DA，第二漏電極D2連接到第一薄膜晶體管T1的第一源電極S1。作為第二有源圖案A2的與第二柵電極G2疊置的溝道區(qū)域的第二溝道C2形成在第二源電極S2與第二漏電極 D2之間。即，第二有源圖案A2連接到第一有源圖案A1。

第二有源圖案A2的第二溝道C2可以用N型雜質(zhì)或P型雜質(zhì)進(jìn)行溝道摻雜。第二源電極S2和第二漏電極D2彼此分隔開并使第二溝道C2介于其間，并且第二源電極S2和第二漏電極D2均可以用具有與第二溝道C2中摻雜的摻雜雜質(zhì)相反類型的摻雜雜質(zhì)來摻雜。第二有源圖案A2與第一有源圖案A1形成在同一層上，第二有源圖案A2由與第一有源圖案A1相同的材料制成，第二有源圖案A2與第一有源圖案A1一體地形成。

第二柵電極G2形成在第二有源圖案A2的第二溝道C2上并與第一掃描線Sn一體地形成。

第三薄膜晶體管T3形成在基底SUB上并包括第三有源圖案A3和第三柵電極G3。

第三有源圖案A3包括第三源電極S3、第三溝道C3和第三漏電極D3。第三源電極S3連接到第一漏電極D1，第三漏電極D3由節(jié)點(diǎn)線GB通過第一接觸孔CNT1連接到第一薄膜晶體管T1的第一柵電極G1。作為第三有源圖案A3的與第三柵電極G3疊置的溝道區(qū)域的第三溝道C3形成在第三源電極S3與第三漏電極D3之間。即，第三有源圖案A3將第一有源圖案A1連接到第一柵電極G1。

第三有源圖案A3的第三溝道C3可以用N型雜質(zhì)或P型雜質(zhì)進(jìn)行溝道摻雜，第三源電極S3和第三漏電極D3彼此分隔開并使第三溝道C3介于其間，并且第三源電極S3和第三漏電極D3均可以用具有與第三溝道C3中摻雜的摻雜雜質(zhì)相反類型的摻雜雜質(zhì)來摻雜。第三有源圖案A3與第一有源圖案A1和第二有源圖案A2形成在同一層上，并且第三有源圖案A3與第一有源圖案A1和第二有源圖案A2一體地形成。

第三柵電極G3形成在第三有源圖案A3的第三溝道C3上并與第一掃描線Sn一體地形成。第三柵電極G3形成為雙柵電極，然而其不限于此，其可以由單一柵電極形成。

第四薄膜晶體管T4形成在基底(SUB)上并包括第四有源圖案A4和第四柵電極G4。

第四有源圖案A4包括第四源電極S4、第四溝道C4和第四漏電極D4。第四源電極S4通過接觸孔連接到初始化電源線Vin，第四漏電極D4由節(jié)點(diǎn)線GB通過第一接觸孔CNT1連接到第一薄膜晶體管T1的第一柵電極G1。 作為第四有源圖案A4的與第四柵電極G4疊置的溝道區(qū)域的第四溝道C4形成在第四源電極S4與第四漏電極D4之間。即，第四有源圖案A4分別連接到第三有源圖案A3和第一柵電極G1，基本上同時(shí)將初始化電源線Vin連接到第一柵電極G1。

第四有源圖案A4的第四溝道C4可以用N型雜質(zhì)或P型雜質(zhì)進(jìn)行溝道摻雜，第四源電極S4和第四漏電極D4彼此分隔開并使第四溝道C4介于其間，并且第四源電極S4和第四漏電極D4均可以用與第四溝道C4中摻雜的摻雜雜質(zhì)相反類型的摻雜雜質(zhì)來摻雜。第四有源圖案A4與第一有源圖案A1、第二有源圖案A2和第三有源圖案A3形成在同一層上，第四有源圖案A4由與第一有源圖案A1、第二有源圖案A2和第三有源圖案A3相同的材料制成，第四有源圖案A4與第一有源圖案A1、第二有源圖案A2和第三有源圖案A3一體地形成。

第四柵電極G4形成在第四有源圖案A4的第四溝道C4上并且與第二掃描線Sn-1一體地形成。第四柵電極G4形成為雙柵電極，然而其不限于此，其可以由單一柵電極形成。

第五薄膜晶體管T5形成在基底(SUB)上，并包括第五有源圖案A5和第五柵電極G5。

第五有源圖案A5包括第五源電極S5、第五溝道C5和第五漏電極D5。第五源電極S5通過接觸孔連接到驅(qū)動(dòng)電源線ELVDD，第五漏電極D5連接到第一薄膜晶體管T1的第一源電極S1。作為第五有源圖案A5的與第五柵電極G5疊置的溝道區(qū)域的第五溝道G5形成在第五源電極S5與第五漏電極D5之間。即，第五有源圖案A5將驅(qū)動(dòng)電源線ELVDD連接到第一有源圖案A1。

第五有源圖案A5的第五溝道C5可以用N型雜質(zhì)或P型雜質(zhì)進(jìn)行溝道摻雜，第五源電極S5和第五漏電極D5彼此分隔開并使第五溝道C5介于其間，并且第五源電極S5和第五漏電極D5均可以用與第五溝道C5中摻雜的摻雜雜質(zhì)相反類型的摻雜雜質(zhì)來摻雜。第五有源圖案A5與第一有源圖案A1、第二有源圖案A2、第三有源圖案A3和第四有源圖案A4形成在同一層上，第五有源圖案A5由與第一有源圖案A1、第二有源圖案A2、第三有源圖案A3和第四有源圖案A4相同的材料制成，第五有源圖案A5與第一有源圖案A1、第二有源圖案A2、第三有源圖案A3和第四有源圖案A4一體地形成。

第五柵電極G5形成在第五有源圖案A5的第五溝道C5上并與發(fā)光控制 線EM一體地形成。

第六薄膜晶體管T6形成在基底SUB上，并且包括第六有源圖案A6和第六柵電極G6。

第六有源圖案A6包括第六源電極S6、第六溝道C6和第六漏電極D6。第六源電極S6連接到第一薄膜晶體管T1的第一漏電極D1，第六漏電極D6通過接觸孔連接到OLED的第一電極E1。作為第六有源圖案A6的與第六柵電極G6疊置的溝道區(qū)域的第六溝道C6形成在第六源電極S6與第六漏電極D6之間。即，第六有源圖案A6連接在第一有源圖案A1與OLED的第一電極E1之間。

第六有源圖案A6的第六溝道C6可以用N型雜質(zhì)或P型雜質(zhì)進(jìn)行溝道摻雜，第六源電極S6和第六漏電極D6彼此分隔開并使第六溝道C6介于其間，并且第六源電極S6和第六漏電極D6均可以用與第六溝道C6中摻雜的摻雜雜質(zhì)相反類型的摻雜雜質(zhì)來摻雜。第六有源圖案A6與第一有源圖案A1、第二有源圖案A2、第三有源圖案A3、第四有源圖案A4和第五有源圖案A5形成在同一層上，第六有源圖案A6由與第一有源圖案A1、第二有源圖案A2、第三有源圖案A3、第四有源圖案A4和第五有源圖案A5相同的材料制成，第六有源圖案A6與第一有源圖案A1、第二有源圖案A2、第三有源圖案A3、第四有源圖案A4和第五有源圖案A5一體地形成。

第六柵電極G6形成在第六有源圖案A6的第六溝道C6上并且與發(fā)光控制線EM一體地形成。

第七薄膜晶體管T7形成在基底(SUB)上，并且包括第七有源圖案A7和第七柵電極G7。

第七有源圖案A7包括第七源電極S7、第七溝道C7和第七漏電極D7。第七源電極S7連接到未在圖2中示出的另一像素(形成在圖3的像素上方的像素)的OLED的第一電極，第七漏電極D7連接到第四薄膜晶體管T4的第四源電極S4。作為第七有源圖案A7的與第七柵電極G7疊置的溝道區(qū)域的第七溝道C7形成在第七源電極S7與第七漏電極D7之間。即，第七有源圖案A7將OLED的第一電極連接到第四有源圖案A4。

第七有源圖案A7的第七溝道C7可以用N型雜質(zhì)或P型雜質(zhì)進(jìn)行溝道摻雜，第七源電極S7和第七漏電極D7彼此分隔開并使第七溝道C7介于其間，并且第七源電極S7和第七漏電極D7均可以用與第七溝道C7中摻雜的 摻雜雜質(zhì)相反類型的摻雜雜質(zhì)來摻雜。第七有源圖案A7與第一有源圖案A1、第二有源圖案A2、第三有源圖案A3、第四有源圖案A4、第五有源圖案A5和第六有源圖案A6形成在同一層上，第七有源圖案A7由與第一有源圖案A1、第二有源圖案A2、第三有源圖案A3、第四有源圖案A4、第五有源圖案A5和第六有源圖案A6相同的材料形成，第七有源圖案A7與第一有源圖案A1、第二有源圖案A2、第三有源圖案A3、第四有源圖案A4、第五有源圖案A5和第六有源圖案A6一體地形成。

第七柵電極G7形成在第七有源圖案A7的第七溝道C7上并且與第三掃描線Sn-2一體地形成。

多個(gè)絕緣層順序?qū)訅涸诘谝挥性磮D案A1、第二有源圖案A2、第三有源圖案A3、第四有源圖案A4、第五有源圖案A5、第六有源圖案A6和第七有源圖案A7上。絕緣層可以是諸如氮化硅或氧化硅的無機(jī)絕緣層，或者可以是有機(jī)絕緣層。另外，絕緣層可以由單層或多層形成。

第一掃描線Sn形成在第二有源圖案A2和第三有源圖案A3上以沿與第二有源圖案A2和第三有源圖案A3交叉的一個(gè)方向延伸，并且與第二柵電極G2和第三柵電極G3一體地形成而連接到第二柵電極G2和第三柵電極G3。

第二掃描線Sn-1與第一掃描線Sn分隔開而形成在第四有源圖案A4上，并且與第四柵電極G4一體地形成而沿與第四有源圖案A4交叉的一個(gè)方向延伸并連接到第四柵電極G4。

第三掃描線Sn-2與第二掃描線Sn-1分隔開而形成在第七有源圖案A7上，并且與第七柵電極G7一體地形成而沿與第七有源圖案A7交叉的一個(gè)方向延伸并連接到第七柵電極G7。

發(fā)光控制線EM與第一掃描線Sn分隔開而形成在第五有源圖案A5和第六有源圖案A6上，并且與第五柵電極G5和第六柵電極G6一體地形成而沿與第五有源圖案A5和第六有源圖案A6交叉的一個(gè)方向延伸并連接到第五柵電極G5和第六柵電極G6。

如上所述，發(fā)光控制線EM、第三掃描線Sn-2、第二掃描線Sn-1、第一掃描線Sn、第一柵電極G1、第二柵電極G2、第三柵電極G3、第四柵電極G4、第五柵電極G5、第六柵電極G6和第七柵電極G7形成在同一層上并由相同的材料制成。同時(shí)，根據(jù)另一示例性實(shí)施例，發(fā)光控制線EM、第三掃描線Sn-2、第二掃描線Sn-1、第一掃描線Sn、第一柵電極G1、第二柵電極 G2、第三柵電極G3、第四柵電極G4、第五柵電極G5、第六柵電極G6和第七柵電極G7均選擇性形成在不同的層上并由不同的材料制成。

電容器Cst包括其間具有絕緣層的彼此面對(duì)的一個(gè)電極和另一個(gè)電極。上述一個(gè)電極可以是電容器電極CE并且另一個(gè)電極可以是第一柵電極G1。電容器電極CE形成在第一柵電極G1上并通過接觸孔連接到驅(qū)動(dòng)電源線ELVDD。

電容器電極CE與第一柵電極G1一起形成電容器Cst，第一柵電極G1和電容器電極CE分別在不同的層中由相同的金屬或不同的金屬形成。

電容器電極CE包括暴露第一柵電極G1的一個(gè)部分的開口OA，開口OA與第一接觸孔CNT1連通。節(jié)點(diǎn)線GB穿過電容器電極CE的開口OA和第一接觸孔CNT1連接到第一柵電極G1。

數(shù)據(jù)線DA形成在第一掃描線Sn上以沿與第一掃描線Sn交叉的另一方向延伸，并且通過接觸孔連接到第二有源圖案A2的第二源電極S2。數(shù)據(jù)線DA跨過第一掃描線Sn、第二掃描線Sn-1、第三掃描線Sn-2和發(fā)光控制線EM延伸。

與數(shù)據(jù)線DA分開的驅(qū)動(dòng)電源線ELVDD形成在第一掃描線Sn上，沿與第一掃描線Sn交叉的另一方向延伸，并且連接到通過接觸孔與電容器電極CE和第一有源圖案A1連接的第五有源圖案A5的第五源電極S5。驅(qū)動(dòng)電源線ELVDD跨過第一掃描線Sn、第二掃描線Sn-1、第三掃描線Sn-2和發(fā)光控制線EM延伸。

形成在第一掃描線Sn上的節(jié)點(diǎn)線GB與驅(qū)動(dòng)電源線ELVDD分開，通過第一接觸孔CNT1分別連接到第三有源圖案A3的第三漏電極D3和第四有源圖案A4的第四漏電極D4，并且連接到由電容器電極CE的開口OA暴露的第一柵電極G1。即，節(jié)點(diǎn)線GB將一個(gè)第一薄膜晶體管T1分別連接到第三薄膜晶體管T3和第四薄膜晶體管T4。第一像素電路PC1的使節(jié)點(diǎn)線GB穿過的第一接觸孔CNT1在平面上具有第一面積，并且具有比稍后將描述的第二像素電路的第二接觸孔小的面積。的第一像素電路PC1的使節(jié)點(diǎn)線GB穿過的第一接觸孔CNT1與第一有源圖案A1的第一溝道C1疊置，并且可以在形成在節(jié)點(diǎn)線GB下面的至少一個(gè)絕緣層中形成。

節(jié)點(diǎn)線GB與數(shù)據(jù)線DA和驅(qū)動(dòng)電源線ELVDD相應(yīng)地形成在同一層上并由相同的材料形成。同時(shí)，在另一示例性實(shí)施例中，數(shù)據(jù)線DA、驅(qū)動(dòng)電源 線ELVDD和節(jié)點(diǎn)線GB選擇性形成在不同的層上并且由不同的材料形成。

初始化電源線Vin形成在第二掃描線Sn-1上并且通過接觸孔連接到第四有源圖案A4的第四源電極S4。初始化電源線Vin與OLED的第一電極E1形成在同一層上并且由相同的材料形成。根據(jù)另一示例性實(shí)施例，初始化電源線Vin與第一電極E1形成在不同的層上并可以由不同的材料形成。

OLED包括第一電極E1、有機(jī)發(fā)光層OL和第二電極E2。第一電極E1通過接觸孔連接到第六薄膜晶體管T6的第六漏電極D6。有機(jī)發(fā)光層OL形成在第一電極E1與第二電極E2之間。第二電極E2形成在有機(jī)發(fā)光層OL上。第一電極E1和第二電極E2中的至少一個(gè)可以是光透射電極、光反射電極和光半透射電極中的任意一種，從有機(jī)發(fā)光層OL發(fā)射的光可以沿第一電極E1和第二電極E2中的至少任意一個(gè)方向發(fā)射。

覆蓋OLED的覆層可以形成在OLED上，薄膜包封部可以形成在OLED上或者包封基底可以形成在OLED上并使覆層介于其間。

第二像素PX2形成在基底SUB的顯示區(qū)域DIA的第二區(qū)域AR2中以與形成在基底SUB的顯示區(qū)域DIA的第一區(qū)域AR1中的第一像素PX1分開。

圖5是根據(jù)圖1中示出的示例性實(shí)施例的OLED顯示器的第二像素的布局圖。

在下文中，與前述第一像素PX1相比，將描述第二像素PX2的不同的部分。

如圖5中所示，位于基底SUB的顯示區(qū)域DIA的第二區(qū)域EA中的第二像素PX2包括第一薄膜晶體管T1、第二薄膜晶體管T2、第三薄膜晶體管T3、第四薄膜晶體管T4、第五薄膜晶體管T5、第六薄膜晶體管T6、第七薄膜晶體管T7、第一掃描線Sn、第二掃描線Sn-1、第三掃描線Sn-2、發(fā)光控制線EM、電容器Cst、數(shù)據(jù)線DA、驅(qū)動(dòng)電源線ELVDD、節(jié)點(diǎn)線GB、初始化電源線Vin和OLED。這里，作為第二像素PX2的薄膜晶體管的第一薄膜晶體管T1、第二薄膜晶體管T2、第三薄膜晶體管T3、第四薄膜晶體管T4、第五薄膜晶體管T5、第六薄膜晶體管T6和第七薄膜晶體管T7、節(jié)點(diǎn)線GB和電容器Cst形成連接到OLED的第二像素電路PC2。即，第二像素電路PC2位于顯示區(qū)域DIA的第二區(qū)域AR2中。

在包括在第二像素電路PC2中的薄膜晶體管中，第一薄膜晶體管T1連接到OLED以用作驅(qū)動(dòng)薄膜晶體管，第二薄膜晶體管T2、第三薄膜晶體管 T3、第四薄膜晶體管T4、第五薄膜晶體管T5、第六薄膜晶體管T6和第七薄膜晶體管T7可以分別用作連接到作為驅(qū)動(dòng)薄膜晶體管的第一薄膜晶體管T1的開關(guān)薄膜晶體管。

在第二像素電路PC2中，第一薄膜晶體管T1的第一有源圖案A1、第二薄膜晶體管T2的第二有源圖案A2、第三薄膜晶體管T3的第三有源圖案A3、第四薄膜晶體管T4的第四有源圖案A4、第五薄膜晶體管T5的第五有源圖案A5、第六薄膜晶體管T6的第六有源圖案A6和第七薄膜晶體管T7的第七有源圖案A7彼此連接。第一有源圖案A1、第二有源圖案A2、第三有源圖案A3、第四有源圖案A4、第五有源圖案A5、第六有源圖案A6和第七有源圖案A7可以分別具有比描述的第一像素電路PC1的薄膜晶體管的每個(gè)有源圖案長(zhǎng)的寬度。這里，有源圖案的寬度可以是有源圖案在與有源圖案的延伸方向交叉上的寬度。

第二像素電路PC2的第一有源圖案A1具有比第一像素電路PC1的第一有源圖案A1長(zhǎng)的寬度，原因是第二像素電路PC2形成在顯示區(qū)域DIA的與形成有第一像素電路PC1的第一區(qū)域AR1相比靠近非顯示區(qū)域NDA的第二區(qū)域AR2中。在由一個(gè)半導(dǎo)體層形成第一有源圖案A1的光刻工藝中，形成在第二區(qū)域AR2中的光阻材料可以相較于第一區(qū)域AR1更多或更少地暴露在外部區(qū)域的第二區(qū)域AR2中。例如，因?yàn)樾纬稍谂c數(shù)據(jù)驅(qū)動(dòng)器DD相鄰的外部區(qū)域的第二區(qū)域AR2中的有源圖案對(duì)應(yīng)于相較于其他外部區(qū)域形成有有源圖案的邊緣部分，所以形成比其他區(qū)域長(zhǎng)的寬度。

第二像素PX2的第二像素電路PC2的節(jié)點(diǎn)線GB通過第二接觸孔CNT2將第三薄膜晶體管T3連接到第一薄膜晶體管T1，詳細(xì)地，節(jié)點(diǎn)線GB通過第二接觸孔CNT2接觸第一薄膜晶體管T1的第一柵電極G1。

形成在顯示區(qū)域DIA的第二區(qū)域AR2中的第二像素電路PC2的第二接觸孔CNT2不同于形成在顯示區(qū)域DIA的第一區(qū)域AR1中的第一像素電路PC1的第一接觸孔CNT1，第二像素電路PC2的第二接觸孔CNT2與第一有源圖案A1的第一溝道C1疊置以在平面中具有比第一像素電路PC1的第一接觸孔CNT1大的面積。

如上所述，在示例性實(shí)施例中，形成在顯示區(qū)域DIA的第二區(qū)域AR2中的第二像素PX2的第二像素電路PC2的第二接觸孔CNT2具有比形成在顯示區(qū)域DIA的第一區(qū)域AR1中的第一像素PX1的第一像素電路PC1的第一 接觸孔CNT1大的面積。

接下來，將參照?qǐng)D6至圖8描述根據(jù)示例性實(shí)施例的OLED顯示器。

圖6示出在一個(gè)實(shí)驗(yàn)示例中薄膜晶體管根據(jù)其在OLED顯示器中的位置的驅(qū)動(dòng)范圍。例如，圖6是示出在根據(jù)一個(gè)實(shí)驗(yàn)示例的OLED顯示器的整個(gè)平面位置中的作為驅(qū)動(dòng)薄膜晶體管的第一薄膜晶體管的驅(qū)動(dòng)范圍(DR-范圍)的圖。(A)是示出在OLED顯示器的整個(gè)平面位置中第一薄膜晶體管的驅(qū)動(dòng)范圍的圖。(B)是示出在OLED顯示器的整個(gè)平面位置中第一薄膜晶體管的驅(qū)動(dòng)范圍的曲線圖。(B)的X軸示出OLED顯示器的整個(gè)位置，Y軸示出第一薄膜晶體管的驅(qū)動(dòng)范圍的幅值。

如圖6中所示，在一個(gè)實(shí)驗(yàn)示例中，連接到有機(jī)發(fā)光元件的第一薄膜晶體管的驅(qū)動(dòng)范圍根據(jù)遍及OLED顯示器的整個(gè)平面的平面位置而不同。例如，在由一個(gè)半導(dǎo)體層形成第一薄膜晶體管的第一有源圖案的光刻工藝中形成在不同區(qū)域中的光阻的材料更深地或較少地暴露在與第一區(qū)域AR1相比是外部區(qū)域的第二區(qū)域AR2中，使得形成在第二區(qū)域AR2中的第一薄膜晶體管的驅(qū)動(dòng)范圍不同于形成在第一區(qū)域AR1中的第一薄膜晶體管的驅(qū)動(dòng)范圍。

例如，與形成在第一區(qū)域AR1中的第一有源圖案相比，形成在第二區(qū)域AR2中的第一有源圖案由于工藝誤差具有較長(zhǎng)的寬度，使得與形成在第一區(qū)域AR1中的第一薄膜晶體管相比，形成在第二區(qū)域AR2中的第一薄膜晶體管的薄膜晶體管特性被改善。與形成在第一區(qū)域AR1中的第一薄膜晶體管的驅(qū)動(dòng)范圍相比，形成在第二區(qū)域AR2中的第一薄膜晶體管的驅(qū)動(dòng)范圍較小。

為了解決這些問題，在下面描述六個(gè)薄膜晶體管并且示出根據(jù)六個(gè)薄膜晶體管的每種結(jié)構(gòu)的驅(qū)動(dòng)范圍的差異。

圖7是分別示出在另一實(shí)驗(yàn)示例中具有不同的條件的多個(gè)薄膜晶體管的圖。

如圖7中所示，示出了具有不同位置的接觸孔的薄膜晶體管至薄膜晶體管No.1至No.6，接觸孔的尺寸在1.8μm、2.0μm、2.2μm、2.4μm和2.6μm處而彼此不同。在薄膜晶體管No.1至No.6之中，在第二個(gè)薄膜晶體管和第三個(gè)薄膜晶體管中，接觸孔與有源圖案的溝道疊置。

圖8是示出圖7中示出的多個(gè)薄膜晶體管的各驅(qū)動(dòng)范圍的曲線圖。在圖8中，X軸以μm為單位表示的接觸孔的尺寸，Y軸以V為單位來表示薄膜晶體管的驅(qū)動(dòng)范圍。

如圖8中所示，在具有不同位置的接觸孔的薄膜晶體管No.1至No.6中，接觸孔與有源圖案的溝道疊置的第二個(gè)薄膜晶體管和第三個(gè)薄膜晶體管的驅(qū)動(dòng)范圍基本上與該驅(qū)動(dòng)范圍的接觸孔的尺寸成正比。

薄膜晶體管的驅(qū)動(dòng)范圍隨著與薄膜晶體管的有源圖案的溝道疊置的接觸孔的尺寸增大而增大。

因?yàn)橛性磮D案的懸鍵(dangling bond)不以與接觸孔的位置和尺寸成比例地平穩(wěn)地去除，并且薄膜晶體管的驅(qū)動(dòng)范圍隨著與有源圖案的溝道疊置的接觸孔的尺寸增大而增大，所以在接觸孔形成在覆蓋有源圖案的絕緣層中的狀態(tài)下對(duì)薄膜晶體管的有源圖案進(jìn)行熱處理。

接下來，將參照?qǐng)D9描述根據(jù)示例性實(shí)施例的OLED顯示器的效果。

圖9是解釋根據(jù)示例性實(shí)施例的OLED顯示器的效果的曲線圖。在圖9中，X軸表示OLED顯示器的整個(gè)位置，Y軸表示與OLED顯示器的整個(gè)位置對(duì)應(yīng)的第一薄膜晶體管的驅(qū)動(dòng)范圍(DR范圍)的尺寸。

在圖9中，線B表示根據(jù)工藝的OLED顯示器的每個(gè)位置的第一薄膜晶體管的驅(qū)動(dòng)范圍，線A表示根據(jù)使節(jié)點(diǎn)線穿過的接觸孔的位置補(bǔ)償設(shè)計(jì)的OLED顯示器的每個(gè)位置的第一薄膜晶體管的預(yù)設(shè)驅(qū)動(dòng)范圍，線C表示實(shí)際的OLED顯示器的每個(gè)位置的第一薄膜晶體管的驅(qū)動(dòng)范圍。

如圖9中所示，在根據(jù)示例性實(shí)施例的OLED顯示器中，與形成在第一區(qū)域AR1中的第一像素電路的第一接觸孔的面積相比，形成在第二區(qū)域AR2中的第二接觸孔具有較大的面積。因?yàn)樾纬稍诘诙^(qū)域AR2中的第二像素電路的第一薄膜晶體管的驅(qū)動(dòng)范圍相較于形成在第一區(qū)域AR1中的第一像素電路的第一薄膜晶體管的驅(qū)動(dòng)范圍被劣化，所以第一區(qū)域AR1的第一薄膜晶體管和第二區(qū)域AR2的第一薄膜晶體管的每種特性差異被最小化。

即，由于制造誤差，使得在整個(gè)OLED顯示器中，會(huì)如同線B一樣產(chǎn)生第一薄膜晶體管的驅(qū)動(dòng)范圍偏差。然而，通過將OLED顯示器中的第一薄膜晶體管設(shè)計(jì)為如同線A一樣，第一薄膜晶體管的驅(qū)動(dòng)范圍偏差在整個(gè)OLED顯示器中如同線C一樣被最小化。

如上所述，由于制造誤差，使得與形成在第一區(qū)域AR1中的第一像素電路PC1的第一薄膜晶體管T1的驅(qū)動(dòng)范圍相比，形成在顯示區(qū)域DIA的第二區(qū)域AR2中的第二像素電路PC2的第一薄膜晶體管T1的驅(qū)動(dòng)范圍會(huì)劣化。然而，在一些實(shí)施例中，相較于與第一像素電路PC1的第一薄膜晶體管T1 的第一有源圖案A1疊置的第一接觸孔CNT1，與第二像素電路PC2的第一薄膜晶體管T1的第一有源圖案A1疊置的第二接觸孔CNT2在平面上具有較大的面積。因?yàn)榈诙袼仉娐稰C2的第一薄膜晶體管T1的晶體管特性被劣化，使得第一薄膜晶體管T1的驅(qū)動(dòng)范圍增大，所以第一像素電路PC1的第一薄膜晶體管T1與第二像素電路PC2的第一薄膜晶體管T1之間的差異被最小化。

例如，形成在第二區(qū)域AR2中的薄膜晶體管的晶體管特性(例如，電流量)可以通過將形成在第二區(qū)域AR2中的第二接觸孔CNT2的面積形成為大于形成在第一區(qū)域AR1中的第一接觸孔CNT1的面積而得以改善，從而解決了光刻工藝誤差。形成在遍及基底SUB的整個(gè)顯示區(qū)域DIA的薄膜晶體管之間的晶體管特性差異被最小化，使得連接到薄膜晶體管的有機(jī)發(fā)光元件的亮度差異被最小化。因此，提供了具有圖像的最小化顯示品質(zhì)劣化的OLED顯示器。

例如，即使在遍及整個(gè)基底SUB的薄膜晶體管的每個(gè)有源圖案的寬度方面不期望地產(chǎn)生差異，也提供了供應(yīng)到OLED的電流被抑制具有遍及整個(gè)基底SUB的差異的OLED顯示器。

接下來，將參照?qǐng)D10描述根據(jù)另一示例性實(shí)施例的OLED顯示器。在下文中，將描述與根據(jù)上面的示例性實(shí)施例的OLED顯示器的差異。

圖10是根據(jù)另一示例性實(shí)施例的OLED顯示器的第二像素的布局圖。

如圖10所示，位于基底SUB的顯示區(qū)域DIA的第二區(qū)域AR2中的第二像素PX2包括第一薄膜晶體管T1、第二薄膜晶體管T2、第三薄膜晶體管T3、第四薄膜晶體管T4、第五薄膜晶體管T5、第六薄膜晶體管T6、第七薄膜晶體管T7、第一掃描線Sn、第二掃描線Sn-1、第三掃描線Sn-2、發(fā)光控制線EM、電容器Cst、數(shù)據(jù)線DA、驅(qū)動(dòng)電源線ELVDD、節(jié)點(diǎn)線GB、初始化電源線Vin和OLED。這里，作為第二像素PX2的薄膜晶體管的第一薄膜晶體管T1、第二薄膜晶體管T2、第三薄膜晶體管T3、第四薄膜晶體管T4、第五薄膜晶體管T5、第六薄膜晶體管T6和第七薄膜晶體管T7、節(jié)點(diǎn)線GB和電容器Cst形成連接到OLED的第二像素電路PC2。即，第二像素電路PC2形成在顯示區(qū)域DIA的第二區(qū)域AR2中。

在包括在第二像素電路PC2的薄膜晶體管之中，第一薄膜晶體管T1連接到OLED以用作驅(qū)動(dòng)薄膜晶體管，第二薄膜晶體管T2、第三薄膜晶體管T3、第四薄膜晶體管T4、第五薄膜晶體管T5、第六薄膜晶體管T6和第七薄 膜晶體管T7可以分別用作連接到作為驅(qū)動(dòng)薄膜晶體管的第一薄膜晶體管T1的開關(guān)薄膜晶體管。

在第二像素電路PC2中，第一薄膜晶體管T1的第一有源圖案A1、第二薄膜晶體管T2的第二有源圖案A2、第三薄膜晶體管T3的第三有源圖案A3、第四薄膜晶體管T4的第四有源圖案A4、第五薄膜晶體管T5的第五有源圖案A5、第六薄膜晶體管T6的第六有源圖案A6和第七薄膜晶體管T7的第七有源圖案A7彼此連接，第一有源圖案A1、第二有源圖案A2、第三有源圖案A3、第四有源圖案A4、第五有源圖案A5、第六有源圖案A6和第七有源圖案A7可以分別具有比所描述的第一像素電路PC1的薄膜晶體管的每個(gè)有源圖案長(zhǎng)的寬度。

第二像素PX2的第二像素電路PC2的節(jié)點(diǎn)線GB通過第二接觸孔CNT2連接在第三薄膜晶體管T3與第一薄膜晶體管T1之間。例如，節(jié)點(diǎn)線GB通過第二接觸孔CNT2接觸第一薄膜晶體管T1的第一柵電極G1。

形成在顯示區(qū)域DIA的第二區(qū)域AR2中的第二像素電路PC2的第二接觸孔CNT2不同于形成在顯示區(qū)域DIA的第一區(qū)域AR1中的第一像素電路PC1的第一接觸孔CNT1，第二像素電路PC2還包括與第二接觸孔CNT2相鄰的附加接觸孔DCNT。

這里，附加接觸孔DCNT可以形成為虛設(shè)的；然而其不限于此。

如上所述，在另一示例性實(shí)施例中，形成在顯示區(qū)域DIA的第二區(qū)域AR2中的第二像素PX2的第二像素電路PC2還包括與第二接觸孔CNT2相鄰的附加接觸孔DCNT。

附加接觸孔DCNT與第一薄膜晶體管T1的第一有源圖案A1的第一溝道C1疊置，然而其不限于此，在一些實(shí)施例中，附加接觸孔DCNT不與第一溝道C1疊置。另外，可以有多個(gè)附加接觸孔DCNT。

如上所述，在根據(jù)另一示例性實(shí)施例的OLED顯示器中，由于工藝誤差，使得與形成在第一區(qū)域AR1中的第一像素電路PC1的第一薄膜晶體管T1的驅(qū)動(dòng)范圍相比，形成在顯示區(qū)域DIA的第二區(qū)域AR2中的第二像素電路PC2的第一薄膜晶體管T1的驅(qū)動(dòng)范圍被劣化。然而，第二像素電路PC2包括與第一薄膜晶體管T1的第一有源圖案A1疊置的第二接觸孔CNT2和附加接觸孔DCNT。即使第二像素電路PC2的第一薄膜晶體管T1的晶體管特性被劣化，使得第一薄膜晶體管T1的驅(qū)動(dòng)范圍增大，也使第一像素電路PC1的第 一薄膜晶體管T1和第二像素電路PC2的第一薄膜晶體管T1的每個(gè)晶體管特性差異被最小化。

即，形成在第二區(qū)域AR2中的薄膜晶體管的晶體管特性得以改善而解決了由光刻工藝誤差引起的問題。第二接觸孔CNT2和附加接觸孔DCNT形成在第二區(qū)域AR2中，即使形成在第二區(qū)域AR2中的薄膜晶體管的晶體管特性被劣化，也使遍及基底SUB的顯示區(qū)域DIA形成的薄膜晶體管之間的晶體管特性差異被最小化，從而連接到薄膜晶體管的有機(jī)發(fā)光元件的亮度差異被最小化。因此，提供了具有圖像的最小化顯示品質(zhì)劣化的OLED顯示器。

例如，即使在遍及整個(gè)基底SUB的薄膜晶體管的每個(gè)有源圖案的寬度方面不期望地產(chǎn)生所述差異，也提供了供應(yīng)到OLED的電流被抑制具有遍及整個(gè)基底SUB的差異的OLED顯示器。

接下來，將參照?qǐng)D11描述根據(jù)另一示例性實(shí)施例的OLED顯示器。在下文中，將描述與根據(jù)上面的示例性實(shí)施例的OLED顯示器的差異。

圖11是示出根據(jù)另一示例性實(shí)施例的OLED顯示器的第二像素的布局圖。

如圖11所示，位于基底SUB的顯示區(qū)域DIA的第二區(qū)域AR2中的第二像素PX2包括第一薄膜晶體管T1、第二薄膜晶體管T2、第三薄膜晶體管T3、第四薄膜晶體管T4、第五薄膜晶體管T5、第六薄膜晶體管T6、第七薄膜晶體管T7、第一掃描線Sn、第二掃描線Sn-1、第三掃描線Sn-2、發(fā)光控制線EM、電容器Cst、數(shù)據(jù)線DA、驅(qū)動(dòng)電源線ELVDD、節(jié)點(diǎn)線GB、初始化電源線Vin和OLED。這里，作為第二像素PX1的薄膜晶體管的第一薄膜晶體管T1、第二薄膜晶體管T2、第三薄膜晶體管T3、第四薄膜晶體管T4、第五薄膜晶體管T5、第六薄膜晶體管T6和第七薄膜晶體管T7、節(jié)點(diǎn)線GB和電容器Cst形成連接到OLED的第二像素電路PC2。即，第二像素電路PC2形成在顯示區(qū)域DIA的第二區(qū)域AR2中。

在包括在第二像素電路PC2中的薄膜晶體管之中，第一薄膜晶體管T1連接到OLED以用作驅(qū)動(dòng)薄膜晶體管，第二薄膜晶體管T2、第三薄膜晶體管T3、第四薄膜晶體管T4、第五薄膜晶體管T5、第六薄膜晶體管T6和第七薄膜晶體管T7可以分別用作連接到作為驅(qū)動(dòng)薄膜晶體管的第一薄膜晶體管T1的開關(guān)薄膜晶體管。

在第二像素電路PC2中，第一薄膜晶體管T1的第一有源圖案A1、第二 薄膜晶體管T2的第二有源圖案A2、第三薄膜晶體管T3的第三有源圖案A3、第四薄膜晶體管T4的第四有源圖案A4、第五薄膜晶體管T5的第五有源圖案A5、第六薄膜晶體管T6的第六有源圖案A6和第七薄膜晶體管T7的第七有源圖案A7彼此連接，第一有源圖案A1、第二有源圖案A2、第三有源圖案A3、第四有源圖案A4、第五有源圖案A5、第六有源圖案A6和第七有源圖案A7可以分別具有比所描述的第一像素電路PC1的薄膜晶體管的每個(gè)有源圖案長(zhǎng)的寬度。

第二像素PX2的第二像素電路PC2的節(jié)點(diǎn)線GB通過第二接觸孔CNT2和附加接觸孔DCNT連接在第三薄膜晶體管T3與第一薄膜晶體管T1之間。例如，節(jié)點(diǎn)線GB通過第二接觸孔CNT2和附加接觸孔DCNT接觸第一薄膜晶體管T1的第一柵電極G1。

形成在顯示區(qū)域DIA的第二區(qū)域AR2中的第二像素電路PC2的第二接觸孔CNT2不同于形成在顯示區(qū)域DIA的第一區(qū)域AR1中的第一像素電路PC1的第一接觸孔CNT1，第二像素電路PC2還包括與第二接觸孔CNT2相鄰的附加接觸孔DCNT。

這里，節(jié)點(diǎn)線GB通過第二接觸孔CNT2和附加接觸孔DCNT接觸第一柵電極G1。然而，實(shí)施例不限于此，節(jié)點(diǎn)線GB可以通過第二接觸孔CNT2和附加接觸孔DCNT中的至少一個(gè)接觸第一柵電極G1。

如上所述，在另一示例性實(shí)施例中，形成在顯示區(qū)域DIA的第二區(qū)域AR2中的第二像素PX2的第二像素電路PC2還包括與第二接觸孔CNT2相鄰的附加接觸孔DCNT。

附加接觸孔DCNT與第一薄膜晶體管T1的第一有源圖案A1的第一溝道C1疊置。然而，其不限于此，在一些實(shí)施例中，附加接觸孔DCNT不與第一溝道C1疊置。另外，可以有多個(gè)附加接觸孔DCNT。

如上所述，當(dāng)與形成在第一區(qū)域AR1中的第一像素電路PC1的第一薄膜晶體管T1的驅(qū)動(dòng)范圍相比，形成在顯示區(qū)域DIA的第二區(qū)域AR2中的第二像素電路PC2的第一薄膜晶體管T1的驅(qū)動(dòng)范圍由于工藝誤差被劣化時(shí)，在一些實(shí)施例中，第二像素電路PC2包括與第一薄膜晶體管T1的第一有源圖案A1疊置的第二接觸孔CNT2和附加接觸孔DCNT。因此，即使第二像素電路PC2的第一薄膜晶體管T1的晶體管特性劣化，使得第一薄膜晶體管T1的驅(qū)動(dòng)范圍增大，也使第一像素電路PC1的第一薄膜晶體管T1和第二像素 電路PC2的第一薄膜晶體管T1的每個(gè)晶體管特性差異被最小化。

即，因?yàn)榈诙佑|孔CNT2和附加接觸孔DCNT形成在第二區(qū)域AR2中，所以形成在第二區(qū)域AR2中的薄膜晶體管的晶體管特性得以改善。因?yàn)橛捎谥圃煺`差導(dǎo)致形成在第二區(qū)域AR2中的薄膜晶體管的晶體管特性劣化，所以遍及基底SUB的顯示區(qū)域DIA形成的薄膜晶體管之間的晶體管特性差異被最小化，使得連接到薄膜晶體管的有機(jī)發(fā)光元件的亮度差異被最小化。因此，提供了具有圖像的最小化顯示品質(zhì)劣化的OLED顯示器。

例如，即使在遍及整個(gè)基底SUB的薄膜晶體管的每個(gè)有源圖案的寬度方面不期望地產(chǎn)生差異，也提供了供應(yīng)到OLED的電流被抑制具有遍及整個(gè)基底SUB的差異的OLED顯示器。

接下來，將參照?qǐng)D12和圖13描述根據(jù)另一示例性實(shí)施例的OLED顯示器。在下文中，將描述與根據(jù)上述示例性實(shí)施例的OLED顯示器的差異。

圖12是示出根據(jù)另一示例性實(shí)施例的OLED顯示器的第一像素的布局圖。圖13是示出根據(jù)另一示例性實(shí)施例的OLED顯示器的第二像素的布局圖。

如圖12中所示，第一像素PX1的第一像素電路PC1的第一接觸孔CNT1不與作為驅(qū)動(dòng)薄膜晶體管的第一薄膜晶體管T1的第一有源圖案A1的第一溝道C1疊置。

如圖13中所示，第二像素PX2的第二像素電路PC2的第二接觸孔CNT2與作為驅(qū)動(dòng)薄膜晶體管的第一薄膜晶體管T1的第一有源圖案A1的第一溝道C1疊置。

如上所述，在另一示例性實(shí)施例中，不同于形成在第一區(qū)域AR1中的第一像素PX1的第一像素電路PC1的第一接觸孔CNT1，形成在顯示區(qū)域DIA的第二區(qū)域AR2中的第二像素PX2的第二像素電路PC2的第二接觸孔CNT2與第一有源圖案A1的第一溝道C1疊置。

如上所述，在根據(jù)另一示例性實(shí)施例的OLED顯示器中，當(dāng)與形成在第一區(qū)域AR1中的第一像素電路PC1的第一薄膜晶體管T1的驅(qū)動(dòng)范圍相比，形成在顯示區(qū)域DIA的第二區(qū)域AR2中的第二像素電路PC2的第一薄膜晶體管T1的驅(qū)動(dòng)范圍由于工藝誤差被劣化時(shí)，第一像素電路PC1的第一接觸孔CNT1不與第一有源圖案A1疊置，并且第二像素電路PC2的第二接觸孔CNT2與第一有源圖案A1疊置。因?yàn)榈诙袼仉娐稰C2的第一薄膜晶體管T1的晶體管特性被劣化，使得第一薄膜晶體管T1的驅(qū)動(dòng)范圍增大，所以第 一像素電路PC1的第一薄膜晶體管T1和第二像素電路PC2的第一薄膜晶體管T1的每個(gè)晶體管特性差異被最小化。

即，當(dāng)?shù)诙^(qū)域AR2的第二接觸孔CNT2與第一有源圖案A1疊置而第一區(qū)域AR1的第一接觸孔CNT1不與第一有源圖案A1疊置時(shí)，形成在第二區(qū)域AR2中的薄膜晶體管的晶體管特性得以改善。即使形成在第二區(qū)域AR2中的薄膜晶體管的晶體管特性由于工藝誤差被劣化，也使遍及基底SUB的整個(gè)顯示區(qū)域DIA的薄膜晶體管之間的晶體管特性差異被最小化，使得連接到薄膜晶體管的有機(jī)發(fā)光元件的亮度差異被最小化。因此，提供具有圖像的最小化顯示品質(zhì)劣化的OLED顯示器。

例如，即使在遍及整個(gè)基底SUB的薄膜晶體管的每個(gè)有源圖案的寬度方面不期望地產(chǎn)生差異，也提供了供應(yīng)到OLED的電流被抑制具有遍及整個(gè)基底SUB的差異的OLED顯示器。

接下來，將參照?qǐng)D14和圖15描述根據(jù)另一示例性實(shí)施例的OLED顯示器。在下文中，將描述與根據(jù)上述的示例性實(shí)施例的OLED顯示器的不同之處。

圖14是示出根據(jù)另一示例性實(shí)施例的OLED顯示器的第一像素的布局圖。圖15是示出根據(jù)另一示例性實(shí)施例的OLED顯示器的第二像素的布局圖。

如圖14中所示，第一像素PX1的第一像素電路PC1的第一接觸孔CNT1的一部分與作為驅(qū)動(dòng)薄膜晶體管的第一薄膜晶體管T1的第一有源圖案A1的第一溝道C1疊置。

如圖15中所示，第二像素PX2的第二像素電路PC2的第二接觸孔CNT2與作為驅(qū)動(dòng)薄膜晶體管的第一薄膜晶體管T1的第一有源圖案A1的第一溝道C1完全疊置。

另一方面，在另一示例性實(shí)施例中，第二像素電路PC2的第二接觸孔CNT2與第一薄膜晶體管T1的第一有源圖案A1的第一溝道C1部分疊置。

即，第二像素電路PC2的第二接觸孔CNT2以與第一像素電路PC1的第一接觸孔CNT1相比較寬的面積與作為驅(qū)動(dòng)薄膜晶體管的第一薄膜晶體管T1的第一有源圖案A1疊置。

如上所述，在另一示例性實(shí)施例中，與形成在第一區(qū)域AR1中的第一像素PX1的第一像素電路PC1的第一接觸孔CNT1不同，形成在顯示區(qū)域DIA的第二區(qū)域AR2中的第二像素PX2的第二像素電路PC2的第二接觸孔CNT2 以較寬的面積與第一有源圖案A1的第一溝道C1疊置。

如上所述，在根據(jù)另一示例性實(shí)施例的OLED顯示器中，當(dāng)形成在顯示區(qū)域DIA的第二區(qū)域AR2中的第二像素電路PC2的第一薄膜晶體管T1的驅(qū)動(dòng)范圍由于工藝誤差與形成在第一區(qū)域AR1中的第一像素電路PC1的第一薄膜晶體管T1的驅(qū)動(dòng)范圍相比被劣化時(shí)，第一像素電路PC1的第一接觸孔CNT1以窄面積與第一有源圖案A1疊置，并且第二像素電路PC2的第二接觸孔CNT2以寬面積與第一有源圖案A1疊置。即使第二像素電路PC2的第一薄膜晶體管T1的晶體管特性被劣化，使得第一薄膜晶體管T1的驅(qū)動(dòng)范圍增大，也使第一像素電路PC1的第一薄膜晶體管T1和第二像素電路PC2的第一薄膜晶體管T1的每個(gè)晶體管特性差異被最小化。

即，因?yàn)榈诙^(qū)域AR2的第二接觸孔CNT2以寬面積與第一有源圖案A1疊置，而第一區(qū)域AR1的第一接觸孔CNT1以窄面積與第一有源圖案A1疊置，所以形成在第二區(qū)域AR2中的薄膜晶體管的晶體管特性得以改善。因此，即使形成在第二區(qū)域AR2中的薄膜晶體管的晶體管特性被劣化，遍及基底SUB的整個(gè)顯示區(qū)域DIA形成的薄膜晶體管之間的晶體管特性差異被最小化，使得連接到薄膜晶體管的有機(jī)發(fā)光元件的亮度差異被最小化。因此，提供了具有圖像的最小化顯示品質(zhì)劣化的OLED顯示器。

即使在遍及整個(gè)基底SUB的薄膜晶體管的每個(gè)有源圖案的寬度方面不期望地產(chǎn)生差異，也提供了供應(yīng)到OLED的電流被抑制具有遍及整個(gè)基底SUB的差異的OLED顯示器。

雖然已經(jīng)針對(duì)目前認(rèn)為是實(shí)用性的示例性實(shí)施例描述了發(fā)明技術(shù)，但是將理解的是，本發(fā)明不限于所公開的實(shí)施例，而相反，其意圖涵蓋包括在所附權(quán)利要求的精神和范圍內(nèi)的各種改變和等同布置。