專利名稱:電子裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子裝置，涉及把來自第1半導(dǎo)體集成電路裝置的數(shù)據(jù)傳送到多個(gè)第2半導(dǎo)體集成電路裝置中的電子裝置。
背景技術(shù)：
作為點(diǎn)陣型顯示裝置，液晶顯示裝置由于薄型、輕量、低功率的優(yōu)點(diǎn)而用于個(gè)人電腦等各種裝置，特別是，利于高清晰地控制畫質(zhì)的主動(dòng)矩陣方式的彩色液晶顯示裝置正在成為主流。
液晶顯示裝置的液晶顯示組件具有液晶面板(LCD面板)、由半導(dǎo)體集成電路裝置(以下稱為IC)構(gòu)成的控制電路(以下稱為控制器)、由IC構(gòu)成的掃描側(cè)驅(qū)動(dòng)電路(以下稱為掃描驅(qū)動(dòng)器)、以及數(shù)據(jù)側(cè)驅(qū)動(dòng)電路(以下稱為數(shù)據(jù)驅(qū)動(dòng)器)。由于液晶面板的畫質(zhì)的高清晰化和大型化，顯示數(shù)據(jù)的傳送速度正在向高速化發(fā)展。顯示數(shù)據(jù)的傳送速度向高速化發(fā)展，時(shí)鐘信號(hào)和顯示數(shù)據(jù)反轉(zhuǎn)的單位時(shí)間的頻度就會(huì)增加。這樣，在時(shí)鐘信號(hào)和顯示數(shù)據(jù)為其振幅按電源電壓(“H”電平)和地(“L”電平)變化(反轉(zhuǎn))的2值的電壓信號(hào)(以下稱為CMOS信號(hào))的場合，在傳送時(shí)鐘信號(hào)和顯示數(shù)據(jù)的控制器和數(shù)據(jù)驅(qū)動(dòng)器間的線路中EMI(ElectroMagneticInterference)噪聲和消耗電流就會(huì)增加，這是存在的問題。
作為解決該問題的一種方法，采用以下2次反轉(zhuǎn)的方法由CMOS信號(hào)構(gòu)成的顯示數(shù)據(jù)的邏輯按照數(shù)據(jù)反轉(zhuǎn)信號(hào)INV由傳送起始地的數(shù)據(jù)1次反轉(zhuǎn)電路進(jìn)行1次反轉(zhuǎn)，使整個(gè)傳送線路中的反轉(zhuǎn)頻度減少，由傳送目標(biāo)地的數(shù)據(jù)2次反轉(zhuǎn)電路恢復(fù)為原來的邏輯(例如參照專利文獻(xiàn)1)。該方法，例如在傳送6比特×3點(diǎn)(R、G、B)的18比特寬、由CMOS信號(hào)構(gòu)成的顯示數(shù)據(jù)時(shí)，由傳送起始地的控制器檢測按18比特的顯示數(shù)據(jù)的各比特在前后從“H”電平到“L”電平或從“L”電平到“H”電平進(jìn)行邏輯反轉(zhuǎn)的變化，該變化了的比特?cái)?shù)為例如比18比特的半數(shù)多的13比特的場合，就生成數(shù)據(jù)反轉(zhuǎn)信號(hào)INV＝“H”電平。再根據(jù)該數(shù)據(jù)反轉(zhuǎn)信號(hào)INV，由設(shè)置在控制器內(nèi)的輸出端附近的18比特的數(shù)據(jù)1次反轉(zhuǎn)電路使18比特的邏輯進(jìn)行反轉(zhuǎn)。這樣，在18比特寬的傳送線路內(nèi)，18比特中的13比特不被反轉(zhuǎn)，僅5比特被反轉(zhuǎn)，能使反轉(zhuǎn)頻度減少，能降低EMI噪聲和消耗電流。并且，為了使18比特寬的顯示數(shù)據(jù)恢復(fù)為原來的邏輯，由設(shè)置在傳送目標(biāo)地的數(shù)據(jù)驅(qū)動(dòng)器內(nèi)的輸入端附近的18比特的數(shù)據(jù)2次反轉(zhuǎn)電路再次使其反轉(zhuǎn)為18比特的邏輯。
作為解決上述的問題的另一種方法，采用了小振幅差動(dòng)信號(hào)傳送方式的接口。作為其代表，采用了RSDS(reduced swing differential signaling)方式的接口(以下稱為RSDS接口)(參照專利文獻(xiàn)2)。

專利文獻(xiàn)1
特開2003-84726號(hào)公報(bào)(圖9)
專利文獻(xiàn)2
特許第3285332號(hào)公報(bào)
發(fā)明內(nèi)容

發(fā)明要解決的課題
然而，液晶面板的畫質(zhì)的高清晰化和大型化進(jìn)一步發(fā)展，像素增加到SXGA(1280×1024像素)，甚至UXGA(1600×1200像素)的話，采用上述的2個(gè)解決方法也出現(xiàn)了消耗電流增加的問題。即，2個(gè)方法都能降低IC間的線路中的EMI噪聲和消耗電流，不過，產(chǎn)生了顯示數(shù)據(jù)輸入到數(shù)據(jù)驅(qū)動(dòng)器之后內(nèi)部線路中的EMI噪聲和消耗電流增加的問題。
從而，本發(fā)明的目的是提供一種能降低數(shù)據(jù)輸入到半導(dǎo)體集成電路裝置之后內(nèi)部線路引起的EMI噪聲和消耗電流的電子裝置。

用于解決課題的裝置
(1)本發(fā)明的電子裝置，采用數(shù)據(jù)傳送系統(tǒng)，第2半導(dǎo)體集成電路裝置中具有傳送起始地和傳送目標(biāo)地中的至少傳送目標(biāo)地，上述數(shù)據(jù)傳送系統(tǒng)把來自第1半導(dǎo)體集成電路裝置的數(shù)據(jù)傳送給多個(gè)第2半導(dǎo)體集成電路裝置，傳送由CMOS信號(hào)構(gòu)成的數(shù)據(jù)時(shí)，檢測CMOS信號(hào)的每比特在前后的反轉(zhuǎn)，生成與該反轉(zhuǎn)比特?cái)?shù)對(duì)應(yīng)的數(shù)據(jù)反轉(zhuǎn)信號(hào)，根據(jù)該數(shù)據(jù)反轉(zhuǎn)信號(hào)，在傳送起始地使數(shù)據(jù)的邏輯進(jìn)行1次反轉(zhuǎn)，并在傳送目標(biāo)地為使其恢復(fù)為原來的邏輯而進(jìn)行2次反轉(zhuǎn)，上述電子裝置的特征在于，上述第2半導(dǎo)體集成電路裝置具有取入數(shù)據(jù)的數(shù)據(jù)取入電路，上述數(shù)據(jù)取入電路具有數(shù)據(jù)的內(nèi)部線路；數(shù)據(jù)寄存器；以及數(shù)據(jù)2次反轉(zhuǎn)電路，配置在緊接數(shù)據(jù)寄存器的數(shù)據(jù)輸入之前的位置，用于對(duì)通過上述內(nèi)部線路而輸入了的數(shù)據(jù)進(jìn)行上述2次反轉(zhuǎn)。
(2)在上述(1)項(xiàng)的電子裝置中，特征在于，上述第2半導(dǎo)體集成電路裝置，從上述第1半導(dǎo)體集成電路裝置或與前級(jí)連接的上述第2半導(dǎo)體集成電路裝置，輸入由上述CMOS信號(hào)構(gòu)成的數(shù)據(jù)及數(shù)據(jù)反轉(zhuǎn)信號(hào)。
(3)在上述(1)項(xiàng)的電子裝置中，特征在于，上述第2半導(dǎo)體集成電路裝置，把由來自上述第1半導(dǎo)體集成電路裝置或與前級(jí)連接的上述第2半導(dǎo)體集成電路裝置的差動(dòng)信號(hào)構(gòu)成的數(shù)據(jù)轉(zhuǎn)換為由上述CMOS信號(hào)構(gòu)成的數(shù)據(jù)，在內(nèi)部生成上述數(shù)據(jù)反轉(zhuǎn)信號(hào)。
(4)在上述(1)項(xiàng)的電子裝置中，特征在于，上述第2半導(dǎo)體集成電路裝置具有接收部，該接收部選擇由來自上述第1半導(dǎo)體集成電路裝置或與前級(jí)連接的上述第2半導(dǎo)體集成電路裝置的CMOS信號(hào)或差動(dòng)信號(hào)構(gòu)成的數(shù)據(jù)的某一方，選擇了CMOS信號(hào)時(shí)，上述數(shù)據(jù)反轉(zhuǎn)信號(hào)就從上述第1半導(dǎo)體集成電路裝置或與前級(jí)連接的上述第2半導(dǎo)體集成電路裝置輸入，選擇了差動(dòng)信號(hào)時(shí)，上述數(shù)據(jù)反轉(zhuǎn)信號(hào)就在上述接收部生成。
(5)在上述(4)項(xiàng)電子裝置中，特征在于，上述各第2半導(dǎo)體集成電路裝置串連連接，以便依次被傳送來自上述第1半導(dǎo)體集成電路裝置的數(shù)據(jù)，由來自上述第1半導(dǎo)體集成電路裝置的差動(dòng)信號(hào)構(gòu)成的數(shù)據(jù)傳送給初級(jí)的上述第2半導(dǎo)體集成電路裝置，由來自與前級(jí)連接的上述第2半導(dǎo)體集成電路裝置的CMOS信號(hào)構(gòu)成的數(shù)據(jù)傳送給第2級(jí)以后的上述第2半導(dǎo)體集成電路裝置。
(6)在上述(5)項(xiàng)的電子裝置中，特征在于，上述接收部具有差動(dòng)信號(hào)接收器，在選擇了差動(dòng)信號(hào)時(shí)，接收含1對(duì)至少2比特的數(shù)據(jù)的差動(dòng)信號(hào)，把上述至少2比特的數(shù)據(jù)在同一線路上作為進(jìn)行時(shí)分復(fù)用所得的CMOS信號(hào)來輸出；以及旁通電路，使選擇了差動(dòng)信號(hào)時(shí)接收的CMOS信號(hào)從差動(dòng)信號(hào)接收器旁通。
(7)在上述(6)項(xiàng)的電子裝置中，特征在于，上述接收部還具有分頻電路，該分頻電路使來自上述差動(dòng)信號(hào)接收器的CMOS信號(hào)對(duì)差動(dòng)信號(hào)至少進(jìn)行2分頻，將其作為各1比特的并行的CMOS信號(hào)而輸出。
(8)在上述(7)項(xiàng)的電子裝置中，特征在于，上述接收部還具有數(shù)據(jù)反轉(zhuǎn)信號(hào)生成電路，生成上述數(shù)據(jù)反轉(zhuǎn)信號(hào)；以及數(shù)據(jù)1次反轉(zhuǎn)電路，對(duì)來自上述分頻電路的數(shù)據(jù)進(jìn)行上述1次反轉(zhuǎn)。
(9)在上述(3)～(8)項(xiàng)中的任意1項(xiàng)電子裝置中，特征在于，上述差動(dòng)信號(hào)為RSDS信號(hào)、mini-LVDS信號(hào)或CMADS信號(hào)中的1個(gè)。
(10)上述(1)～(9)項(xiàng)中的任意1項(xiàng)電子裝置，特征在于，用作顯示裝置，上述第1半導(dǎo)體集成電路裝置為控制電路，上述第2半導(dǎo)體集成電路裝置為數(shù)據(jù)側(cè)驅(qū)動(dòng)電路。
(11)上述(10)項(xiàng)電子裝置，特征在于，用作液晶顯示裝置。
按照上述裝置，數(shù)據(jù)輸入到半導(dǎo)體集成電路裝置之后，通過內(nèi)部線路由數(shù)據(jù)寄存器取入時(shí)，由于在緊接數(shù)據(jù)寄存器的數(shù)據(jù)輸入之前的位置配置了數(shù)據(jù)2次反轉(zhuǎn)電路，因而在內(nèi)部線路所對(duì)的傳送起始地側(cè)由數(shù)據(jù)反轉(zhuǎn)信號(hào)進(jìn)行1次反轉(zhuǎn)控制所得的數(shù)據(jù)就由數(shù)據(jù)2次反轉(zhuǎn)電路進(jìn)行2次反轉(zhuǎn)控制，使其成為原來的邏輯，從而能夠降低內(nèi)部線路內(nèi)的數(shù)據(jù)的反轉(zhuǎn)頻度，降低內(nèi)部線路中的EMI噪聲和消耗電流。

發(fā)明效果
按照本發(fā)明，能夠降低數(shù)據(jù)輸入到半導(dǎo)體集成電路裝置之后的內(nèi)部線路引起的EMI噪聲和消耗電流。



圖1是表示本發(fā)明的一實(shí)施方式的液晶顯示組件的概略構(gòu)成的框圖。
圖2是表示圖1所示的液晶顯示組件所用的數(shù)據(jù)驅(qū)動(dòng)器4的概略構(gòu)成的框圖。
圖3是表示圖2所示的數(shù)據(jù)驅(qū)動(dòng)器4所用的接收器10的電路圖。
圖4是表示圖3所示的接收器10所用的旁通電路12的電路圖。
圖5是表示圖3所示的接收器10所用的數(shù)據(jù)反轉(zhuǎn)信號(hào)生成電路14的電路圖。
圖6是表示圖3所示的接收器10的IFM＝“H”時(shí)的動(dòng)作狀態(tài)的圖。
圖7是表示圖3所示的接收器10的IFM＝“L”時(shí)的動(dòng)作狀態(tài)的圖。
圖8是表示圖2所示的數(shù)據(jù)驅(qū)動(dòng)器4所用的數(shù)據(jù)取入電路30的電路圖。
圖9是說明圖1所示的控制器2和數(shù)據(jù)驅(qū)動(dòng)器4間的各種信號(hào)的傳送的圖。
圖10是說明圖9所示的數(shù)據(jù)驅(qū)動(dòng)器間的時(shí)鐘信號(hào)和顯示數(shù)據(jù)在芯片間傳送的定時(shí)圖。
圖11是表示本發(fā)明的第2實(shí)施方式的液晶顯示組件的概略構(gòu)成的框圖。
圖12是表示本發(fā)明的第3實(shí)施方式的液晶顯示組件的概略構(gòu)成的框圖。
具體實(shí)施方式
對(duì)于以下說明使用的顯示數(shù)據(jù)和定時(shí)信號(hào)的符號(hào)，為明確CMOS信號(hào)和RSDS信號(hào)，先作以下定義。
(1)顯示數(shù)據(jù)DATA不區(qū)分CMOS信號(hào)和RSDS信號(hào)(2)顯示數(shù)據(jù)DACMOS信號(hào)(3)顯示數(shù)據(jù)D00～D05、D10～D15、D20～D25CMOS信號(hào)(4)顯示數(shù)據(jù)DN/DPRSDS信號(hào)(5)顯示數(shù)據(jù)D00N/D00P～D02N/D02P、D10N/D10P～D12N/D12P、D20N/D20P～D22N/D22PRSDS信號(hào)(6)時(shí)鐘信號(hào)CLK不區(qū)分CMOS信號(hào)和RSDS信號(hào)(7)時(shí)鐘信號(hào)CKCMOS信號(hào)(8)時(shí)鐘信號(hào)CKN/CKPRSDS信號(hào)(9)起動(dòng)信號(hào)STH、鎖存信號(hào)STB、數(shù)據(jù)反轉(zhuǎn)信號(hào)INVCMOS信號(hào)以下，參照
本發(fā)明的一實(shí)施方式。液晶顯示裝置的液晶顯示組件，如圖1所示，具有液晶面板1、控制器2、掃描驅(qū)動(dòng)器3、和數(shù)據(jù)驅(qū)動(dòng)器4。液晶面板1，未詳細(xì)圖示，由配置了透明的像素電極及薄膜晶體管(TFT)的半導(dǎo)體基板、在整個(gè)面上形成了1個(gè)透明的電極的對(duì)向基板、和使這2個(gè)基板對(duì)著并在其間裝入了液晶的構(gòu)造構(gòu)成，通過控制有開關(guān)功能的TFT對(duì)各像素電極施加規(guī)定的電壓，由各像素電極和對(duì)向基板電極之間的電位差使液晶的透過率或反射率變化，從而顯示圖像。在半導(dǎo)體基板上配設(shè)了給出TFT的開關(guān)控制信號(hào)(掃描信號(hào))的掃描線和給出施加到各像素電極上的灰度等級(jí)電壓的數(shù)據(jù)線。以下，以液晶面板1的分辨率為SXGA(1280×1024像素1像素由R、G、B的3點(diǎn)構(gòu)成)、262144色顯示(R、G、B各由64灰度等級(jí)構(gòu)成)的情況為例，進(jìn)行說明。
液晶面板1的掃描線，與垂直方向的1024像素對(duì)應(yīng)，配置1024條。還有，數(shù)據(jù)線，由于1像素由R、G、B的3點(diǎn)構(gòu)成，因而與水平方向的1280像素對(duì)應(yīng)，配置1280×3＝3840條。掃描驅(qū)動(dòng)器3，對(duì)1024條柵極線，以1個(gè)分擔(dān)256條，配置4個(gè)。數(shù)據(jù)驅(qū)動(dòng)器4，對(duì)3840條數(shù)據(jù)線，以1個(gè)分擔(dān)384條，配置10個(gè)(4-1、4-2、…、4-10)。
顯示數(shù)據(jù)和定時(shí)信號(hào)從PC(個(gè)人電腦)5，例如通過LVDS(low voltagedifferential signaling)接口，傳送到控制器2。從控制器2到掃描驅(qū)動(dòng)器3，時(shí)鐘信號(hào)等被并列傳送到各掃描驅(qū)動(dòng)器3，垂直同步用的起動(dòng)信號(hào)STV被傳送到初級(jí)的掃描驅(qū)動(dòng)器3，再依次傳送到串連連接的第2級(jí)以后的掃描驅(qū)動(dòng)器3。從控制器2到初級(jí)的數(shù)據(jù)驅(qū)動(dòng)器4-1，由CMOS信號(hào)構(gòu)成的水平同步用的起動(dòng)信號(hào)STH及鎖存信號(hào)STB通過CMOS接口來傳送，由RSDS信號(hào)構(gòu)成的顯示數(shù)據(jù)DN/DP及時(shí)鐘信號(hào)CKN/CKP通過RSDS接口來傳送。從初級(jí)的數(shù)據(jù)驅(qū)動(dòng)器4-1到串連連接的第2級(jí)以后的數(shù)據(jù)驅(qū)動(dòng)器4-2、4-3、…、4-10，由CMOS信號(hào)構(gòu)成的顯示數(shù)據(jù)DA、時(shí)鐘信號(hào)CK、起動(dòng)信號(hào)STH、鎖存信號(hào)STB及數(shù)據(jù)反轉(zhuǎn)信號(hào)INV通過CMOS接口依次傳送。數(shù)據(jù)反轉(zhuǎn)信號(hào)INV，在初級(jí)的數(shù)據(jù)驅(qū)動(dòng)器4-1內(nèi)檢測顯示數(shù)據(jù)DA的各比特在前后進(jìn)行邏輯反轉(zhuǎn)的變化，根據(jù)該變化了的比特?cái)?shù)而生成。
從掃描驅(qū)動(dòng)器3到液晶面板1的各掃描線，脈沖狀的掃描信號(hào)按線順序送出。與施加了脈沖的掃描線相連的TFT全部變?yōu)閷?dǎo)通，此時(shí)從各數(shù)據(jù)驅(qū)動(dòng)器4向液晶面板1的數(shù)據(jù)線提供灰度等級(jí)電壓，通過變?yōu)閷?dǎo)通的TFT將其施加在像素電極上。并且，與未施加脈沖的掃描線相連的TFT變?yōu)榻刂範(fàn)顟B(tài)的話，像素電極和對(duì)向基板電極的電位差就繼續(xù)保持，直到下一灰度等級(jí)電壓施加到像素電極上。并且，通過在所有掃描電極上依次施加脈沖而在所有像素電極上施加規(guī)定的灰度等級(jí)電壓，按幀周期進(jìn)行灰度等級(jí)電壓的切換，這樣就能夠顯示圖像。
數(shù)據(jù)驅(qū)動(dòng)器4構(gòu)成為，與384條數(shù)據(jù)線對(duì)應(yīng)，分別輸入R、G、B各64灰度等級(jí)顯示所用的R、G、B各6比特的顯示數(shù)據(jù)，分別輸出64灰度等級(jí)內(nèi)與該顯示數(shù)據(jù)的邏輯對(duì)應(yīng)的1個(gè)灰度等級(jí)電壓的384輸出。作為具體的電路結(jié)構(gòu)，如圖2所示，具有接收器10，構(gòu)成用于芯片間數(shù)據(jù)傳送的接口電路；移位寄存器20，構(gòu)成用于對(duì)數(shù)字的顯示數(shù)據(jù)DA進(jìn)行串行/并行變換，再將其變換為與該顯示數(shù)據(jù)DA的邏輯對(duì)應(yīng)的模擬的灰度等級(jí)電壓的電路；數(shù)據(jù)取入電路30；鎖存器40；電平移位器50；數(shù)字模擬變換電路(以下稱為D/A轉(zhuǎn)換器)60；以及電壓跟隨輸出電路70。另外，數(shù)據(jù)驅(qū)動(dòng)器4中還有使上述各電路動(dòng)作的電源電路，不過，省略圖示及說明。
作為數(shù)據(jù)驅(qū)動(dòng)器4的輸入端子，對(duì)圖2所示的各端子進(jìn)行說明。ISTH端子是起動(dòng)信號(hào)STH的輸入端子，起動(dòng)信號(hào)STH輸入到移位寄存器20。ISTB端子是鎖存信號(hào)STB的輸入端子，鎖存信號(hào)STB輸入到鎖存器40及電壓跟隨輸出電路70。IFM端子是用于選擇CMOS或RSDS的接口模式的端子。作為接口模式選擇信號(hào)，“H”電平或“L”電平的固定電位提供給IFM端子，該電位輸入到接收器10。ICKP/ICK端子及ICKN/IINV端子在IFM端子＝“H”電平時(shí)，是時(shí)鐘信號(hào)CKN/CKP的輸入端子，在IFM端子＝“L”電平時(shí)，ICKP/ICK端子是時(shí)鐘信號(hào)CK的輸入端子，ICKN/IINV端子是數(shù)據(jù)反轉(zhuǎn)信號(hào)INV的輸入端子。時(shí)鐘信號(hào)CKN/CKP、CK及數(shù)據(jù)反轉(zhuǎn)信號(hào)INV分別輸入到接收器10。ID00N/ID00-ID02P/ID05端子、ID10N/ID10-ID12P/ID15端子、ID20N/ID20-ID22P/ID25端子是灰度等級(jí)顯示6比特×R、G、B的3點(diǎn)(1像素)＝18比特寬的顯示數(shù)據(jù)DATA的輸入端子，在IFM端子＝“H”電平時(shí)，是由RSDS信號(hào)構(gòu)成的顯示數(shù)據(jù)D00N/D00P-D02N/D02P、D10N/D10P-D12N/D12P、D20N/D20P-D22N/D22P(以下稱為DN/DP)的輸入端子，在IFM端子＝“L”電平時(shí)，是由CMOS信號(hào)構(gòu)成的顯示數(shù)據(jù)D00-D05、D10-D15、D20-D25(以下稱為DA)的輸入端子。上述各顯示數(shù)據(jù)DATA分別輸入到接收器10。
作為數(shù)據(jù)驅(qū)動(dòng)器4的輸出端子，對(duì)圖2所示的各端子進(jìn)行說明。OSTH端子是起動(dòng)信號(hào)STH的輸出端子，該起動(dòng)信號(hào)STH從移位寄存器20輸出。OCK端子是時(shí)鐘信號(hào)CK的輸出端子，該時(shí)鐘信號(hào)CK從移位寄存器20輸出。OSTB端子是鎖存信號(hào)STB的輸出端子，該鎖存信號(hào)STB從鎖存器40輸出。OINV端子是數(shù)據(jù)反轉(zhuǎn)信號(hào)INV的輸出端子，該數(shù)據(jù)反轉(zhuǎn)信號(hào)INV從數(shù)據(jù)取入電路30輸出。OD00-OD05端子、OD10-OD15端子、OD20-OD25端子是顯示數(shù)據(jù)DA的輸出端子，各顯示數(shù)據(jù)DA分別從數(shù)據(jù)取入電路30輸出。
以下說明構(gòu)成芯片間數(shù)據(jù)傳送所用的接口電路的接收器10。接收器10接收由RSDS信號(hào)或CMOS信號(hào)構(gòu)成的時(shí)鐘信號(hào)CLK及顯示數(shù)據(jù)DATA，把由CMOS信號(hào)構(gòu)成的時(shí)鐘信號(hào)CK及顯示數(shù)據(jù)DA輸出到內(nèi)部的移位寄存器20及數(shù)據(jù)取入電路30。接收器10，如圖3所示，具有輸入時(shí)鐘信號(hào)CKN/CKP的RSDS接收器11a、輸入顯示數(shù)據(jù)DN/DP的RSDS接收器11b、旁通時(shí)鐘信號(hào)CK及數(shù)據(jù)反轉(zhuǎn)信號(hào)INV的旁通電路12a、旁通顯示數(shù)據(jù)DA的旁通電路12b、RSDS接收器11a輸出的分頻電路13a、RSDS接收器11b輸出的分頻電路13b、數(shù)據(jù)反轉(zhuǎn)信號(hào)生成電路14、數(shù)據(jù)1次反轉(zhuǎn)電路15、時(shí)鐘信號(hào)CK的選擇器16a、數(shù)據(jù)反轉(zhuǎn)信號(hào)INV的選擇器16b、以及顯示數(shù)據(jù)DA的選擇器16c。
各RSDS接收器11a、11b構(gòu)成為，在IFM端子＝“H”電平時(shí)，內(nèi)部的偏壓信號(hào)變?yōu)閷?dǎo)通，成為可接收時(shí)鐘信號(hào)CKN/CKP和顯示數(shù)據(jù)DN/DP的動(dòng)作狀態(tài)，在IFM端子＝“L”電平時(shí)，使內(nèi)部的偏壓信號(hào)截止，從而成為不動(dòng)作狀態(tài)，以降低消耗電流。
各旁通電路12a、12b，例如圖4所示，由2個(gè)OR電路構(gòu)成，在IFM端子＝“L”電平時(shí)，使時(shí)鐘信號(hào)CK、數(shù)據(jù)反轉(zhuǎn)信號(hào)INV及顯示數(shù)據(jù)DA旁通，在IFM端子＝“H”電平時(shí)，禁止CMOS信號(hào)旁通。
分頻電路13a對(duì)從RSDS接收器11a輸出的時(shí)鐘信號(hào)CK進(jìn)行2分頻，在1條線上輸出。各分頻電路13b對(duì)從各RSDS接收器11b輸出、2比特的顯示數(shù)據(jù)在同一線路上經(jīng)時(shí)分復(fù)用所得的顯示數(shù)據(jù)D00-D01、D02-D03、…、D24-D25以2分頻分離為各1比特的數(shù)據(jù)D00、D01、…、D24、D25，在2條線上輸出。
數(shù)據(jù)反轉(zhuǎn)信號(hào)生成電路14具有數(shù)據(jù)反轉(zhuǎn)檢測電路17、第1判斷電路18、以及第2判斷電路19。數(shù)據(jù)反轉(zhuǎn)檢測電路17為了與R、G、B的各6比特的每個(gè)顯示數(shù)據(jù)DA對(duì)應(yīng)，有3個(gè)。各數(shù)據(jù)反轉(zhuǎn)檢測電路17為了檢測6比特的各比特在前后的變化，與各比特對(duì)應(yīng)，如圖5所示，由2級(jí)串連連接的觸發(fā)器和輸出各級(jí)的輸出的異或的EXOR電路構(gòu)成。從EXOR電路，對(duì)在前后沒有變化的比特輸出“L”電平，對(duì)有變化的比特輸出“H”。從第2級(jí)的觸發(fā)器輸出顯示數(shù)據(jù)DA。第1判斷電路18構(gòu)成為，為了與各數(shù)據(jù)反轉(zhuǎn)檢測電路17對(duì)應(yīng)，有3個(gè)，在IFM端子＝“H”電平時(shí)，為可判斷的動(dòng)作狀態(tài)，在IFM端子＝“L”電平時(shí)，為不動(dòng)作狀態(tài)，以降低消耗電流。各第1判斷電路18檢測6比特中變化了的比特?cái)?shù)，例如，4比特以上時(shí)，輸出“H”電平。第2判斷電路19檢測3個(gè)第1判斷電路18的輸出中“H”電平的輸出數(shù)，2輸出以上時(shí)，輸出“H”。第2判斷電路19的輸出成為數(shù)據(jù)反轉(zhuǎn)信號(hào)INV。
數(shù)據(jù)1次反轉(zhuǎn)電路15由EXOR電路構(gòu)成，在IFM端子＝“H”電平時(shí)，根據(jù)來自數(shù)據(jù)反轉(zhuǎn)信號(hào)生成電路14的數(shù)據(jù)反轉(zhuǎn)信號(hào)INV對(duì)來自數(shù)據(jù)反轉(zhuǎn)信號(hào)生成電路14的顯示數(shù)據(jù)DA進(jìn)行反轉(zhuǎn)控制。
選擇器16a在IFM端子＝“H”電平時(shí)，選擇輸出來自分頻電路13a的時(shí)鐘信號(hào)CK，在IFM端子＝“L”電平時(shí)，選擇輸出來自旁通電路12a的時(shí)鐘信號(hào)CK。選擇器16b在IFM端子＝“H”電平時(shí)，選擇輸出來自數(shù)據(jù)反轉(zhuǎn)信號(hào)生成電路14的數(shù)據(jù)反轉(zhuǎn)信號(hào)INV，在IFM端子＝“L”電平時(shí)，選擇輸出來自旁通電路12a的數(shù)據(jù)反轉(zhuǎn)信號(hào)INV。選擇器16c在IFM端子＝“H”電平時(shí)，選擇輸出來自數(shù)據(jù)1次反轉(zhuǎn)電路15的顯示數(shù)據(jù)D00-D01、D02-D03、…、D24-D25，在IFM端子＝“L”電平時(shí)，選擇輸出來自旁通電路12b的顯示數(shù)據(jù)D00-D01、D02-D03、…、D24-D25。
以下對(duì)于IFM端子＝“H”電平時(shí)的接收器10的動(dòng)作進(jìn)行說明。各RSDS接收器11a、11b變?yōu)閯?dòng)作狀態(tài)，旁通電路12a、12b禁止CMOS信號(hào)旁通。選擇器16a選擇分頻電路13a的輸出，選擇器16b選擇數(shù)據(jù)反轉(zhuǎn)信號(hào)生成電路14的輸出，選擇器16c選擇數(shù)據(jù)1次反轉(zhuǎn)電路15的輸出。根據(jù)這些動(dòng)作，如圖6所示，接收器10作為RSDS接收器來發(fā)揮作用。因此，此時(shí)接收器10中輸入時(shí)鐘信號(hào)CKN/CKP及顯示數(shù)據(jù)DN/DP的話，各RSDS接收器11a、11b就接收它們，從接收器10輸出來自分頻電路13a的時(shí)鐘信號(hào)CK，并輸出來自數(shù)據(jù)1次反轉(zhuǎn)電路15的顯示數(shù)據(jù)DA。
其次，對(duì)于IFM端子＝“L”電平時(shí)的接收器10的動(dòng)作進(jìn)行說明。各RSDS接收器11a、11b變?yōu)椴粍?dòng)作狀態(tài)，各旁通電路12a、12b允許時(shí)鐘信號(hào)CK、數(shù)據(jù)反轉(zhuǎn)信號(hào)INV及顯示數(shù)據(jù)DA旁通。選擇器16a選擇旁通電路12a的時(shí)鐘信號(hào)輸出，選擇器16b選擇旁通電路12a的數(shù)據(jù)反轉(zhuǎn)信號(hào)輸出，選擇器16c選擇旁通電路12b的輸出。根據(jù)這些動(dòng)作，如圖7所示，接收器10作為CMOS接收器來發(fā)揮作用。因此，此時(shí)接收器10中輸入時(shí)鐘信號(hào)CK、數(shù)據(jù)反轉(zhuǎn)信號(hào)INV及顯示數(shù)據(jù)DA的話，各旁通電路12a、12b就允許這些CMOS信號(hào)旁通，從接收器10輸出來自旁通電路12a的時(shí)鐘信號(hào)CK及數(shù)據(jù)反轉(zhuǎn)信號(hào)INV，并輸出來自旁通電路12b的顯示數(shù)據(jù)DA。
回到圖2，對(duì)于移位寄存器20、數(shù)據(jù)取入電路30、鎖存器40、電平移位器50、D/A轉(zhuǎn)換器60及電壓跟隨輸出電路70進(jìn)行說明。移位寄存器20，與數(shù)據(jù)線384條對(duì)應(yīng)，由128比特(以1比特來分擔(dān)數(shù)據(jù)線R、G、B的3條的量)構(gòu)成，在對(duì)液晶面板1的多掃描線中的1掃描線進(jìn)行掃描的1水平期間，每次都在時(shí)鐘信號(hào)CK的前沿及后沿的定時(shí)，讀入起動(dòng)信號(hào)STH的“H”電平，依次生成數(shù)據(jù)取入用的控制信號(hào)C1、C2、…、C128，將其提供給數(shù)據(jù)取入電路30。
數(shù)據(jù)取入電路30，如圖8所示，具有顯示數(shù)據(jù)DA的內(nèi)部線路31、數(shù)據(jù)反轉(zhuǎn)信號(hào)INV的內(nèi)部線路32、數(shù)據(jù)2次反轉(zhuǎn)電路33、以及數(shù)據(jù)寄存器34。內(nèi)部線路31連接著接收器10的顯示數(shù)據(jù)DA輸出端和OD00-OD05、OD10-OD15、OD20-OD25端子。內(nèi)部線路32連接著接收器10的數(shù)據(jù)反轉(zhuǎn)信號(hào)INV輸出端和OINV端子。數(shù)據(jù)2次反轉(zhuǎn)電路33，與數(shù)據(jù)線384條對(duì)應(yīng)，由6比特×3點(diǎn)(R、G、B)的18比特寬×128比特的EXOR電路構(gòu)成，配置在緊接數(shù)據(jù)寄存器34的顯示數(shù)據(jù)輸入之前的位置，在EXOR電路的一輸入端從內(nèi)部線路31輸入顯示數(shù)據(jù)DA，在EXOR電路的另一輸入端從內(nèi)部線路32輸入數(shù)據(jù)反轉(zhuǎn)信號(hào)INV。數(shù)據(jù)寄存器34，與數(shù)據(jù)線384條對(duì)應(yīng)，在每1水平期間，以6比特×3點(diǎn)(R、G、B)的18比特寬×128比特，在移位寄存器20的控制信號(hào)C1、C2、…、C128的后沿的定時(shí)，取入從數(shù)據(jù)2次反轉(zhuǎn)電路33提供的1掃描線的顯示數(shù)據(jù)DA。
鎖存器40，在每1水平期間，在鎖存信號(hào)STB的前沿的定時(shí)保持?jǐn)?shù)據(jù)寄存器34中取入的顯示數(shù)據(jù)DA，并將其一總提供給電平移位器50。電平移位器50把來自鎖存器40的顯示數(shù)據(jù)DA提高電壓電平，提供給D/A轉(zhuǎn)換器60。D/A轉(zhuǎn)換器60根據(jù)來自電平移位器50的顯示數(shù)據(jù)DA，按數(shù)據(jù)線384條分別對(duì)應(yīng)的6比特的顯示數(shù)據(jù)DA，向電壓跟隨輸出電路70提供64灰度等級(jí)內(nèi)的、該顯示數(shù)據(jù)DA的邏輯所對(duì)應(yīng)的1個(gè)灰度等級(jí)電壓。電壓跟隨輸出電路70使來自D/A轉(zhuǎn)換器60的灰度等級(jí)電壓提高驅(qū)動(dòng)能力，在鎖存信號(hào)STB的后沿的定時(shí)，將其作為輸出S1～S384而輸出。
對(duì)于圖1所示的液晶顯示組件的控制器2和數(shù)據(jù)驅(qū)動(dòng)器4間以及各數(shù)據(jù)驅(qū)動(dòng)器4間的各種信號(hào)傳送，圖9給出了控制器2、數(shù)據(jù)驅(qū)動(dòng)器4、從控制器2到數(shù)據(jù)驅(qū)動(dòng)器4的各種信號(hào)線，依此進(jìn)行說明。起動(dòng)信號(hào)STH及鎖存信號(hào)STB以CMOS信號(hào)從控制器2向數(shù)據(jù)驅(qū)動(dòng)器4-1傳送，再從數(shù)據(jù)驅(qū)動(dòng)器4-1向串連連接的各數(shù)據(jù)驅(qū)動(dòng)器4-2、4-3、…、4-10依次傳送。
以下對(duì)于時(shí)鐘信號(hào)CLK、顯示數(shù)據(jù)DATA及數(shù)據(jù)反轉(zhuǎn)信號(hào)INV的傳送進(jìn)行說明。數(shù)據(jù)驅(qū)動(dòng)器4-1的IFM端子的電位電平設(shè)為“H”電平，數(shù)據(jù)驅(qū)動(dòng)器4-2、4-3、…、4-10的IFM端子的電位電平設(shè)為“L”電平。這樣，數(shù)據(jù)驅(qū)動(dòng)器4-1的各RSDS接收器11a、11b就變?yōu)閯?dòng)作狀態(tài)，如圖6所示，數(shù)據(jù)驅(qū)動(dòng)器4-1的接收器10作為RSDS接收器來發(fā)揮作用，控制器2的未圖示的RSDS發(fā)送器和數(shù)據(jù)驅(qū)動(dòng)器4-1的接收器10構(gòu)成RSDS接口。因此，時(shí)鐘信號(hào)CKN/CKP及顯示數(shù)據(jù)DN/DP從控制器2通過RSDS接口而傳送到數(shù)據(jù)驅(qū)動(dòng)器4-1。
在數(shù)據(jù)驅(qū)動(dòng)器4-1內(nèi)，時(shí)鐘信號(hào)CKN/CKP由接收器10轉(zhuǎn)換為時(shí)鐘信號(hào)CK，通過移位寄存器20傳送給OCK端子。顯示數(shù)據(jù)DN/DP由接收器10轉(zhuǎn)換為顯示數(shù)據(jù)DA。由接收器10的數(shù)據(jù)反轉(zhuǎn)信號(hào)生成電路14檢測按顯示數(shù)據(jù)DA的比特在前后的反轉(zhuǎn)，生成與該反轉(zhuǎn)比特?cái)?shù)對(duì)應(yīng)的數(shù)據(jù)反轉(zhuǎn)信號(hào)INV。顯示數(shù)據(jù)DA由接收器10的數(shù)據(jù)1次反轉(zhuǎn)電路15按照數(shù)據(jù)反轉(zhuǎn)信號(hào)INV進(jìn)行1次反轉(zhuǎn)控制，與數(shù)據(jù)反轉(zhuǎn)信號(hào)INV一起傳送給數(shù)據(jù)取入電路30。傳送給數(shù)據(jù)取入電路30的顯示數(shù)據(jù)DA及數(shù)據(jù)反轉(zhuǎn)信號(hào)INV，通過內(nèi)部線路31、32，傳送給OD00-OD05、OD10-OD15、OD20-OD25端子及OINV端子，并傳送給數(shù)據(jù)2次反轉(zhuǎn)電路33。顯示數(shù)據(jù)DA由數(shù)據(jù)2次反轉(zhuǎn)電路33按照數(shù)據(jù)反轉(zhuǎn)信號(hào)INV進(jìn)行2次反轉(zhuǎn)控制，傳送給數(shù)據(jù)寄存器34。此時(shí)，由于顯示數(shù)據(jù)DA在緊接輸入到數(shù)據(jù)寄存器34之前，進(jìn)行與數(shù)據(jù)反轉(zhuǎn)信號(hào)INV對(duì)應(yīng)的2次反轉(zhuǎn)控制，因而能降低內(nèi)部線路31中的顯示數(shù)據(jù)DA的反轉(zhuǎn)頻度，降低內(nèi)部線路31中的EMI噪聲和消耗電流。
數(shù)據(jù)驅(qū)動(dòng)器4-2的各RSDS接收器11a、11b變?yōu)椴粍?dòng)作狀態(tài)而被旁通，如圖7所示，數(shù)據(jù)驅(qū)動(dòng)器4-2的接收器10作為CMOS接收器來發(fā)揮作用。因此，時(shí)鐘信號(hào)CK、數(shù)據(jù)反轉(zhuǎn)信號(hào)INV及顯示數(shù)據(jù)DA就從數(shù)據(jù)驅(qū)動(dòng)器4-1傳送到數(shù)據(jù)驅(qū)動(dòng)器4-2。在數(shù)據(jù)驅(qū)動(dòng)器4-2內(nèi)，時(shí)鐘信號(hào)CK通過移位寄存器20傳送給OCK端子。顯示數(shù)據(jù)DA與數(shù)據(jù)反轉(zhuǎn)信號(hào)INV一起傳送給數(shù)據(jù)取入電路30。傳送給數(shù)據(jù)取入電路30的顯示數(shù)據(jù)DA及數(shù)據(jù)反轉(zhuǎn)信號(hào)INV，與數(shù)據(jù)驅(qū)動(dòng)器4-1相同，傳送給OD00-OD05、OD10-OD15、OD20-OD25端子及OINV端子，并傳送給數(shù)據(jù)2次反轉(zhuǎn)電路33。顯示數(shù)據(jù)DA，與數(shù)據(jù)驅(qū)動(dòng)器4-1相同，傳送給數(shù)據(jù)寄存器34，能夠降低內(nèi)部線路31中的EMI噪聲和消耗電流。
第3級(jí)以后的數(shù)據(jù)驅(qū)動(dòng)器4-3、…、4-10，作用也和數(shù)據(jù)驅(qū)動(dòng)器4-2相同，時(shí)鐘信號(hào)CK及顯示數(shù)據(jù)DA通過CMOS接口電路依次傳送到數(shù)據(jù)驅(qū)動(dòng)器4-3、…、4-10。還有，第2級(jí)以后的數(shù)據(jù)驅(qū)動(dòng)器4-2、4-3，…、4-10的各RSDS接收器11a、11b為不動(dòng)作狀態(tài)，所有能夠降低這些接收器中的消耗電流。
其次，參照?qǐng)D10說明數(shù)據(jù)驅(qū)動(dòng)器4-3用的顯示數(shù)據(jù)DATA輸入到數(shù)據(jù)驅(qū)動(dòng)器4-1，傳送到數(shù)據(jù)驅(qū)動(dòng)器4-3為止的定時(shí)動(dòng)作。數(shù)據(jù)驅(qū)動(dòng)器4-1中，例如，作為75MHz的RSDS信號(hào)，時(shí)鐘信號(hào)CKN/CKP在圖10(a)所示的定時(shí)輸入，與時(shí)鐘信號(hào)CKN/CKP同步，顯示數(shù)據(jù)DN/DP在圖10(c)所示的定時(shí)輸入。與圖10(a)所示的第259號(hào)時(shí)鐘信號(hào)CKN/CKP對(duì)應(yīng)，輸入圖10(c)所示的數(shù)據(jù)驅(qū)動(dòng)器4-3的輸出S1～S3用的顯示數(shù)據(jù)DN/DP，同樣，與第260號(hào)時(shí)鐘信號(hào)CKN/CKP對(duì)應(yīng)，輸入數(shù)據(jù)驅(qū)動(dòng)器4-3的輸出S4～S6用的顯示數(shù)據(jù)DN/DP。還有，數(shù)據(jù)驅(qū)動(dòng)器4-1中，在圖示前的定時(shí)，輸入起動(dòng)信號(hào)STH1，圖10(b)中，ISTH端子為“L”電平。
時(shí)鐘信號(hào)CKN/CKP，由數(shù)據(jù)驅(qū)動(dòng)器4-1內(nèi)的接收器10進(jìn)行2分頻，變?yōu)?7.5MHz的時(shí)鐘信號(hào)CK1(未圖示)，在數(shù)據(jù)驅(qū)動(dòng)器4-1內(nèi)傳送，作為時(shí)鐘信號(hào)CK2，如圖10(d)所示，從時(shí)鐘信號(hào)CKN/CKP以t＝tP1(例如，tP1＝15ns)的延遲，輸入到數(shù)據(jù)驅(qū)動(dòng)器4-2。顯示數(shù)據(jù)DN/DP由數(shù)據(jù)驅(qū)動(dòng)器4-1內(nèi)的接收器10進(jìn)行2分頻，變?yōu)?7.5MHz的顯示數(shù)據(jù)D00-D05、D10-D15、D20-D25(未圖示)，在數(shù)據(jù)驅(qū)動(dòng)器4-1內(nèi)傳送，如圖10(f)所示，從時(shí)鐘信號(hào)CK2以t＝tPLH2(tPHL2)的延遲(例如，tPLH2、tPHL2＝-3～+1ns)，輸入到數(shù)據(jù)驅(qū)動(dòng)器4-2。與圖10(d)所示的第2-1號(hào)時(shí)鐘信號(hào)CK2對(duì)應(yīng)，輸入圖10(f)所示的數(shù)據(jù)驅(qū)動(dòng)器4-3的輸出S1～S3、S4～S6用的顯示數(shù)據(jù)DA，同樣，與第2-2號(hào)時(shí)鐘信號(hào)CK2對(duì)應(yīng)，輸入數(shù)據(jù)驅(qū)動(dòng)器4-3的輸出S7～S9、S10～S12用的顯示數(shù)據(jù)DA。還有，起動(dòng)信號(hào)STH1在數(shù)據(jù)驅(qū)動(dòng)器4-1內(nèi)傳送，作為起動(dòng)信號(hào)STH2，在圖示前的定時(shí)輸入到數(shù)據(jù)驅(qū)動(dòng)器4-2，圖10(e)中，ISTH端子為“L”電平。
時(shí)鐘信號(hào)CK2在數(shù)據(jù)驅(qū)動(dòng)器4-2內(nèi)傳送，作為時(shí)鐘信號(hào)CK3，如圖10(g)所示，從時(shí)鐘信號(hào)CK2以t＝tP2(例如，tP2＝15ns的)延遲，輸入到數(shù)據(jù)驅(qū)動(dòng)器4-3。起動(dòng)信號(hào)STH2在數(shù)據(jù)驅(qū)動(dòng)器4-2內(nèi)傳送，作為起動(dòng)信號(hào)STH3，在從第3-1號(hào)時(shí)鐘信號(hào)CK3的后沿t＝tPLH1的延遲(例如，tPLH1＝-3～+1ns)的前沿及從第3-2號(hào)時(shí)鐘信號(hào)CK3的后沿t＝tPHL1的延遲(例如，tPHL1＝-3～+1ns)的后沿輸入。顯示數(shù)據(jù)DA在數(shù)據(jù)驅(qū)動(dòng)器4-2內(nèi)傳送，如圖10(i)所示，從時(shí)鐘信號(hào)CK3以t＝tPLH2(tPHL2)的延遲，輸入到數(shù)據(jù)驅(qū)動(dòng)器4-3。與圖10(i)所示的第3-3號(hào)時(shí)鐘信號(hào)CK3對(duì)應(yīng)，輸入圖10(g)所示的數(shù)據(jù)驅(qū)動(dòng)器4-3的輸出S1～S3、S4～S6用的顯示數(shù)據(jù)DA，同樣，與第3-4號(hào)時(shí)鐘信號(hào)CK3對(duì)應(yīng)，輸入數(shù)據(jù)驅(qū)動(dòng)器4-3的輸出S7～S9、S10～S12用的顯示數(shù)據(jù)DA。
如上所述，在輸入由RSDS信號(hào)構(gòu)成的顯示數(shù)據(jù)DN/DP的數(shù)據(jù)驅(qū)動(dòng)器4-1中，顯示數(shù)據(jù)DN/DP由接收器10轉(zhuǎn)換為由CMOS信號(hào)構(gòu)成的顯示數(shù)據(jù)DA。并且，由內(nèi)部的接收器10生成數(shù)據(jù)反轉(zhuǎn)信號(hào)INV，同時(shí)，轉(zhuǎn)換為CMOS信號(hào)的顯示數(shù)據(jù)DA按照該數(shù)據(jù)反轉(zhuǎn)信號(hào)INV進(jìn)行1次反轉(zhuǎn)控制后傳送到數(shù)據(jù)取入電路30。1次反轉(zhuǎn)控制所得的顯示數(shù)據(jù)DA，在內(nèi)部線路31上傳送，在緊接輸入數(shù)據(jù)寄存器34之前，為恢復(fù)為原來的邏輯而進(jìn)行與數(shù)據(jù)反轉(zhuǎn)信號(hào)INV對(duì)應(yīng)的2次反轉(zhuǎn)控制。這樣，就能夠降低內(nèi)部線路31中的顯示數(shù)據(jù)DA的反轉(zhuǎn)頻度，降低內(nèi)部線路31中的EMI噪聲和消耗電流。
在輸入由CMOS信號(hào)構(gòu)成的顯示數(shù)據(jù)DA的數(shù)據(jù)驅(qū)動(dòng)器4-2、4-3、…、4-10中，由數(shù)據(jù)驅(qū)動(dòng)器4-1進(jìn)行1次反轉(zhuǎn)控制所得的顯示數(shù)據(jù)DA直接通過接收器10傳送到數(shù)據(jù)取入電路30。傳送到數(shù)據(jù)取入電路30的顯示數(shù)據(jù)DA在內(nèi)部線路31上傳送，在緊接輸入數(shù)據(jù)寄存器34之前，為恢復(fù)為原來的邏輯而進(jìn)行與數(shù)據(jù)驅(qū)動(dòng)器4-1生成了的數(shù)據(jù)反轉(zhuǎn)信號(hào)INV對(duì)應(yīng)的2次反轉(zhuǎn)控制。這樣，在數(shù)據(jù)驅(qū)動(dòng)器4-2、4-3、…、4-10中，也能夠降低內(nèi)部線路31中的顯示數(shù)據(jù)DA的反轉(zhuǎn)頻度，降低內(nèi)部線路31中的EMI噪聲和消耗電流。
其次，參照?qǐng)D11說明本發(fā)明的第2實(shí)施方式。另外，與圖1相同的部分付以相同符號(hào)，省略說明。與圖1液晶顯示裝置的不同點(diǎn)是，具有控制器102及數(shù)據(jù)驅(qū)動(dòng)器104，以代替控制器2及數(shù)據(jù)驅(qū)動(dòng)器4，從控制器102到初級(jí)的數(shù)據(jù)驅(qū)動(dòng)器104-1，作為小振幅差動(dòng)信號(hào)方式的接口，使用mini-LVDS(TEXAS INSTRUMENTS公司的注冊(cè)商標(biāo))方式的接口，以代替RSDS接口，傳送由mini-LVDS信號(hào)構(gòu)成的顯示數(shù)據(jù)DN/DP及時(shí)鐘信號(hào)CKN/CKP。數(shù)據(jù)驅(qū)動(dòng)器104與圖2所示的數(shù)據(jù)驅(qū)動(dòng)器4相比，除了使用mini-LVDS接收器來代替接收器10的RSDS接收器11a、11b這一點(diǎn)以外，可以采用相同的電路結(jié)構(gòu)，動(dòng)作也相同，此處省略圖示及說明。
其次，參照?qǐng)D12說明本發(fā)明的第3實(shí)施方式。另外，與圖1相同的部分付以相同符號(hào)，省略說明。與圖1液晶顯示裝置的不同點(diǎn)是，具有控制器202及數(shù)據(jù)驅(qū)動(dòng)器204，以代替控制器2及數(shù)據(jù)驅(qū)動(dòng)器4，從控制器202到初級(jí)的數(shù)據(jù)驅(qū)動(dòng)器204-1，作為小振幅差動(dòng)信號(hào)方式的接口，使用CMADS(CurrentModeAdvancedDifferentialSignaling日本電氣(株)的注冊(cè)商標(biāo))方式的接口，以代替RSDS接口，傳送由CMADS信號(hào)構(gòu)成的顯示數(shù)據(jù)DN/DP及時(shí)鐘信號(hào)CKN/CKP。數(shù)據(jù)驅(qū)動(dòng)器204與圖2所示的數(shù)據(jù)驅(qū)動(dòng)器4相比，除了使用CMADS接收器來代替接收器10的RSDS接收器11a、11b這一點(diǎn)以外，可以采用相同的電路結(jié)構(gòu)，動(dòng)作也相同，此處省略圖示及說明。
還有，在上述第1～第3實(shí)施方式中，作為數(shù)據(jù)驅(qū)動(dòng)器，以顯示數(shù)據(jù)輸入可切換為RSDS信號(hào)、mini-LVDS或CMADS信號(hào)中的1個(gè)小振幅差動(dòng)信號(hào)輸入和CMOS信號(hào)輸入的構(gòu)成為例進(jìn)行了說明，不過，并不限于此，僅可輸入RSDS信號(hào)、mini-LVDS或CMADS信號(hào)中的1個(gè)的構(gòu)成也可以，僅可輸入CMOS信號(hào)的構(gòu)成也可以。如果是僅可輸入RSDS信號(hào)、mini-LVDS或CMADS信號(hào)中的1個(gè)的數(shù)據(jù)驅(qū)動(dòng)器，只要取為使數(shù)據(jù)驅(qū)動(dòng)器的接收器與圖6所示的接收器10的IFM＝“H”時(shí)的等效電路一樣，具有數(shù)據(jù)反轉(zhuǎn)信號(hào)生成電路和數(shù)據(jù)1次反轉(zhuǎn)電路的電路結(jié)構(gòu)即可。如果是僅可輸入CMOS信號(hào)的數(shù)據(jù)驅(qū)動(dòng)器，只要取為使數(shù)據(jù)驅(qū)動(dòng)器的接收器與圖7所示的接收器10的IFM＝“L”時(shí)的等效電路一樣，數(shù)據(jù)反轉(zhuǎn)信號(hào)INV的生成和數(shù)據(jù)1次反轉(zhuǎn)控制在數(shù)據(jù)驅(qū)動(dòng)器的外部進(jìn)行，具有數(shù)據(jù)2次反轉(zhuǎn)控制所用的數(shù)據(jù)反轉(zhuǎn)信號(hào)INV的輸入端的電路結(jié)構(gòu)即可。在這種情況下，數(shù)據(jù)反轉(zhuǎn)信號(hào)INV的生成和數(shù)據(jù)1次反轉(zhuǎn)控制由控制器進(jìn)行即可。在采用了僅可輸入RSDS信號(hào)、mini-LVDS或CMADS信號(hào)中的1個(gè)的數(shù)據(jù)驅(qū)動(dòng)器或僅可輸入CMOS信號(hào)的數(shù)據(jù)驅(qū)動(dòng)器的液晶顯示裝置中，不僅可以采用上述的芯片間數(shù)據(jù)傳送方式，也可以采用把來自控制器的顯示數(shù)據(jù)并列傳送到各數(shù)據(jù)驅(qū)動(dòng)器的方式。還有，也可以采用其它小振幅差動(dòng)信號(hào)，以代替RSDS信號(hào)、mini-LVDS及CMADS信號(hào)。還有，以液晶顯示裝置為例作了說明，不過，并不限于此，也可以用于在內(nèi)部線路上傳送顯示數(shù)據(jù)、將其取入到數(shù)據(jù)寄存器的其它顯示裝置。再有，不限于顯示裝置，也可以用于在內(nèi)部線路上傳送顯示數(shù)據(jù)、將其取入到數(shù)據(jù)寄存器的其它電子裝置。
權(quán)利要求
1.一種電子裝置，采用數(shù)據(jù)傳送系統(tǒng)，第2半導(dǎo)體集成電路裝置中具有傳送起始地和傳送目標(biāo)地中的至少傳送目標(biāo)地，所述數(shù)據(jù)傳送系統(tǒng)把來自第1半導(dǎo)體集成電路裝置的數(shù)據(jù)傳送給多個(gè)第2半導(dǎo)體集成電路裝置，傳送由CMOS信號(hào)構(gòu)成的數(shù)據(jù)時(shí)，檢測CMOS信號(hào)的每比特在前后的反轉(zhuǎn)，生成與該反轉(zhuǎn)比特?cái)?shù)對(duì)應(yīng)的數(shù)據(jù)反轉(zhuǎn)信號(hào)，根據(jù)該數(shù)據(jù)反轉(zhuǎn)信號(hào)，在傳送起始地使數(shù)據(jù)的邏輯進(jìn)行1次反轉(zhuǎn)，并在傳送目標(biāo)地為使其恢復(fù)為原來的邏輯而進(jìn)行2次反轉(zhuǎn)，所述電子裝置的特征在于，所述各第2半導(dǎo)體集成電路裝置具有取入數(shù)據(jù)的數(shù)據(jù)取入電路，所述數(shù)據(jù)取入電路具有數(shù)據(jù)的內(nèi)部線路；數(shù)據(jù)寄存器；以及數(shù)據(jù)2次反轉(zhuǎn)電路，配置在緊接數(shù)據(jù)寄存器的數(shù)據(jù)輸入之前的位置，用于對(duì)通過所述內(nèi)部線路而輸入了的數(shù)據(jù)進(jìn)行所述2次反轉(zhuǎn)。
2.根據(jù)權(quán)利要求
1所述的電子裝置，其特征在于，所述各第2半導(dǎo)體集成電路裝置，從所述第1半導(dǎo)體集成電路裝置或與前級(jí)連接的所述第2半導(dǎo)體集成電路裝置，輸入由所述CMOS信號(hào)構(gòu)成的數(shù)據(jù)及數(shù)據(jù)反轉(zhuǎn)信號(hào)。
3.根據(jù)權(quán)利要求
1所述的電子裝置，其特征在于，所述各第2半導(dǎo)體集成電路裝置，把由來自所述第1半導(dǎo)體集成電路裝置或與前級(jí)連接的所述第2半導(dǎo)體集成電路裝置的差動(dòng)信號(hào)構(gòu)成的數(shù)據(jù)轉(zhuǎn)換為由所述CMOS信號(hào)構(gòu)成的數(shù)據(jù)，在內(nèi)部生成所述數(shù)據(jù)反轉(zhuǎn)信號(hào)。
4.根據(jù)權(quán)利要求
1所述的電子裝置，其特征在于，所述各第2半導(dǎo)體集成電路裝置具有接收部，該接收部選擇由來自所述第1半導(dǎo)體集成電路裝置或與前級(jí)連接的所述第2半導(dǎo)體集成電路裝置的CMOS信號(hào)或差動(dòng)信號(hào)構(gòu)成的數(shù)據(jù)的某一方，選擇了CMOS信號(hào)時(shí)，所述數(shù)據(jù)反轉(zhuǎn)信號(hào)就從所述第1半導(dǎo)體集成電路裝置或與前級(jí)連接的所述第2半導(dǎo)體集成電路裝置輸入，選擇了差動(dòng)信號(hào)時(shí)，所述數(shù)據(jù)反轉(zhuǎn)信號(hào)就在所述接收部生成。
5.根據(jù)權(quán)利要求
4所述的電子裝置，其特征在于，所述各第2半導(dǎo)體集成電路裝置串連連接，以便依次被傳送來自所述第1半導(dǎo)體集成電路裝置的數(shù)據(jù)，由來自所述第1半導(dǎo)體集成電路裝置的差動(dòng)信號(hào)構(gòu)成的數(shù)據(jù)傳送給初級(jí)的所述第2半導(dǎo)體集成電路裝置，由來自與前級(jí)連接的所述第2半導(dǎo)體集成電路裝置的CMOS信號(hào)構(gòu)成的數(shù)據(jù)傳送給第2級(jí)以后的所述第2半導(dǎo)體集成電路裝置。
6.根據(jù)權(quán)利要求
5所述的電子裝置，其特征在于，所述接收部具有差動(dòng)信號(hào)接收器，在選擇了差動(dòng)信號(hào)時(shí)，接收含1對(duì)、至少2比特的數(shù)據(jù)的差動(dòng)信號(hào)，把所述至少2比特的數(shù)據(jù)在同一線路上作為進(jìn)行時(shí)分復(fù)用所得的CMOS信號(hào)來輸出；以及旁通電路，使選擇了差動(dòng)信號(hào)時(shí)接收的CMOS信號(hào)從差動(dòng)信號(hào)接收器旁通。
7.根據(jù)權(quán)利要求
6所述的電子裝置，其特征在于，所述接收部還具有分頻電路，該分頻電路使來自所述差動(dòng)信號(hào)接收器的CMOS信號(hào)對(duì)差動(dòng)信號(hào)至少進(jìn)行2分頻，將其作為各1比特的并行的CMOS信號(hào)而輸出。
8.根據(jù)權(quán)利要求
7所述的電子裝置，其特征在于，所述接收部還具有數(shù)據(jù)反轉(zhuǎn)信號(hào)生成電路，生成所述數(shù)據(jù)反轉(zhuǎn)信號(hào)；以及數(shù)據(jù)1次反轉(zhuǎn)電路，對(duì)來自所述分頻電路的數(shù)據(jù)進(jìn)行所述1次反轉(zhuǎn)。
9.根據(jù)權(quán)利要求
3～8中的任意一項(xiàng)所述的電子裝置，其特征在于，所述差動(dòng)信號(hào)為RSDS信號(hào)、mini-LVDS信號(hào)或CMADS信號(hào)中的1個(gè)。
10.根據(jù)權(quán)利要求
3～9中的任意一項(xiàng)所述的電子裝置，其特征在于，用作顯示裝置，所述第1半導(dǎo)體集成電路裝置為控制電路，所述第2半導(dǎo)體集成電路裝置為數(shù)據(jù)側(cè)驅(qū)動(dòng)電路。
11.根據(jù)權(quán)利要求
10所述的電子裝置，其特征在于，用作液晶顯示裝置。
專利摘要
一種電子裝置。課題降低顯示數(shù)據(jù)輸入到數(shù)據(jù)驅(qū)動(dòng)器之后內(nèi)部線路中的EMI和消耗電流。解決裝置把由輸入到初級(jí)的數(shù)據(jù)驅(qū)動(dòng)器中的RSDS信號(hào)構(gòu)成的顯示數(shù)據(jù)(DN/DP)轉(zhuǎn)換為由CMOS信號(hào)構(gòu)成的顯示數(shù)據(jù)(DA)，由在內(nèi)部生成的數(shù)據(jù)反轉(zhuǎn)信號(hào)(INV)進(jìn)行1次反轉(zhuǎn)控制，傳送到數(shù)據(jù)取入電路(30)的內(nèi)部線路(31)上。并且，由配置在緊接數(shù)據(jù)寄存器(34)之前的數(shù)據(jù)2次反轉(zhuǎn)電路(33)根據(jù)數(shù)據(jù)反轉(zhuǎn)信號(hào)(INV)進(jìn)行2次反轉(zhuǎn)控制之后，由數(shù)據(jù)寄存器(34)取入。還有，顯示數(shù)據(jù)(DA)及數(shù)據(jù)反轉(zhuǎn)信號(hào)(INV)通過內(nèi)部線路(31、32)在芯片間傳送到第2級(jí)以后的數(shù)據(jù)驅(qū)動(dòng)器中，與初級(jí)數(shù)據(jù)驅(qū)動(dòng)器相同，顯示數(shù)據(jù)(DA)由數(shù)據(jù)寄存器(34)取入。
文檔編號(hào)G09G5/00GKCN1677459SQ200510056218
公開日2005年10月5日 申請(qǐng)日期2005年3月31日
發(fā)明者福尾元男 申請(qǐng)人:恩益禧電子股份有限公司導(dǎo)出引文BiBTeX, EndNote, RefMan