1.一種柵極驅(qū)動電路，包括：上拉節(jié)點控制單元，分別與輸入端、復(fù)位端、上拉節(jié)點和下拉節(jié)點連接；下拉節(jié)點控制單元，分別與下拉控制電壓端、所述上拉節(jié)點和所述下拉節(jié)點連接；顯示存儲單元，第一端與所述上拉節(jié)點連接，第二端與柵極驅(qū)動信號輸出端連接；以及，輸出單元；其特征在于，所述柵極驅(qū)動電路還包括補(bǔ)償存儲單元和補(bǔ)償存儲控制單元；所述補(bǔ)償存儲單元的第一端與所述柵極驅(qū)動信號輸出端連接；
所述下拉節(jié)點控制單元用于在輸出階段當(dāng)所述上拉節(jié)點的電位小于預(yù)定電位時控制所述下拉節(jié)點與所述下拉控制電壓端連接，以控制所述下拉節(jié)點的電位為高電平；
所述補(bǔ)償存儲控制單元分別與所述輸入端、所述下拉控制電壓端、所述上拉節(jié)點、所述下拉節(jié)點、所述補(bǔ)償存儲單元的第二端連接，用于在輸入階段在所述輸入端的控制下控制所述下拉控制電壓端與所述補(bǔ)償存儲單元的第二端連接，以對所述補(bǔ)償存儲單元進(jìn)行充電，還用于在輸出階段當(dāng)所述下拉節(jié)點的電位為高電平時控制所述補(bǔ)償存儲單元的第二端與所述上拉節(jié)點連接。
2.如權(quán)利要求1所述的柵極驅(qū)動電路，其特征在于，所述補(bǔ)償存儲控制單元包括：
第一補(bǔ)償存儲控制晶體管，柵極與所述輸入端連接，第一極與所述補(bǔ)償存儲單元的第二端連接，第二極與所述下拉控制電壓端連接；以及，
第二補(bǔ)償存儲控制晶體管，柵極與所述下拉節(jié)點連接，第一極與所述上拉節(jié)點連接，第二極與所述下拉控制電壓端連接。
3.如權(quán)利要求2所述的柵極驅(qū)動電路，其特征在于，所述第一補(bǔ)償存儲控制晶體管和所述第二補(bǔ)償存儲控制晶體管都為n型晶體管。
4.如權(quán)利要求1所述的柵極驅(qū)動電路，其特征在于，所述補(bǔ)償存儲控制單元還與所述復(fù)位端連接，具體用于在輸出階段當(dāng)所述下拉節(jié)點的電位為高電平時控制所述補(bǔ)償存儲單元的第二端與所述上拉節(jié)點連接，還用于在復(fù)位階段在所述復(fù)位端的控制下控制所述補(bǔ)償存儲單元的第二端與所述上拉節(jié)點不連接。
5.如權(quán)利要求4所述的柵極驅(qū)動電路，其特征在于，所述補(bǔ)償存儲控制單元包括：
第一補(bǔ)償存儲控制晶體管，柵極與所述輸入端連接，第一極與所述補(bǔ)償存儲單元的第二端連接，第二極與所述下拉控制電壓端連接；
第二補(bǔ)償存儲控制晶體管，柵極與補(bǔ)償控制節(jié)點連接，第一極與所述上拉節(jié)點連接，第二極與所述下拉控制電壓端連接；
第三補(bǔ)償存儲控制晶體管，柵極和第一極都與所述下拉節(jié)點連接，第二極與所述補(bǔ)償控制節(jié)點連接；以及，
第四補(bǔ)償存儲控制晶體管，柵極與所述復(fù)位端連接，第一極與所述補(bǔ)償控制節(jié)點連接，第二極與第一低電平輸出端連接。
6.如權(quán)利要求5所述的柵極驅(qū)動電路，其特征在于，所述第一補(bǔ)償存儲控制晶體管、所述第二補(bǔ)償存儲控制晶體管、所述第三補(bǔ)償存儲控制晶體管和所述第四補(bǔ)償存儲控制晶體管都為n型晶體管。
7.如權(quán)利要求1至6中任一權(quán)利要求所述的柵極驅(qū)動電路，其特征在于，所述補(bǔ)償存儲單元包括補(bǔ)償電容單元。
8.如權(quán)利要求1至6中任一權(quán)利要求所述的柵極驅(qū)動電路，其特征在于，所述下拉節(jié)點控制單元還用于當(dāng)所述上拉節(jié)點的電位大于所述預(yù)定電位時控制所述下拉節(jié)點與第一低電平輸入端連接，當(dāng)所述上拉節(jié)點的電位小于所述預(yù)定電位并所述下拉控制電壓端輸入高電平時控制所述下拉節(jié)點與所述下拉控制電壓端連接。
9.如權(quán)利要求8所述的柵極驅(qū)動電路，其特征在于，所述下拉節(jié)點控制單元包括：
第一下拉控制晶體管，柵極與所述上拉節(jié)點連接，第一極與所述下拉節(jié)點連接，第二極與所述第一低電平輸入端連接；
第二下拉控制晶體管，柵極與所述上拉節(jié)點連接，第一極與下拉控制節(jié)點連接，第二極與所述第一低電平輸入端連接；
第三下拉控制晶體管，柵極和第一極都與所述下拉控制電壓端連接，第二極與所述下拉控制節(jié)點連接；以及，
第四下拉控制晶體管，柵極與所述下拉控制節(jié)點連接，第一極與所述下拉控制電壓端連接，第二極與所述下拉節(jié)點連接。
10.如權(quán)利要求1至6中任一權(quán)利要求所述的柵極驅(qū)動電路，其特征在于，還包括：起始單元，分別與起始端和所述下拉節(jié)點連接，用于在每一幀顯示時間段所述輸入階段開始之前在所述起始端的控制下控制所述下拉節(jié)點的電位為高電平，以控制對所述上拉節(jié)點和所述柵極驅(qū)動信號輸出端放噪。
11.一種柵極驅(qū)動方法，應(yīng)用于如權(quán)利要求1至10中任一權(quán)利要求所述的柵極驅(qū)動電路，其特征在于，所述柵極驅(qū)動方法包括：在每一幀顯示時間段，
在輸入階段，下拉控制電壓端輸入高電平，在輸入端的控制下，補(bǔ)償存儲控制單元控制下拉控制電壓端與補(bǔ)償存儲單元的第二端連接，以對所述補(bǔ)償存儲單元進(jìn)行充電；
在輸出階段，下拉控制電壓端輸入高電平，當(dāng)所述上拉節(jié)點的電位小于預(yù)定電位時，下拉節(jié)點控制單元控制下拉節(jié)點與下拉控制電壓端連接，以控制下拉節(jié)點的電位為高電平；當(dāng)所述下拉節(jié)點的電位為高電平時，所述補(bǔ)償存儲控制單元控制所述補(bǔ)償存儲單元的第二端與所述上拉節(jié)點連接，從而能夠通過所述補(bǔ)償存儲單元拉升所述上拉節(jié)點的電位。
12.一種柵極驅(qū)動方法，應(yīng)用于如權(quán)利要求4至10中任一權(quán)利要求所述的柵極驅(qū)動電路，其特征在于，所述柵極驅(qū)動方法包括：在每一幀顯示時間段，
在輸入階段，下拉控制電壓端輸入高電平，在輸入端的控制下，補(bǔ)償存儲控制單元控制下拉控制電壓端與補(bǔ)償存儲單元的第二端連接，以對所述補(bǔ)償存儲單元進(jìn)行充電；
在輸出階段，下拉控制電壓端輸入高電平，當(dāng)所述上拉節(jié)點的電位小于預(yù)定電位時，下拉節(jié)點控制單元控制下拉節(jié)點與下拉控制電壓端連接，以控制下拉節(jié)點的電位為高電平；當(dāng)所述下拉節(jié)點的電位為高電平時，所述補(bǔ)償存儲控制單元控制所述補(bǔ)償存儲單元的第二端與上拉節(jié)點連接，從而能夠通過所述補(bǔ)償存儲單元拉升所述上拉節(jié)點的電位；
在復(fù)位階段，在復(fù)位端的控制下，所述補(bǔ)償存儲控制單元控制所述補(bǔ)償控制節(jié)點與所述下拉節(jié)點不連接。
13.如權(quán)利要求12所述的柵極驅(qū)動方法，其特征在于，還包括：在每一幀顯示時間段，
在復(fù)位階段，下拉控制電壓端輸入高電平，在復(fù)位端的控制下，上拉節(jié)點控制單元控制上拉節(jié)點的電位為低電平，下拉節(jié)點控制單元控制下拉節(jié)點與下拉控制電壓端連接，以控制下拉節(jié)點的電位為高電平。
14.如權(quán)利要求13所述的柵極驅(qū)動方法，其特征在于，還包括：在每一幀顯示時間段，
在復(fù)位階段結(jié)束之后，所述下拉控制電壓端輸入低電平，下拉節(jié)點控制單元控制下拉節(jié)點的電位為低電平，所述補(bǔ)償存儲控制單元控制補(bǔ)償存儲單元的第二端與所述上拉節(jié)點不連接。
15.一種顯示裝置，其特征在于，包括如權(quán)利要求1至10中任一權(quán)利要求所述的柵極驅(qū)動電路。