專利名稱：像素驅(qū)動方法與電路的制作方法
技術領域：
本發(fā)明涉及一種像素驅(qū)動方法與電路，特別是涉及可以使點反轉(zhuǎn)驅(qū)動 機制與雙柵極驅(qū)動機制兼容的像素驅(qū)動方法與電路。
背景技術：
數(shù)字的顯示面板的影像是由有顏色的多個點以陣列方式來組成一畫
面。每一個顯示點(dot)就是一個像素。圖1示出了傳統(tǒng)像素電路示意圖。 一個像素一般會包含液晶單元102以及控制液晶單元的一晶體管100。就第 一個像素為例，晶體管100的柵極藉由柵極線Gl連接到外部的柵極驅(qū)動器， 以控制像素的開啟與關閉。晶體管100的源極藉由源極線Sl連接到外部的 源極驅(qū)動器，得到對應顯示數(shù)據(jù)的灰階值的電壓，通過晶體管的漏極進入 液晶單元102。若是采用雙柵極機制的控制，液晶單元(1)與液晶單元(2) 的源極可以共同連接到源極線S1 。
在一般的面板上顯示畫面時，必須隔一段時間就切換畫面顯示的極性， 避免液晶分子因為固定某個電壓的時間 一久，導致特性破壞而無法因應電 場的變化來轉(zhuǎn)動，以達到要顯示的灰階。因此，驅(qū)動器的每一個源極通道 (channel)輸出端，都必須有兩種極性的輸出，以達到點反轉(zhuǎn)(dot inversion) 的機制。圖2示出了點反轉(zhuǎn)機制下的傳統(tǒng)驅(qū)動電路。參閱圖2，驅(qū)動器120 每一個源極通道輸出端CH 1-CH N都藉由正極性(P)與負極性(N)的數(shù)字到 模擬轉(zhuǎn)換器(DAC)124、 126以及選擇用的多任務器128，交替輸出正極性電 壓與負極性電壓。例如以具有600信道的驅(qū)動電路為例，其就必須分別要 有600個P DAC 124以及600個N DAC 126,讓每個通道輸出都可以產(chǎn)生兩 種不同極性的電壓訊號給像素陣列122的對應^f象素Dot l~Dot N，其例如 對應一條掃描線。
傳統(tǒng)改變極性的方式有幾種，其中點反轉(zhuǎn)機制是普遍被采用的方式?！?在點反轉(zhuǎn)的機制下，由于顯示畫面的顯示點的訊號的電壓極性是P N P N… 的交錯顯示，所以在架構上便可利用P/N共享的方式，以節(jié)省DAC的數(shù)量。圖3示出了傳統(tǒng)在點反轉(zhuǎn)驅(qū)動機制下節(jié)省DAC數(shù)量的電路示意圖。參閱圖3， 驅(qū)動電路130中的每一個通道輸出端CH 1-CH N，交替依序有P DAC 132 與N DAC 134,以提供正極性電壓與負極性電壓給像素單元136。像素單元 136的例如有M條柵極線Gate 1 ~M。每一條柵極線有N個像素Dot 1 - Dot N。當柵極線Gate 1 M的其中一條柵極線開啟連接其上的晶體管時，由驅(qū) 動電路130輸出的灰階電壓訊號，對應輸入到晶體管的源極。電壓訊號的 極性是正負交替的變化。
圖4示出了依照圖3的電路進行P/N共享的連接狀態(tài)示意圖。參閱圖4， 當像素單元136要顯示下一個幀(image frame)的影像時，會進行點反轉(zhuǎn)。 也就是藉由一交替開關(interleave switch)將P DAC 132連接到CH2，而 將N DAC 134連接到CHI,達到P/N共享的方式，也因此相較于圖2的電路 可以節(jié)省一半的DAC數(shù)量。
在傳統(tǒng)的驅(qū)動技術中，也有采用雙柵極(Double gate)驅(qū)動機制。圖5 示出了在雙柵極驅(qū)動機制的傳統(tǒng)驅(qū)動電路示意圖。參閱圖5,雙柵極驅(qū)動機 制的顯示面板158上，會以奇數(shù)的像素與偶數(shù)的像素分別布線。奇數(shù)的像 素DoU、 Dot3…由奇數(shù)的柵極線166控制，偶數(shù)的像素Dot2、 Dot4…由 偶數(shù)的柵極線168控制。驅(qū)動電路150如圖2的驅(qū)動電路120相似，每一 個輸出通道CH1 CH N有P DAC 152、 N DAC 154以及多任務器156。另外， 奇數(shù)的像素Dotl與偶數(shù)的像素Dot2的二個驅(qū)動晶體管的源極共享相同的 輸出通道CH1。如此操作，在柵極線166的每一個灰階電壓的極性都相同為 N或P。在顯示下一個影像的時序時，是以線反轉(zhuǎn)的方式進行。
而上述是一般非支持雙柵極驅(qū)動機制的驅(qū)動電路。如果要使用點反轉(zhuǎn) 的畫面呈現(xiàn)，便會利用PN共享的方式，去節(jié)省約一半的DAC的個數(shù)。但是
如此導致通道輸出端在奇數(shù)點輸出時，是以全部都為P或N極性輸出，而 偶數(shù)點輸出則相反。
如此一來，若是在此雙柵極機制下，要同時支持點反轉(zhuǎn)機制時，驅(qū)動電 路150內(nèi)就無法以非雙柵極機制時所采用的PN共享DAC的架構，如圖3-4 所示。也因此圖5的電路無法節(jié)省DAC的數(shù)量。
發(fā)明內(nèi)容
7本發(fā)明提供像素驅(qū)動方法與電路，允許同時支持雙柵極機制與點反轉(zhuǎn) 機制的驅(qū)動。
本發(fā)明提供一種像素驅(qū)動方法，包括設定四個連續(xù)像素為一驅(qū)動子單 元，依序有一第一像素晶體管、 一第二像素晶體管、 一第三像素晶體管、 以及一第四像素晶體管。藉由第 一柵極線共同控制第 一與第四像素晶體管 的二個柵極。藉由第二柵極線共同控制第二與第三像素晶體管的二個柵極。 藉由第一源極線共同控制第一與第二像素晶體管的二個源極。藉由第二源 極線共同控制第三與第四像素晶體管的二個源極。交替依時序分別施加一 正電壓與一負電壓給第一源極線與第二源極線。交替依時序分別施加一啟 動電壓給該第 一 與第二柵極線。
本發(fā)明提供又一種像素驅(qū)動方法，包括設定四個連續(xù)像素為一驅(qū)動子 單元依序有一第一像素、 一第二像素、 一第三像素、以及一第四像素。以 第 一像素與第四像素為 一第 一組，交替依時序分別施以 一正驅(qū)動電壓與一
負驅(qū)動電壓。以第二像素與第三像素為一第二組，交替依時序分別施以正 驅(qū)動電壓與負驅(qū)動電壓。
本發(fā)明提供又一種像素驅(qū)動電路，可以使點反轉(zhuǎn)驅(qū)動機制與雙柵極驅(qū) 動機制兼容，其中以四個連續(xù)像素為一驅(qū)動子單元，依序有一第一像素、 一第二像素、 一第三像素、以及一第四像素。像素驅(qū)動電路包括一第一像 素晶體管、 一第二像素晶體管、 一第三像素晶體管、以及一第四像素晶體 管，分別設置在該第一像素、該第二像素、該第三像素、以及該第四像素。 一第 一柵極線連接到第 一像素晶體管與第四像素晶體管的二個柵極。 一第 二柵極線連接到第二像素晶體管與第三像素晶體管的二個柵極。 一第 一 源 極線連接到第一像素晶體管與第二像素晶體管的二個源極。 一第二源極線 連接到第三像素晶體管與第四像素晶體管的二個源極。第 一源極線與該第 二源極線是以交替依時序分別施加一正電壓與 一 負電壓。
本發(fā)明提供又一種像素驅(qū)動方法，包括設定四個連續(xù)像素為一驅(qū)動子 單元，依序有一第一像素晶體管、 一第二像素晶體管、 一第三像素晶體管、 以及一 第四像素晶體管。藉由第 一柵極線共同控制第 一像素晶體管與第二 像素晶體管的二個柵極。藉由第二柵極線共同控制第三像素晶體管與專四 像素晶體管的二個柵極。藉由第 一 源極線共同控制第 一像素晶體管與第三 像素晶體管的二個源極。藉由第二源極線共同控制第二像素晶體管與第四
8像素晶體管的二個源極。交替依時序分別施加一正電壓與一負電壓給第一 源極線與第二源極線。交替依時序分別施加一啟動電壓給第一柵極線與第 二柵極線。
本發(fā)明提供又一種像素驅(qū)動電路，其中以四個連續(xù)像素為一驅(qū)動子單 元，依序有一第一像素、 一第二像素、 一第三像素、以及一第四像素。像 素驅(qū)動電路包括一第一像素晶體管、 一第二像素晶體管、 一第三像素晶體 管、以及一第四像素晶體管，分別設置在第一像素、第二像素、第三像素、 以及第四像素中。 一第 一柵極線連接到第 一像素晶體管與第二像素晶體管 的二個柵極。 一第二柵極線連接到第三像素晶體管與第四像素晶體管的二 個柵極。 一第 一 源極線連接到第 一像素晶體管與第三像素晶體管的二個源 極。 一第二源極線連接到第二像素晶體管與第四像素晶體管的二個源極。 第 一源極線與第二源極線是交替依時序分別施加一正電壓與 一 負電壓。
為使本發(fā)明之上述和其它目的、特征和優(yōu)點能更明顯易懂，下文特舉 較佳實施例，并結合詳細說明如下。
圖1示出了傳統(tǒng)像素電路示意圖。
圖2示出了點反轉(zhuǎn)機制下的傳統(tǒng)驅(qū)動電路。
圖3示出了傳統(tǒng)在點反轉(zhuǎn)驅(qū)動機制下節(jié)省DAC數(shù)量的電路示意圖。 圖4示出了依照圖3的電路進行P/N共享的連接狀態(tài)示意圖。 圖5示出了在雙柵極驅(qū)動機制的傳統(tǒng)驅(qū)動電路示意圖。 圖6示出了依據(jù)本發(fā)明實施例，像素驅(qū)動電路示意圖。 圖7示出了依據(jù)圖6的像素驅(qū)動電路，在下一顯示時序的電路狀態(tài)示 意圖。
圖8示出了依據(jù)本發(fā)明實施例，像素驅(qū)動機制的電路示意圖。 附圖符號說明
100 :晶體管 -
102 :液晶單元
120、 130、 150 :驅(qū)動器122、 136、 158:像素陣列
124、 132、 152: P DAC
126、 134、 154 : N DAC
128 :多任務器
200 :驅(qū)動電路
202 :像素陣列
204 : P DAC
206 : N DAC
208 :源極線
210 :柵極線
212 : 一冊極線
214 :像素晶體管
216 :像素晶體管
218 :像素晶體管
220 :像素晶體管
具體實施例方式
本發(fā)明可以解決傳統(tǒng)雙柵極機制與點反轉(zhuǎn)機制不兼容的問題。圖6示 出了依據(jù)本發(fā)明實施例的像素驅(qū)動電路示意圖。參閱圖6，在驅(qū)動電路200 的信道輸出端包含有交替設置的多個P DAC 204與N DAC 206，其符合共享 DAC的點反轉(zhuǎn)驅(qū)動機制的電路。P DAC 204與N DAC 206藉由交替開關，交 替輸出到像素陣列202的像素。像素的規(guī)畫例如以四個連續(xù)像素為一驅(qū)動 子單元，依序有一第一像素、 一第二像素、 一第三像素、以及一第四像素。 一第一像素晶體管214、 一第二像素晶體管218、 一第三像素晶體管"0、 以及一第四像素晶體管216，分別設置在第一像素、第二像素、第三像素、 以及第四像素中。 一第一柵極線210連接到第一像素晶體管214與該第四 像素晶體管216的二個柵極。 一第二柵極線212連接到第二像素晶體管218 與第三像素晶體管220的二個柵極。 一第一源極線208對應通道CH l連接 到第一像素晶體管214與第二像素晶體管218的二個源極。 一第二源，及線 208對應通道CH 2連接到第三像素晶體管220與第四像素晶體管216的二 個源極。在操作上，藉由交替開關將第一源極線208與正極性的P DAC 204耦接，而第二源極線208與負極性的N DAC 206耦接。于圖6的顯示狀態(tài)，在對應的時序狀態(tài)，奇數(shù)的柵極線210輸入啟動電壓，打開連接的晶體管218與216，其分別接收正極性(P)與負極性(N)的灰階電壓。此時其它偶數(shù)的柵極線212維持關閉。
基于雙柵極動機制的電路，其下一顯示時序是要顯示偶數(shù)的柵極線212上的像素。圖7示出了依據(jù)圖6的像素驅(qū)動電路，在下一顯示時序的電路狀態(tài)示意圖。參閱圖7，偶數(shù)的柵極線212的像素顯示圖像時，奇數(shù)的柵極線210維持關閉。此時，又配合點反轉(zhuǎn)的驅(qū)動機制，在驅(qū)動電路200的輸出方式，是藉由交替開關使得P DAC 204的輸出是進入到通道CH 2,以輸入正極性電壓到第二源極線208的晶體管216與220。反之，N DAC 206的輸出是進入到通道CH 1,以輸入負極性電壓到第一源極線208的晶體管214與218。如此達到點反轉(zhuǎn)驅(qū)動機制與雙柵極驅(qū)動機制兼容。
也就是說，操作上是交替依時序分別施加一正電壓與一負電壓給第一源極線與第二源極線。另外配合操作時間，交替依時序分別施加一啟動電壓給該第一柵極線210與該第二柵極線212。
上述是以四個像素做為操作子單元。如果，配合更多柵極線的驅(qū)動，例如是三條柵極線的驅(qū)動，則依相同原則可以取六個像素做為操作子單元，其仍是以四個像素為基礎。"偶數(shù)"與，，奇數(shù)，，或是"P DAC"與"N DAC"僅是方便描述的實施例，其順序可以互換，不會改變本發(fā)明的驅(qū)動機制。
另外依照類似的機制，有可以有電路的變化。圖8示出了依據(jù)本發(fā)明實施例的像素驅(qū)動機制的電路示意圖。參閱圖8,此像素驅(qū)動電路也可以使點反轉(zhuǎn)驅(qū)動機制與雙柵極驅(qū)動機制兼容。以四個連續(xù)像素為一驅(qū)動子單元，依序有一第一像素、 一第二像素、 一第三像素、以及一第四像素。像素驅(qū)
動電路包括一第一像素晶體管、 一第二像素晶體管、 一第三像素晶體管、以及一第四像素晶體管，分別設置在第一像素、第二像素、第三像素、以及第四像素中。 一第 一柵極線連接到第 一像素晶體管與第二像素晶體管的二個柵極。 一第二柵極線連接到第三像素晶體管與第四像素晶體管的二個柵極。 一第 一 源極線連接到第 一像素晶體管與第三像素晶體管的二冬源極。一第二源極線連接到第二像素晶體管與第四像素晶體管的二個源極。第一源極線與第二源極線是交替依時序分別施加一正電壓與一負電壓。在操作上，當?shù)谝粬艠O線在一時序啟動第一與第二像素晶體管時，其灰階電壓維持正極性與負極性。在第二時序，第二柵極線啟動第三與第四像素晶體管，其灰階電壓仍是維持正極性與負極性。當又到下一個時序啟動第一柵極線時，源極的極性如前述會交換，因此也具有點反轉(zhuǎn)的機制。
另外，以像素驅(qū)動方法的觀點而言，所描述的電路有描述出像素驅(qū)動的方法，而電路上在維持所要的功能下，則允許其它可能的變化。
雖然本發(fā)明已以較佳實施例披露如上，然其并非用以限定本發(fā)明，本領域的技術人員在不脫離本發(fā)明的精神和范圍的前提下可作若干的更動與潤飾，因此本發(fā)明的保護范圍以本發(fā)明的權利要求為準。
1權利要求
1. 一種像素驅(qū)動方法，可以使點反轉(zhuǎn)驅(qū)動機制與雙柵極驅(qū)動機制兼容，包括設定四個連續(xù)像素為一驅(qū)動子單元，該四個連續(xù)像素依序有一第一像素晶體管、一第二像素晶體管、一第三像素晶體管、以及一第四像素晶體管，其中該第一像素晶體管與該第四像素晶體管的二個柵極連接在一起，該第二像素晶體管與該第三像素晶體管的二個柵極連接在一起，該第一像素晶體管與該第二像素晶體管的二個源極連接在一起，該第三像素晶體管與該第四像素晶體管的二個源極接在一起；藉由一第一柵極線共同控制該第一像素晶體管與該第四像素晶體管的該二個柵極；藉由一第二柵極線共同控制該第二像素晶體管與該第三像素晶體管的該二個柵極；藉由一第一源極線共同控制該第一像素晶體管與該第二像素晶體管的該二個源極；藉由一第二源極線共同控制該第三像素晶體管與該第四像素晶體管的該二個源極；交替依時序分別施加一正電壓與一負電壓給該第一源極線與該第二源極線；以及交替依時序分別施加一啟動電壓給該第一柵極線與該第二柵極線。
2. 如權利要求1所述的像素驅(qū)動方法，其中該第一柵極線與該第二柵 極線用以導通所連接的所述像素晶體管。
3. 如權利要求1所述的像素驅(qū)動方法，其中每一次該第一柵極線或該 第二柵極線啟動時，反轉(zhuǎn)該第 一源極線與該第二源極線分別的 一 電壓極性。
4. 如權利要求1所述的像素驅(qū)動方法，其中每一次該第一柵極線或該 第二柵極線啟動時，在對應的一掃描線上的所述像素有一半被啟動。
5. —種像素驅(qū)動方法，可以使點反轉(zhuǎn)驅(qū)動機制與雙柵極驅(qū)動機制兼容， 包括設定四個連續(xù)像素為一驅(qū)動子單元，該四個連續(xù)像素依序有一第一像 素、 一第二像素、 一第三像素、以及一第四像素，其中該第一像素晶體管與該第四像素晶體管的二個柵極連接在一起，該第二像素晶體管與該第三 像素晶體管的二個柵極連接在一起，該第 一像素晶體管與該第二像素晶體 管的二個源極連接在一起，該第三像素晶體管與該第四像素晶體管的二個 源極接在一起；以該第 一像素與該第四像素為 一第 一組，交替依時序分別施以 一正驅(qū)動電壓與一負驅(qū)動電壓；以該第二像素與該第三像素為 一第二組，交替依時序分別施以 一正驅(qū) 動電壓與一負驅(qū)動電壓。
6. 如權利要求5所述的像素驅(qū)動方法，其中該第一柵極線與該第二柵 極線用以導通所連接的所述像素晶體管。
7. 如權利要求5所述的像素驅(qū)動方法，其中每一次該第一柵極線或該 第二柵極線啟動時，反轉(zhuǎn)該第 一源極線與該第二源極線分別的 一 電壓極性。
8. 如權利要求5所述的像素驅(qū)動方法，其中每一次該第一柵極線或該 第二柵極線啟動時，在對應的 一掃描線上的所述像素有一半被啟動。
9. 一種像素驅(qū)動電路，可以使點反轉(zhuǎn)驅(qū)動機制與雙柵極驅(qū)動機制兼容， 其中以四個連續(xù)像素為一驅(qū)動子單元，依序有一第一像素、 一第二像素、 一第三像素、以及一第四像素，該像素驅(qū)動電路包括一第一像素晶體管、 一第二像素晶體管、 一第三像素晶體管、以及一 第四像素晶體管，分別設置在該第一像素、該第二像素、該第三像素、以及該第四像素，其中該第 一像素晶體管與該第四像素晶體管的二個柵極連 接在一起，該第二像素晶體管與該第三像素晶體管的二個柵極連接在一起， 該第 一像素晶體管與該第二像素晶體管的二個源極連接在一起，該第三像 素晶體管與該第四像素晶體管的二個源極接在一起；一第 一柵極線，連接到該第 一像素晶體管與該第四像素晶體管的該二 個柵極；一第二柵極線，連接到該第二像素晶體管與該第三像素晶體管的該二 個柵極；一第一源極線，連接到該第一像素晶體管與該第二像素晶體管的該二 個源一及；以及一第二源極線，連接到該第三像素晶體管與該第四像素晶體管的該二 個源極，其中該第一源極線與該第二源極線交替依時序分別是施加一正電壓與 一負電壓。
10. 如權利要求9所述的像素驅(qū)動電路，還包括 一正電壓的數(shù)字模擬轉(zhuǎn)換器； 一負電壓的數(shù)字模擬轉(zhuǎn)換器；以及一交替開關，有一端連接到該第一源極線及該第二源極線，另一端連 接到該正電壓的數(shù)字模擬轉(zhuǎn)換器與該負電壓的數(shù)字模擬轉(zhuǎn)換器。
11. 如權利要求9所述的像素驅(qū)動電路，其中該正電壓的數(shù)字模擬轉(zhuǎn) 換器與該負電壓的數(shù)字模擬轉(zhuǎn)換器是分別接收對應的像素數(shù)據(jù)，轉(zhuǎn)換成一 模擬電壓。
12. 如權利要求9所述的像素驅(qū)動電路，其中該第一柵極線與該第二 柵極線用以導通所連接的所述像素晶體管。
13. 如權利要求9所述的像素驅(qū)動電路，其中每一次該第一柵極線或 該第二柵極線啟動時，反轉(zhuǎn)該第 一源極線與該第二源極線分別的 一 電壓極 性是依該第 一柵極線與該第二柵極線的啟動時間;波反轉(zhuǎn)。
14. 如權利要求9所述的像素驅(qū)動電路，其中該第一柵極線與該第二 柵極線分別與在 一 掃描線上的 一 半數(shù)量所述像素連接。
15. —種像素驅(qū)動方法，可以使點反轉(zhuǎn)驅(qū)動機制與雙柵極驅(qū)動機制兼 容，包括設定四個連續(xù)像素為一驅(qū)動子單元，該四個連續(xù)像素依序有一第一像 素晶體管、 一第二像素晶體管、 一第三像素晶體管、以及一第四像素晶體 管，其中該第 一像素晶體管與該第二像素晶體管的二個柵極連接在一起， 該第三像素晶體管與該第四像素晶體管的二個柵極連接在一起，該第 一像 素晶體管與該第三像素晶體管的二個源極連接在一起，該第二像素晶體管與該第四像素晶體管的二個源極接在 一起；藉由 一 第 一柵極線共同控制該第 一像素晶體管與該第二像素晶體管的 該二個柵極；藉由 一 第二柵極線共同控制該第三像素晶體管與該第四像素晶體管的該二個一冊極；藉由 一第 一源極線共同控制該第 一像素晶體管與該第三像素晶體管的該二個源極；藉由 一第二源極線共同控制該第二像素晶體管與該第四像素晶體管的 該二個源極；交替依時序分別施加一正電壓與一負電壓給該第一源極線與該第二源 極線；以及交替依時序分別施加 一 啟動電壓給該第 一柵極線與該第二柵極線。
16. 如權利要求15所述的像素驅(qū)動方法，其中該第一柵極線與該第二柵極線用以導通所連接的所述像素晶體管。
17. 如權利要求15所述的像素驅(qū)動方法，其中每一次該第一柵極線時， 反轉(zhuǎn)該第 一 源極線與該第二源極線分別的 一 電壓極性。
18. 如權利要求15所述的像素驅(qū)動方法，其中每一次該第二柵極線啟 動時，反轉(zhuǎn)該第 一源極線與該第二源極線分別的 一 電壓極性。
19. 一種像素驅(qū)動電路，可以使點反轉(zhuǎn)驅(qū)動機制與雙柵極驅(qū)動機制兼 容，其中以四個連續(xù)像素為一驅(qū)動子單元，依序有一第一像素、 一第二像 素、 一第三像素、以及一第四像素，該像素驅(qū)動電路包括一第一像素晶體管、 一第二像素晶體管、 一第三像素晶體管、以及一 第四像素晶體管，分別設置在該第一像素、該第二像素、該第三像素、以 及該第四像素，其中該第 一像素晶體管與該第二像素晶體管的二個柵極連 接在一起，該第三像素晶體管與該第四像素晶體管的二個柵極連接在一起， 該第 一像素晶體管與該第三像素晶體管的二個源極連接在一起，該第二像 素晶體管與該第四像素晶體管的二個源極接在 一起；一第 一柵極線，連接到該第 一像素晶體管與該第二像素晶體管的該二 個柵極；一第二柵極線，連接到該第三像素晶體管與該第四像素晶體管的該二 個柵極；一第 一源極線，連接到該第 一像素晶體管與該第三像素晶體管的該二 個源極；以及一第二源極線，連接到該第二像素晶體管與該第四像素晶體管的該二 個源極，其中該第一源極線與該第二源極線交替依時序分別是施加一正電壓與 一負電壓。
20. 如權利要求19所述的像素驅(qū)動電路，其中每一次該第一柵想線時， 反轉(zhuǎn)該第一源極線與該第二源極線分別的一電壓極性。
全文摘要
一種像素驅(qū)動方法與電路，該方法可以使點反轉(zhuǎn)驅(qū)動機制與雙柵極驅(qū)動機制兼容，包括設定四個連續(xù)像素為一驅(qū)動子單元，依序有一第一像素晶體管、一第二像素晶體管、一第三像素晶體管、以及一第四像素晶體管。藉由第一柵極線共同控制第一與第四像素晶體管的二個柵極。藉由第二柵極線共同控制第二與第三像素晶體管的二個柵極。藉由第一源極線共同控制第一與第二像素晶體管的二個源極。藉由第二源極線共同控制第三與第四像素晶體管的二個源極。交替依時序分別施加一正電壓與一負電壓給第一源極線與第二源極線。交替依時序分別施加一啟動電壓給該第一與第二柵極線。
文檔編號G09G3/36GK101471042SQ20071015986
公開日2009年7月1日 申請日期2007年12月25日 優(yōu)先權日2007年12月25日
發(fā)明者陳柏村, 黃婷筠, 黃杰忠 申請人:聯(lián)詠科技股份有限公司