專利名稱：具有數(shù)據(jù)保持鎖存器的存儲(chǔ)器設(shè)備的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路，并且更具體地說(shuō)涉及存儲(chǔ)器設(shè)備。
背景技術(shù)：
在多端口存儲(chǔ)器設(shè)備中，存儲(chǔ)器讀操作和存儲(chǔ)器寫(xiě)操作嚴(yán)重地受到執(zhí)行這種操作所需的時(shí)間量的影響。在寫(xiě)操作期間，輸入數(shù)據(jù)斷言(assertion)時(shí)間可以取決于與存儲(chǔ)器設(shè)備的屬性有關(guān)的解碼延遲而改變。例如，由于當(dāng)斷言時(shí)間不充足時(shí)將錯(cuò)誤數(shù)據(jù)寫(xiě)入到存儲(chǔ)器，因此與對(duì)輸入數(shù)據(jù)的依賴性有關(guān)的不確定性會(huì)引起處理器故障。
因此，存在對(duì)用于提高存儲(chǔ)器性能的存儲(chǔ)器設(shè)計(jì)的需要。


通過(guò)舉例對(duì)本發(fā)明進(jìn)行說(shuō)明，并且本發(fā)明并不局限于附圖，在附圖中相同的參考標(biāo)記表示相似的元件，并且其中圖1說(shuō)明了根據(jù)本發(fā)明一個(gè)實(shí)施例的集成電路的方框圖；圖2說(shuō)明了根據(jù)本發(fā)明一個(gè)實(shí)施例的存儲(chǔ)器；圖3說(shuō)明了根據(jù)本發(fā)明一個(gè)實(shí)施例的列陣列電路；以及圖4說(shuō)明了根據(jù)本發(fā)明一個(gè)實(shí)施例的用于表示各種信號(hào)的時(shí)序圖。
本領(lǐng)域技術(shù)人員可以理解的是，為了簡(jiǎn)單和清楚起見(jiàn)，對(duì)附圖中的元件進(jìn)行了說(shuō)明，并且這些元件不一定是按比例繪制的。例如，相對(duì)于其他元件而言，放大了附圖中的一些元件的尺寸，以有助于提高對(duì)本發(fā)明實(shí)施例的理解。
具體實(shí)施例方式
在一個(gè)實(shí)施例中，存儲(chǔ)器設(shè)備包括位線、一列存儲(chǔ)器單元、以及鎖存器電路。該列的存儲(chǔ)器單元與位線相耦合。鎖存器電路具有與數(shù)據(jù)線相耦合的輸入，以及用于根據(jù)數(shù)據(jù)線的值來(lái)提供鎖存值的輸出。該輸出與位線相耦合，以便在存儲(chǔ)器設(shè)備操作期間通過(guò)所述輸出來(lái)連續(xù)地確定位線的值。
一個(gè)實(shí)施例涉及一種用于對(duì)存儲(chǔ)器設(shè)備進(jìn)行操作的方法。對(duì)一列存儲(chǔ)器單元中的存儲(chǔ)器單元執(zhí)行多次讀取和多次寫(xiě)入。與該列存儲(chǔ)器單元相耦合的位線的值在存儲(chǔ)器設(shè)備操作期間通過(guò)鎖存器輸出來(lái)進(jìn)行連續(xù)地控制。在一個(gè)實(shí)施例中，鎖存器輸出的值可以在由時(shí)鐘信號(hào)從第一狀態(tài)至第二狀態(tài)的狀態(tài)變化所確定的時(shí)間上響應(yīng)于鎖存器輸入的值而發(fā)生變化。在一個(gè)實(shí)施例中，可將值寫(xiě)入到該列存儲(chǔ)器單元中的存儲(chǔ)器單元中，其中該寫(xiě)入例如包括使位線的狀態(tài)發(fā)生變化。在一個(gè)實(shí)施例中，可將值寫(xiě)入到該列存儲(chǔ)器單元中的存儲(chǔ)器單元中，其中該寫(xiě)入例如包括使寫(xiě)入線的狀態(tài)從非寫(xiě)入狀態(tài)變?yōu)閷?xiě)入狀態(tài)。
在一個(gè)實(shí)施例中，存儲(chǔ)器設(shè)備包括位線、一列存儲(chǔ)器單元、以及鎖存器電路。該列存儲(chǔ)器單元與位線相耦合。鎖存器電路具有與數(shù)據(jù)線相耦合的輸入，以及用于根據(jù)數(shù)據(jù)線的值來(lái)提供鎖存值的輸出。該輸出與位線相連。
在一個(gè)實(shí)施例中，存儲(chǔ)器設(shè)備包括多對(duì)互補(bǔ)位線以及多個(gè)鎖存器電路。多對(duì)互補(bǔ)位線的每一對(duì)與一列存儲(chǔ)器單元相耦合。每個(gè)鎖存器電路具有與數(shù)據(jù)線相耦合的輸入，以及用于根據(jù)數(shù)據(jù)線的值來(lái)提供互補(bǔ)鎖存值的第一輸出和第二輸出。對(duì)于多個(gè)鎖存器電路的每個(gè)鎖存器而言，第一輸出與多對(duì)位線中的一對(duì)位線的第一位線相耦合，以便在存儲(chǔ)器設(shè)備操作期間通過(guò)第一輸出來(lái)連續(xù)地確定第一位線的值，并且第二輸出與該對(duì)位線的第二位線相耦合，以便在存儲(chǔ)器設(shè)備操作期間通過(guò)第二輸出來(lái)連續(xù)地確定第二位線的值。
在一個(gè)實(shí)施例中，存儲(chǔ)器設(shè)備包括位線、一列存儲(chǔ)器單元、以及鎖存器電路。該列存儲(chǔ)器單元與位線相耦合。鎖存器電路具有與數(shù)據(jù)線相耦合的輸入，以及用于根據(jù)數(shù)據(jù)線的值來(lái)提供鎖存值的輸出。該輸出與位線相耦合，以便當(dāng)且僅當(dāng)在存儲(chǔ)器設(shè)備操作期間該輸出上的值發(fā)生變化時(shí)位線的值才發(fā)生變化。
圖1說(shuō)明了根據(jù)本發(fā)明一個(gè)實(shí)施例的集成電路2。集成電路2包括核心3和總線接口單元(BIU)6。核心3包括時(shí)鐘電路4、執(zhí)行單元5、存儲(chǔ)器控制單元7、以及存儲(chǔ)器10。在一個(gè)實(shí)施例中，核心3例如可以是處理器核心，并且存儲(chǔ)器10的特征在于例如多端口寄存器堆。
在一個(gè)實(shí)施例中，在集成電路2的正常操作期間，根據(jù)從執(zhí)行單元5提供給存儲(chǔ)器控制單元7的控制信號(hào)8對(duì)存儲(chǔ)器10進(jìn)行寫(xiě)訪問(wèn)或讀訪問(wèn)?？刂菩盘?hào)8可以用于啟動(dòng)存儲(chǔ)器讀操作或存儲(chǔ)器寫(xiě)操作。執(zhí)行單元5例如可以是中央處理單元(CPU)或者用于發(fā)出控制信號(hào)8以將數(shù)據(jù)存儲(chǔ)到存儲(chǔ)器10中或讀取存儲(chǔ)器10中的數(shù)據(jù)的數(shù)字信號(hào)處理單元。時(shí)鐘電路4將下述時(shí)鐘信號(hào)29(CLK 29)提供給存儲(chǔ)器控制單元7、執(zhí)行單元5、以及存儲(chǔ)器10，其中所述時(shí)鐘信號(hào)29在一個(gè)實(shí)施例中被用作計(jì)時(shí)機(jī)制以確定何時(shí)將數(shù)據(jù)寫(xiě)入到存儲(chǔ)器10或讀取存儲(chǔ)器10的數(shù)據(jù)。存儲(chǔ)器控制單元7接收來(lái)自執(zhí)行單元5的時(shí)鐘信號(hào)29和控制信號(hào)8，并且根據(jù)執(zhí)行單元5是請(qǐng)求讀操作還是請(qǐng)求寫(xiě)入操作，來(lái)斷言寫(xiě)使能信號(hào)60(WR EN 60)或讀使能信號(hào)14(READ EN14)。
在讀操作期間，從存儲(chǔ)器控制單元7將RD ADDRESS 15和READ EN 14提供給存儲(chǔ)器10。存儲(chǔ)器10接收READ EN 14，并且啟用由RD ADDRESS 15指定的存儲(chǔ)器地址位置。從存儲(chǔ)器10讀取由RD ADDRESS 15所指定的存儲(chǔ)器地址位置中的數(shù)據(jù)，并通過(guò)數(shù)據(jù)線214將其作為DATA-OUT(數(shù)據(jù)輸出)21 2提供給執(zhí)行單元5。
在寫(xiě)操作期間，從存儲(chǔ)器控制單元7將WR ADDRESS 75和WREN 60提供給存儲(chǔ)器10。存儲(chǔ)器10接收WR EN 60，并且啟用由WRADDRESS 75指定的存儲(chǔ)器10中的存儲(chǔ)器地址位置以便用于寫(xiě)操作。通過(guò)數(shù)據(jù)線213將來(lái)自執(zhí)行單元5的數(shù)據(jù)(DATA-IN(數(shù)據(jù)輸入)211)提供給存儲(chǔ)器10，并將其寫(xiě)入到由WR ADDRESS 75所指定的存儲(chǔ)器10的存儲(chǔ)器地址位置。在其他實(shí)施例中，集成電路2可以具有其他結(jié)構(gòu)。
圖2說(shuō)明了根據(jù)本發(fā)明一個(gè)實(shí)施例的存儲(chǔ)器10。存儲(chǔ)器10包括讀行解碼器13、讀字線驅(qū)動(dòng)器38、寫(xiě)字線驅(qū)動(dòng)線39、寫(xiě)位線鎖存器76、列控制邏輯25、列陣列電路11、列陣列電路12、反相器70、寫(xiě)行解碼器62、以及列電路77。讀字線驅(qū)動(dòng)器38包括讀字線驅(qū)動(dòng)器16、讀字線驅(qū)動(dòng)器19、以及讀字線驅(qū)動(dòng)器22。寫(xiě)字線驅(qū)動(dòng)器39包括寫(xiě)字線驅(qū)動(dòng)器58、寫(xiě)字線驅(qū)動(dòng)器61、以及寫(xiě)字線驅(qū)動(dòng)器64。列陣列電路11包括寫(xiě)位線鎖存器28、位單元(存儲(chǔ)器單元)31、位單元34、位單元37、以及列電路40。列陣列電路12包括寫(xiě)位線鎖存器43、位單元46、位單元49、位單元52、以及列電路55。為了便于說(shuō)明，可以將位單元46、位單元49、位單元52、位單元31、位單元34、以及位單元37稱為位單元陣列69，并且可以將寫(xiě)字線驅(qū)動(dòng)器39和寫(xiě)行解碼器62稱為字線產(chǎn)生電路。在所示的實(shí)施例中，位單元31位于和位單元46相同的行中。
在一個(gè)實(shí)施例中，在讀操作期間，存儲(chǔ)器10的讀行解碼器13接收來(lái)自存儲(chǔ)器控制單元7(圖1)的讀使能信號(hào)14和讀地址15，并且接收來(lái)自時(shí)鐘電路4(圖1)的時(shí)鐘信號(hào)29。讀行解碼器13對(duì)讀地址15進(jìn)行解碼，并且確定位單元陣列69中要啟用用于進(jìn)行讀訪問(wèn)的那一行位單元。位單元陣列69包括一行或多行位單元，或者一列或多列位單元。讀行解碼器13將行使能信號(hào)18輸出到讀字線驅(qū)動(dòng)器38中的、與所解碼的行地址相對(duì)應(yīng)的至少一個(gè)讀字線驅(qū)動(dòng)器38。讀字線驅(qū)動(dòng)器38中的與所解碼的行地址相對(duì)應(yīng)的這個(gè)讀字線驅(qū)動(dòng)器斷言提供給所選的一行或多行位單元的讀字線信號(hào)。在所說(shuō)明的實(shí)施例中，讀字線驅(qū)動(dòng)器16、讀字線驅(qū)動(dòng)器19、或者讀字線驅(qū)動(dòng)器22分別斷言讀字線信號(hào)RWL0、RWL1、RWLN中的任何一個(gè)。所選行的位單元將讀位線信號(hào)(RBL0和RBLB0)作為輸入提供給列電路40，并且將讀位線信號(hào)(RBL1和RBLB1)作為輸入提供給列電路55。對(duì)于當(dāng)位單元陣列69具有多行位單元時(shí)的情況而言，可以在將讀位線信號(hào)RBL0和RBLB0以及讀位線信號(hào)RBL1和RBLB1作為輸入提供給列電路40和列電路55之前將其提供給附加的一行或多行位單元。同樣地，對(duì)于當(dāng)位單元陣列69具有多列位單元時(shí)的情況而言，將讀字線信號(hào)RWL0、RWL1、以及RWLN提供給附加的一列或多列位單元。
列電路40和列電路55分別接收讀位線信號(hào)RBL0和RBLB0以及讀位線信號(hào)RBL1和RBLB1。列電路40使用讀位線信號(hào)RBL0和RBLB0以產(chǎn)生輸出數(shù)據(jù)(DATA-OUT 0和DATA-OUT B0)，并且列電路55使用讀位線信號(hào)以產(chǎn)生輸出數(shù)據(jù)(DATA-OUT 1和DATA-OUT B1)。此后，可以將輸出數(shù)據(jù)提供給諸如圖1所示的執(zhí)行單元5這樣的執(zhí)行單元以便進(jìn)行進(jìn)一步處理。值得注意的是，存儲(chǔ)器10的替換實(shí)施例可以包括單個(gè)列陣列電路11或多個(gè)列陣列電路，但是并不局限于圖2中所描述的那些。
在一個(gè)實(shí)施例中，在寫(xiě)操作期間，寫(xiě)行解碼器62接收寫(xiě)使能信號(hào)60、時(shí)鐘信號(hào)29、以及寫(xiě)地址75。寫(xiě)行解碼器62對(duì)寫(xiě)地址75進(jìn)行解碼，并且確定哪一行的位單元要啟用用于進(jìn)行寫(xiě)訪問(wèn)。寫(xiě)行解碼器62將行使能信號(hào)68輸出到寫(xiě)字線驅(qū)動(dòng)器39中的、與所解碼的行地址相對(duì)應(yīng)的至少一個(gè)寫(xiě)字線驅(qū)動(dòng)器39。寫(xiě)字線驅(qū)動(dòng)器39中的與所解碼的行地址相對(duì)應(yīng)的這個(gè)寫(xiě)字線驅(qū)動(dòng)器斷言提供給所選的一行或多行位單元的寫(xiě)字線信號(hào)。在所說(shuō)明的實(shí)施例中，寫(xiě)字線驅(qū)動(dòng)器58、寫(xiě)字線驅(qū)動(dòng)器61、以及寫(xiě)字線驅(qū)動(dòng)器64通過(guò)用于使寫(xiě)字線驅(qū)動(dòng)器39與位單元陣列69相耦合的寫(xiě)字線來(lái)分別斷言寫(xiě)字線信號(hào)WWL0、WWL1、WWLN中的任何一個(gè)。在一個(gè)實(shí)施例中，在由時(shí)鐘信號(hào)29的狀態(tài)變化所確定的時(shí)間上，寫(xiě)字線信號(hào)可以例如從非寫(xiě)入狀態(tài)變?yōu)閷?xiě)入狀態(tài)。將例如從執(zhí)行單元5(未示出)所提供的輸入數(shù)據(jù)(DATA-IN 0和DATA-IN 1)傳送到寫(xiě)位線鎖存器76(寫(xiě)位線鎖存器28和寫(xiě)位線鎖存器43)。寫(xiě)位線鎖存器76接收該輸入數(shù)據(jù)以及通過(guò)反相器70而反相的反相時(shí)鐘信號(hào)29(CLKB 30)。寫(xiě)位線鎖存器76使用CLKB 30將輸入數(shù)據(jù)作為寫(xiě)位線信號(hào)WBL0、WBL1以及該寫(xiě)位線信號(hào)的互補(bǔ)信號(hào)WBLB0、WBLB驅(qū)動(dòng)到用于使寫(xiě)位線鎖存器76與位單元陣列69相耦合的寫(xiě)位線上。此后，將該寫(xiě)位線信號(hào)寫(xiě)入到位單元陣列69中的所選行的位單元上。對(duì)于當(dāng)位單元陣列69具有多行位單元時(shí)的情況而言，將寫(xiě)位線信號(hào)WBL0和WBLB0以及寫(xiě)位線信號(hào)WBL1和WBLB1提供給附加的一行或多行位單元。同樣地，對(duì)于當(dāng)位單元陣列69具有多列位單元時(shí)的情況而言，將寫(xiě)字線信號(hào)WWL0、WWL1、以及WWLN提供給附加的一列或多列位單元。在其他實(shí)施例中，存儲(chǔ)器10可以具有其他結(jié)構(gòu)。
圖3說(shuō)明了列陣列電路11的一個(gè)實(shí)施例。如所說(shuō)明的，列陣列電路11包括寫(xiě)位線鎖存器28、位單元31、位單元37、以及列電路40。寫(xiě)位線鎖存器28通過(guò)寫(xiě)位線200和寫(xiě)位線202與位單元31和位單元37相耦合。在一個(gè)實(shí)施例中，寫(xiě)位線202是寫(xiě)位線200的互補(bǔ)位線。位單元31和位單元37通過(guò)讀位線204和讀位線206與列電路40相耦合。在替換實(shí)施例中，可以將附加的位單元添加到列陣列電路11上。圖3未示出位單元34。
在寫(xiě)操作期間，列陣列電路11的寫(xiě)位線鎖存器28接收來(lái)自反相器70(圖2)的時(shí)鐘條狀信號(hào)(clockbar signal)30(CLKB 30)以及來(lái)自執(zhí)行單元5(圖1)的輸入數(shù)據(jù)(DATA-IN 0)。或非(NOR)門(mén)107對(duì)DATA-IN 0和時(shí)鐘條狀信號(hào)30進(jìn)行或非運(yùn)算，并且將其輸出提供給NMOS晶體管119。或非門(mén)103對(duì)時(shí)鐘條狀信號(hào)30和輸入數(shù)據(jù)DATA-IN 0的反相信號(hào)進(jìn)行或非運(yùn)算，并且將其輸出提供給NMOS晶體管116。
通常，DATA-IN 0和時(shí)鐘條狀信號(hào)30可以具有斷言值或取消斷言(deassertion)值的范圍。在一個(gè)實(shí)施例中，當(dāng)時(shí)鐘條狀信號(hào)30為高時(shí)，或非門(mén)107的輸出以及或非門(mén)103的輸出為低。其結(jié)果是，NMOS晶體管119和NMOS晶體管116斷開(kāi)，并且包括有耦合在反相器113兩端的反相器110的鎖存器180主動(dòng)地保持先前被寫(xiě)入到鎖存器180中的數(shù)據(jù)值(如果有的話)。
在一個(gè)實(shí)施例中，當(dāng)時(shí)鐘條狀信號(hào)30為低并且DATA＝IN 0為高時(shí)，或非門(mén)107的輸出為低，并且或非門(mén)103的輸出為高。其結(jié)果是，NMOS晶體管119斷開(kāi)，NMOS晶體管116導(dǎo)通，節(jié)點(diǎn)114被拉低，并且反相器110的輸出為高。反相器110的輸出通過(guò)反相器113和反相器124進(jìn)行反相。反相器113使反相器110的輸出反相，并且將其輸出提供給反相器127。被轉(zhuǎn)換到寫(xiě)位線200上作為寫(xiě)位線信號(hào)WBL0的反相器127的輸出為高。被轉(zhuǎn)換到寫(xiě)位線202上作為寫(xiě)位線條狀信號(hào)(bar signal)WBLB0的反相器124的輸出為低。將寫(xiě)位線信號(hào)WBL0和寫(xiě)位線條狀信號(hào)WBLB0都提供給位單元31。
在一個(gè)實(shí)施例中，當(dāng)時(shí)鐘條狀信號(hào)30為低并且DATA-IN 0為低時(shí)，或非門(mén)107的輸出為高，并且或非門(mén)103的輸出為低。其結(jié)果是，NMOS晶體管119導(dǎo)通，并且NMOS晶體管116斷開(kāi)。因?yàn)镹MOS晶體管119導(dǎo)通，因此節(jié)點(diǎn)115被拉低，并且反相器113的輸出為高。被轉(zhuǎn)換到寫(xiě)位線202上作為寫(xiě)位線條狀信號(hào)WBLB0的反相器124的輸出為高，并且被轉(zhuǎn)換到寫(xiě)位線204上作為寫(xiě)位線條狀信號(hào)WBL0的反相器127的輸出為低。因此，在寫(xiě)位線鎖存器28的輸出上的寫(xiě)位線信號(hào)WBL0和寫(xiě)位線條狀信號(hào)WBLB0的值，在由時(shí)鐘條狀信號(hào)30的狀態(tài)變化所確定的時(shí)間上，根據(jù)輸入數(shù)據(jù)線上的DATA-IN 0的值而改變值。同樣地，寫(xiě)位線200和寫(xiě)位線202的寫(xiě)位線信號(hào)WBL0和寫(xiě)位線條狀信號(hào)WBLB0的值，可以在由時(shí)鐘信號(hào)的狀態(tài)變化所確定的時(shí)間上響應(yīng)于輸入數(shù)據(jù)線上的值DATA-IN 0而發(fā)生變化。將寫(xiě)位線信號(hào)WBL0和寫(xiě)位線條狀信號(hào)WBLB0提供給位單元31。
位單元31在NMOS晶體管133的電流端接收來(lái)自反相器127的輸出的寫(xiě)位線信號(hào)WBL0，并且在NMOS晶體管136的電流端接收來(lái)自反相器124的輸出的寫(xiě)位線條狀信號(hào)WBLB0。當(dāng)提供給NMOS晶體管133和NMOS晶體管136的控制端的寫(xiě)字線信號(hào)WWL0為高時(shí)，NMOS晶體管133和NMOS晶體管136導(dǎo)通。將節(jié)點(diǎn)122拉到已經(jīng)被轉(zhuǎn)換到寫(xiě)位線200上的那個(gè)值，并且將節(jié)點(diǎn)123拉到已經(jīng)被轉(zhuǎn)換到寫(xiě)位線202上的那個(gè)值。因此，當(dāng)WWL0為高時(shí)，位單元31將作為輸入提供的輸入數(shù)據(jù)DATA-IN 0存儲(chǔ)到列陣列電路11中。當(dāng)WWL0為低時(shí)，NMOS晶體管133和NMOS晶體管136斷開(kāi)，并且利用反相器121和反相器130來(lái)存儲(chǔ)從寫(xiě)位線200和寫(xiě)位線202寫(xiě)入的數(shù)據(jù)值。
在讀操作期間，當(dāng)讀字線208上的讀字線信號(hào)RWL0為高時(shí)，NMOS晶體管139和NMOS晶體管145導(dǎo)通。分別利用NMOS晶體管142和NMOS晶體管148將存儲(chǔ)在節(jié)點(diǎn)122上的值的反相值以及存儲(chǔ)在節(jié)點(diǎn)123上的值的反相值作為讀位線條狀信號(hào)RBLB0傳送到讀位線204以及作為讀位線信號(hào)RBL0傳送到讀位線206。當(dāng)作為輸入提供給列電路40的預(yù)充電信號(hào)(PCH)為高時(shí)，PMOS晶體管151和PMOS晶體管154斷開(kāi)，并且將讀位線204上的讀位線信號(hào)RBLB0的值提供給反相器157，而且將讀位線206上的讀位線信號(hào)RBL0的值提供給反相器163。將反相器157的輸出作為輸出數(shù)據(jù)DATA-OUT0提供給執(zhí)行單元(未顯示)，并且提供給PMOS晶體管160的控制端。同樣地，將反相器163的輸出作為輸出數(shù)據(jù)(DATA-OUT B0)提供給執(zhí)行單元(未示出)，并且提供給PMOS晶體管166的控制端。根據(jù)讀位線信號(hào)RBL0和讀位線信號(hào)RBLB0的值，要么PMOS晶體管160要么PMOS晶體管166斷開(kāi)。在其他實(shí)施例中，寫(xiě)位線鎖存器28、位單元31、位單元37、和/或列電路40可以具有其他結(jié)構(gòu)。在所示的實(shí)施例中，DATA-IN 0信號(hào)是單端(single-ended)信號(hào)，但是在其他實(shí)施例中，它可以是諸如差分信號(hào)這樣的其他形式的信號(hào)。
圖4說(shuō)明了根據(jù)本發(fā)明一個(gè)實(shí)施例的、表示用于實(shí)現(xiàn)對(duì)位單元31的讀寫(xiě)的各種信號(hào)的時(shí)序圖。如在一個(gè)實(shí)施例中所描述的，在讀操作期間，當(dāng)讀使能信號(hào)14和時(shí)鐘信號(hào)29為高時(shí)，讀字線信號(hào)RWL0為高?？梢栽诶缬捎谧x行解碼器13和讀字線驅(qū)動(dòng)器38所引起的延遲之后斷言出讀字線信號(hào)RWL0為高。一旦讀字線信號(hào)RWL0為高，那么讀位線信號(hào)RBL0為低并且讀位線條狀信號(hào)RBLB0為高，或者讀位線信號(hào)RBL0為高并且讀位線條狀信號(hào)RBLB0為低。當(dāng)讀位線RBL0或讀位線條狀信號(hào)RBLB0為低時(shí)，DATA-OUT 0或DATA-OUT B0為高。當(dāng)時(shí)鐘信號(hào)29為低時(shí)，讀字線信號(hào)RWL0為低，讀位線信號(hào)RBL0和讀位線條狀信號(hào)RBLB0為高，并且DATA-OUT0和DATA-OUT B0為低。
如圖4中所說(shuō)明的，當(dāng)DATA-IN 0和時(shí)鐘信號(hào)29為高(時(shí)鐘條狀信號(hào)30為低)時(shí)，寫(xiě)位線信號(hào)WBL0為高，并且寫(xiě)位線條狀信號(hào)WBLB0為低。在寫(xiě)操作期間，當(dāng)寫(xiě)使能信號(hào)60和時(shí)鐘信號(hào)29為高時(shí)，寫(xiě)字線信號(hào)WWL0為高。可以在例如由于寫(xiě)行解碼器62和寫(xiě)字線驅(qū)動(dòng)器39所引起的延遲之后斷言出寫(xiě)字線信號(hào)WWL0為高。當(dāng)時(shí)鐘信號(hào)29為低時(shí)，寫(xiě)字線信號(hào)WWL0為低。
從圖4的時(shí)序圖可以得知，解碼延遲與對(duì)時(shí)鐘信號(hào)29的斷言至對(duì)寫(xiě)字線信號(hào)WWL0的斷言有關(guān)。鎖存器延遲與對(duì)時(shí)鐘信號(hào)29的斷言至對(duì)寫(xiě)位線信號(hào)WBL0的斷言有關(guān)。在一個(gè)實(shí)施例中，在寫(xiě)操作期間，寫(xiě)位線信號(hào)WBL0保持為高值，直到寫(xiě)字線信號(hào)WWL0為低為止。同樣地，寫(xiě)位線條狀信號(hào)WBLB0保持為低值，直到寫(xiě)字線信號(hào)WWL0為低為止。DATA-IN 0保持為高，直到時(shí)鐘信號(hào)29為低為止。如所說(shuō)明的，DATA-IN 0斷言時(shí)間與和寫(xiě)字線信號(hào)WWL0有關(guān)的解碼延遲無(wú)關(guān)。
在上述說(shuō)明書(shū)中，已經(jīng)參考特定實(shí)施例對(duì)本發(fā)明進(jìn)行了描述。然而，本領(lǐng)域普通技術(shù)人員應(yīng)該理解的是，在不脫離在所附權(quán)利要求書(shū)中所闡述的本發(fā)明的范圍的情況下可做出各種修改和變化。因此，認(rèn)為說(shuō)明書(shū)和附圖是說(shuō)明性的而不是限制性的，并且所有這種修改都包括在本發(fā)明的范圍之內(nèi)。
已經(jīng)就特定實(shí)施例而言對(duì)益處、其他優(yōu)點(diǎn)、以及解決問(wèn)題的方案進(jìn)行了描述。然而，這些益處、優(yōu)點(diǎn)、解決問(wèn)題的方案、以及可能會(huì)引起出現(xiàn)任何益處、優(yōu)點(diǎn)、或解決方案或者使其變得更加突出的任何元素都不應(yīng)當(dāng)被認(rèn)為是任何權(quán)利要求或所有權(quán)利要求的關(guān)鍵性的、所必需的、或者必要的特征或元素。
權(quán)利要求
1.一種存儲(chǔ)器設(shè)備，包括位線；一列存儲(chǔ)器單元，該列存儲(chǔ)器單元與位線相耦合；以及鎖存器電路，該鎖存器電路具有與數(shù)據(jù)線相耦合的輸入以及用于根據(jù)數(shù)據(jù)線的值來(lái)提供鎖存值的輸出，該輸出與位線相耦合，以便在存儲(chǔ)器設(shè)備操作期間通過(guò)該輸出來(lái)連續(xù)地確定位線的值。
2.根據(jù)權(quán)利要求1的存儲(chǔ)器設(shè)備，其中，位線是寫(xiě)位線。
3.根據(jù)權(quán)利要求2的存儲(chǔ)器設(shè)備，進(jìn)一步包括讀位線，所述列存儲(chǔ)器單元與該讀位線相耦合。
4.根據(jù)權(quán)利要求1的存儲(chǔ)器設(shè)備，進(jìn)一步包括第二位線，該第二位線是位線的互補(bǔ)位線，所述列存儲(chǔ)器單元與第二位線相耦合。
5.根據(jù)權(quán)利要求4的存儲(chǔ)器設(shè)備，其中鎖存器電路包括第二輸出，該第二輸出與第二位線相耦合，以便在存儲(chǔ)器設(shè)備操作期間通過(guò)該第二輸出來(lái)連續(xù)地確定第二位線的值。
6.根據(jù)權(quán)利要求1的存儲(chǔ)器設(shè)備，其中鎖存器電路包括一對(duì)交叉耦合的反相器；鎖存器電路的輸出與該對(duì)反相器中的第一反相器的輸入以及該對(duì)反相器中的第二反相器的輸出相耦合。
7.根據(jù)權(quán)利要求6的存儲(chǔ)器設(shè)備，其中，鎖存器電路包括第三反相器，該第三反相器具有與鎖存器電路的輸出相連的輸出，以及與所述對(duì)反相器中的第一反相器的輸入和所述對(duì)反相器中的第二反相器的輸出相連的輸入。
8.根據(jù)權(quán)利要求1的存儲(chǔ)器設(shè)備，其中，鎖存器電路包括用于接收時(shí)鐘信號(hào)的第二輸入，其中鎖存器電路的輸出上的鎖存值在由時(shí)鐘信號(hào)的狀態(tài)變化所確定的時(shí)間上根據(jù)數(shù)據(jù)線的值而改變值。
9.根據(jù)權(quán)利要求8的存儲(chǔ)器設(shè)備，其中，位線的值在由時(shí)鐘信號(hào)的狀態(tài)變化所確定的時(shí)間上僅響應(yīng)于數(shù)據(jù)線上的值而改變。
10.根據(jù)權(quán)利要求8的存儲(chǔ)器設(shè)備，進(jìn)一步包括字線，該字線與所述列存儲(chǔ)器單元中的存儲(chǔ)器單元相耦合，以便將寫(xiě)信號(hào)傳送到該存儲(chǔ)器單元；字線產(chǎn)生電路，該字線產(chǎn)生電路具有與字線相耦合的輸出以提供所述寫(xiě)信號(hào)，所述字線產(chǎn)生電路包括用于接收時(shí)鐘信號(hào)的輸入，其中所述寫(xiě)信號(hào)在字線產(chǎn)生電路的輸入上所接收到的時(shí)鐘信號(hào)的狀態(tài)變化所確定的時(shí)間上改變狀態(tài)；其中，從公共時(shí)鐘信號(hào)中產(chǎn)生由字線產(chǎn)生電路所接收到的時(shí)鐘信號(hào)以及在鎖存器的第二輸入上所接收到的時(shí)鐘信號(hào)。
11.根據(jù)權(quán)利要求10的存儲(chǔ)器設(shè)備，其中鎖存器電路的輸出上的值在公共時(shí)鐘信號(hào)從第一狀態(tài)至第二狀態(tài)的狀態(tài)變化所確定的時(shí)間上根據(jù)數(shù)據(jù)線的值而改變值；所述寫(xiě)信號(hào)在公共時(shí)鐘信號(hào)從第一狀態(tài)至第二狀態(tài)的狀態(tài)變化所確定的時(shí)間上從非寫(xiě)入狀態(tài)變?yōu)閷?xiě)入狀態(tài)。
12.根據(jù)權(quán)利要求11的存儲(chǔ)器設(shè)備，其中所述寫(xiě)信號(hào)在公共時(shí)鐘信號(hào)從第二狀態(tài)至第一狀態(tài)的狀態(tài)變化所確定的時(shí)間上從寫(xiě)入狀態(tài)變?yōu)榉菍?xiě)入狀態(tài)。
13.根據(jù)權(quán)利要求1的存儲(chǔ)器設(shè)備，進(jìn)一步包括第二位線；第二列存儲(chǔ)器單元，該第二列存儲(chǔ)器單元與第二位線相耦合；第二鎖存器電路，該第二鎖存器電路具有與第二數(shù)據(jù)線相耦合的第二輸入，以及用于根據(jù)第二數(shù)據(jù)線的值來(lái)提供鎖存值的第二輸出，該第二鎖存器電路的第二輸出與第二位線相耦合，以便在存儲(chǔ)器設(shè)備操作期間通過(guò)該第二輸出來(lái)連續(xù)地確定第二位線的值。
14.根據(jù)權(quán)利要求13的存儲(chǔ)器設(shè)備，其中，所述列存儲(chǔ)器單元包括位于與第二列存儲(chǔ)器單元中的存儲(chǔ)器單元相同的一行中的存儲(chǔ)器單元。
15.根據(jù)權(quán)利要求1的存儲(chǔ)器設(shè)備，其中，位線的值僅響應(yīng)于數(shù)據(jù)線的值而改變。
16.根據(jù)權(quán)利要求1的存儲(chǔ)器設(shè)備，其中，該存儲(chǔ)器設(shè)備的特征在于多端口寄存器堆。
17.根據(jù)權(quán)利要求1的存儲(chǔ)器設(shè)備，其中，所述輸出與位線相耦合，以便在包括對(duì)所述列存儲(chǔ)器單元中的存儲(chǔ)器單元進(jìn)行的所有存儲(chǔ)器讀取的存儲(chǔ)器設(shè)備操作期間通過(guò)所述輸出來(lái)連續(xù)地確定位線的值。
18.一種集成電路，包括如權(quán)利要求1所述的存儲(chǔ)器設(shè)備，其中該集成電路進(jìn)一步包括處理器核心。
19.根據(jù)權(quán)利要求1的存儲(chǔ)器設(shè)備，其中，在存儲(chǔ)器設(shè)備操作期間執(zhí)行對(duì)所述列存儲(chǔ)器單元中的存儲(chǔ)器單元的讀寫(xiě)。
20.一種用于對(duì)存儲(chǔ)器設(shè)備進(jìn)行操作的方法，包括對(duì)存儲(chǔ)器設(shè)備進(jìn)行操作，其中包括對(duì)一列存儲(chǔ)器單元中的存儲(chǔ)器單元執(zhí)行多次讀取和多次寫(xiě)入；在所述操作步驟期間利用鎖存器輸出來(lái)對(duì)與所述列存儲(chǔ)器單元相耦合的位線的值進(jìn)行連續(xù)地控制。
21.根據(jù)權(quán)利要求20的方法，進(jìn)一步包括在時(shí)鐘信號(hào)從第一狀態(tài)至第二狀態(tài)的狀態(tài)變化所確定的時(shí)間上，響應(yīng)于鎖存器輸入的值，而改變鎖存器輸出的值。
22.根據(jù)權(quán)利要求20的方法，進(jìn)一步包括將值寫(xiě)入到所述列存儲(chǔ)器單元中的存儲(chǔ)器單元中，其中該寫(xiě)入步驟包括改變位線的狀態(tài)。
23.根據(jù)權(quán)利要求22的方法，其中該寫(xiě)入步驟包括使與所述存儲(chǔ)器單元相耦合的寫(xiě)入線的狀態(tài)從非寫(xiě)入狀態(tài)變?yōu)閷?xiě)入狀態(tài)。
24.根據(jù)權(quán)利要求23的方法，其中改變位線的狀態(tài)的步驟包括在時(shí)鐘信號(hào)從第一狀態(tài)至第二狀態(tài)的狀態(tài)變化所確定的時(shí)間上改變狀態(tài)；改變寫(xiě)入線的狀態(tài)的步驟進(jìn)一步包括在時(shí)鐘信號(hào)從第一狀態(tài)至第二狀態(tài)的狀態(tài)變化所確定的時(shí)間上改變狀態(tài)。
25.根據(jù)權(quán)利要求24的方法，其中，所述寫(xiě)入步驟進(jìn)一步包括在時(shí)鐘信號(hào)從第二狀態(tài)至第一狀態(tài)的狀態(tài)變化所確定的時(shí)間上使寫(xiě)入線的狀態(tài)從寫(xiě)入狀態(tài)變?yōu)榉菍?xiě)入狀態(tài)。
26.根據(jù)權(quán)利要求22的方法，其中，所述寫(xiě)入步驟進(jìn)一步包括在時(shí)鐘信號(hào)從第一狀態(tài)至第二狀態(tài)的狀態(tài)變化所確定的時(shí)間上使寫(xiě)入線的狀態(tài)從寫(xiě)入狀態(tài)變?yōu)榉菍?xiě)入狀態(tài)。
27.根據(jù)權(quán)利要求22的方法，其中，所述寫(xiě)入步驟包括使位線的狀態(tài)從第一狀態(tài)變?yōu)榈诙顟B(tài)，其中該方法進(jìn)一步包括在所述寫(xiě)入步驟之后將另一值寫(xiě)入到所述列存儲(chǔ)器單元中的存儲(chǔ)器單元中，其中，寫(xiě)入另一值的步驟包括改變位線的狀態(tài)，其中在所述寫(xiě)入步驟中改變狀態(tài)的步驟與寫(xiě)入另一值的步驟之間不執(zhí)行對(duì)所述列存儲(chǔ)器單元中的存儲(chǔ)器單元的其他寫(xiě)入；其中，在從所述寫(xiě)入步驟中改變狀態(tài)至所述寫(xiě)入另一值的步驟中改變狀態(tài)的時(shí)間內(nèi)，位線保持在第二狀態(tài)。
28.根據(jù)權(quán)利要求27的方法，進(jìn)一步包括在所述寫(xiě)入步驟之后并且在所述寫(xiě)入另一值的步驟之前，讀取所述列存儲(chǔ)器單元中的存儲(chǔ)器單元的值，其中，位線保持在第二狀態(tài)而與正在讀取的存儲(chǔ)器單元的值無(wú)關(guān)。
29.根據(jù)權(quán)利要求20的方法，進(jìn)一步包括在所述操作步驟期間利用鎖存器輸出來(lái)對(duì)與所述列存儲(chǔ)器單元相耦合的第二位線的值進(jìn)行連續(xù)地控制，該第二位線是所述位線的互補(bǔ)位線。
30.根據(jù)權(quán)利要求20的方法，其中，所述對(duì)存儲(chǔ)器設(shè)備進(jìn)行操作的步驟進(jìn)一步包括對(duì)第二列存儲(chǔ)器單元中的存儲(chǔ)器單元執(zhí)行多次讀取和多次寫(xiě)入，該方法進(jìn)一步包括在所述操作步驟期間利用第二鎖存器輸出來(lái)對(duì)與第二列存儲(chǔ)器單元相耦合的第二位線的值進(jìn)行連續(xù)地控制。
31.一種存儲(chǔ)器設(shè)備，包括位線；一列存儲(chǔ)器單元，該列存儲(chǔ)器單元與位線相耦合；以及鎖存器電路，該鎖存器電路具有與數(shù)據(jù)線相耦合的輸入以及用于根據(jù)數(shù)據(jù)線的值來(lái)提供鎖存值的輸出，該輸出與位線相連。
32.根據(jù)權(quán)利要求31的存儲(chǔ)器設(shè)備，進(jìn)一步包括第二位線；第二列存儲(chǔ)器單元，該第二列存儲(chǔ)器單元與第二位線相耦合；第二鎖存器電路，該第二鎖存器電路具有與第二數(shù)據(jù)線相耦合的第二輸入，以及用于根據(jù)第二數(shù)據(jù)線的值來(lái)提供鎖存值的第二輸出，該第二輸出與第二位線相連。
33.一種存儲(chǔ)器設(shè)備，包括多對(duì)互補(bǔ)位線，其中所述多對(duì)互補(bǔ)位線中的每一對(duì)與一列存儲(chǔ)器單元相耦合；多個(gè)鎖存器電路，每個(gè)鎖存器電路具有與數(shù)據(jù)線相耦合的輸入，以及用于根據(jù)數(shù)據(jù)線的值來(lái)提供互補(bǔ)的鎖存值的第一輸出和第二輸出；其中，對(duì)于多個(gè)鎖存器電路中的每個(gè)鎖存器而言，第一輸出與所述多對(duì)位線中的一對(duì)位線的第一位線相耦合，以便在存儲(chǔ)器設(shè)備操作期間通過(guò)第一輸出來(lái)連續(xù)地確定第一位線的值，并且第二輸出與該對(duì)位線的第二位線相耦合，以便在存儲(chǔ)器設(shè)備操作期間通過(guò)第二輸出來(lái)連續(xù)地確定第二位線的值。
34.一種存儲(chǔ)器設(shè)備，包括位線；一列存儲(chǔ)器單元，該列存儲(chǔ)器單元與位線相耦合；以及鎖存器電路，該鎖存器電路具有與數(shù)據(jù)線相耦合的輸入以及用于根據(jù)數(shù)據(jù)線的值來(lái)提供鎖存值的輸出，該輸出與位線相耦合，以便當(dāng)且僅當(dāng)在存儲(chǔ)器設(shè)備操作期間所述輸出上的值發(fā)生變化時(shí)位線的值才發(fā)生變化。
全文摘要
一種存儲(chǔ)器設(shè)備，包括多對(duì)互補(bǔ)位線(200，202)以及多個(gè)鎖存器電路。多對(duì)互補(bǔ)位線中的每一對(duì)與一列存儲(chǔ)器單元(31，37)相耦合。每個(gè)鎖存器電路具有與數(shù)據(jù)線相耦合的輸入，以及根據(jù)數(shù)據(jù)線的值來(lái)提供互補(bǔ)的鎖存值的第一輸出和第二輸出。對(duì)于多個(gè)鎖存器中的每個(gè)鎖存器而言，第一輸出與所述多對(duì)位線中的一對(duì)位線的第一位線相耦合，以便在存儲(chǔ)器設(shè)備操作期間通過(guò)第一輸出來(lái)連續(xù)地確定第一位線的值，并且第二輸出與該對(duì)位線的第二位線相耦合，以便在存儲(chǔ)器設(shè)備操作期間通過(guò)第二輸出來(lái)連續(xù)地確定第二位線的值。
文檔編號(hào)E06C7/10GK101023237SQ200580018902
公開(kāi)日2007年8月22日 申請(qǐng)日期2005年5月5日 優(yōu)先權(quán)日2004年6月10日
發(fā)明者拉文德拉拉·拉瑪拉朱, 喬治·P·霍克斯特拉, 普拉山特·U·肯卡萊 申請(qǐng)人:飛思卡爾半導(dǎo)體公司