專利名稱：用于射頻發(fā)射鏈路的vswr補償電路的制作方法
技術領域：
本發(fā)明通常涉及射頻(RF)通信系統(tǒng)。特別是，本發(fā)明涉及RF收發(fā)器中用于補償 電壓駐波的電路。
背景技術：
在通信系統(tǒng)中，阻抗不匹配導致源于負載信號反射的不必要的駐波。在電氣傳輸 線中，電壓駐波比(VSWR)是波腹(最大)處部分駐波的幅度與相鄰節(jié)點(最小)處幅度的 比值。圖1示出了通信系統(tǒng)的各個級，包括可變增益放大器(Tx)、SAW濾波器和功率放大器 (PA)?？勺冊鲆娣糯笃鬟m當?shù)乜刂埔寻l(fā)射RF信號的功率輸出。發(fā)射機輸出處的阻抗隨可 變增益放大器的電壓而變化。圖1示出了發(fā)射機輸出處和/或功率放大器輸出處發(fā)生VSWR 退化的情況。為了在發(fā)射機(Tx)和負載之間獲得最大的RF能量傳遞，負載的阻抗與發(fā)射機或 最終RF放大器的輸出阻抗的匹配是必要的。通常，該負載值由發(fā)射機或者放大器生產(chǎn)廠家 指定為50歐姆阻抗，j = 0的電阻值，其中“j”表示電容或者電感的電抗值，用歐姆表示。 這意味著發(fā)射機“想要”與50歐姆阻抗相連，不帶有電容或者電感電抗。理論上這是可能 的；而實際上這幾乎是不可能的，因為所有的實際元件除了負載阻抗外都具有一定的電感 或者電容或者兩者皆有。如果負載中出現(xiàn)過多的電感或者電容電抗，可能引起放大器的傳 輸?shù)陀陬~定功率，提取過多的直流功率，以及在某些情況下可能使PA放大器過熱導致破壞 點。當可變發(fā)射機增益對于系統(tǒng)通信是必要的時，問題變得更加復雜，例如在寬帶碼分多址 系統(tǒng)(W-CDMA)中。大部分增益控制通過電壓增益放大器部件獲得，該部件可以內置于帶有 偏置電流變化的共發(fā)射極結構中。設置輸出網(wǎng)絡使得在最后的BJT/CM0S級中產(chǎn)生最優(yōu)化 阻抗，以便傳輸具有最小Icq靜止電流的最大功率。這種可變增益放大器(VGA)結構的缺點是由于可變增益目的的偏置電流控制所 導致的變化造成了電路(本例中的發(fā)射機)輸出處的不匹配。造成高VSWR電平的這種變 化會干擾其余的發(fā)射機鏈路。特別是，用于該系統(tǒng)中的典型的SAW濾波器的頻率響應引起 增益斜率或者相位改變，可能導致通信信號退化。甚至在沒有可變增益的情況下，最后一級 PA可能面臨相同的問題。綜上所述，需要改進的電路和方法，用于可變增益放大器輸出端的VSWR補償電 路。如果沒有補償電路，發(fā)射鏈路可能造成過多波紋，導致較差的通信信道測量。此外，在 諸如CDMA或者W-CDMA的高動態(tài)輸出功率系統(tǒng)中，這種補償電路應該還應該能夠在沒有線 性度退化的情況下處理高功率峰值信號。

發(fā)明內容
本發(fā)明的一個目的是提供一種負載電路，用于補償發(fā)射級輸出處的負載，以便補 償阻抗的變化。本發(fā)明的另一個目的是提供一種方法和設備，能夠在可變增益放大器的輸 出處實現(xiàn)VSWR補償，所述可變增益放大器能夠在沒有線性度退化的情況下處理高功率峰值信號。因此，本發(fā)明提供了用于補償通信系統(tǒng)發(fā)射級輸出的方法和設備。通信設備具有 提供可變控制電壓的發(fā)射級，所述可變控制電壓改變發(fā)射級的功率。發(fā)射級輸出處的阻抗 隨功率的變化而變化。控制生成電路將參考電壓與可變控制電壓進行比較以產(chǎn)生控制信號 (偏置電流或者偏置電壓)。與發(fā)射級輸出相連的補償負載具有有源部件，其阻抗響應于控 制信號而變化以便補償發(fā)射級輸出處的阻抗。有源部件包括雙極型結型晶體管(BJT)、場效 應晶體管(FET)及其組合。本發(fā)明不限于這些晶體管類型，還可以包括其他晶體管組合。


根據(jù)下面的詳細描述，本發(fā)明的目的、特征和優(yōu)點對于本領域普通技術人員將是 清楚明白的，其中圖1是由于高VSWR造成退化的示意圖。圖2是用于兩個目的最優(yōu)化阻抗的示意圖。圖3是補償負載的示意圖。圖4是根據(jù)本發(fā)明所述BJT補償負載的示意圖。圖5是根據(jù)本發(fā)明所述補償負載的示意圖。圖6示出了在高功率水平下圖5所示電路的運行。圖7示出了在高功率水平下對線性退化的負載曲線的影響。圖8示出了在高功率水平下的MOS電路。圖9示出了根據(jù)本發(fā)明所述的DC偏移負載曲線。圖10示出了根據(jù)本發(fā)明所述的控制生成。圖11示出了控制生成的信號輸入與輸出。圖12示出了根據(jù)本發(fā)明所述帶有DC偏移的MOS負載補償電路。圖13示出了根據(jù)本發(fā)明所述阻抗如何變化。圖14示出了不帶補償負載的S21和S22參數(shù)的增益和回波損耗。圖15示出了帶有補償負載的S21和S22參數(shù)的增益和回波損耗。圖16示出了輸出功率對電壓控制曲線，示出了 VSWR補償?shù)囊嫣帯?br> 具體實施例方式參考圖2，通過阻抗變換，將允許在最小Icq電流下擺動的最大電壓和電流的最優(yōu) 化阻抗施加在發(fā)射機或者功率放大器(PA)最后級的BJT/FET器件10中。變壓器20的輸出 阻抗由器件10的阻抗匹配。作為示例，我們考慮在最大輸出功率下電壓增益放大器(VGA) 輸出裝置的目標阻抗是70 Ω。該阻抗轉換(正向50 Ω至70 Ω )并非動態(tài)受控的并且在控 制變化下是恒定的。由于變壓器的對稱性，當70 Ω阻抗也施加在集電極BJT-漏極FET設 計中的反向時，在輸出端口獲得理想的匹配。參考圖3，由于功率控制和RF VGA是基于Icq靜態(tài)變化和集電極偏置電流的變化， 當Icq降低時ro將增加，因此造成了 LC變壓器20的不匹配以及負載端口處較差的回波損 耗(RL)。根據(jù)本發(fā)明增加了附加的分流電阻器30，以補償這一變化克服功率控制，保持組 合的并聯(lián)阻抗幾乎恒定在70 Ω。
控制生成參考圖10，該圖示出了控制生成電路，控制電壓Vctl和帶隙參考電壓Vref作為所 述電路的輸入。帶隙參考電壓由帶隙器件BANDGAP產(chǎn)生并且可調地設置為參考電壓Vref。 控制電壓Vctl來自發(fā)射機50(參考圖4)的自動電壓增益控制。控制電壓Vctl和參考電 壓Vref被輸入至比較器，并且比較器的輸出經(jīng)過偏置器件BIAS，所述偏置器件BIAS在其輸 出產(chǎn)生控制信號，所述控制信號或者是電流偏置rtiasvswr或者電壓偏置Vvswrc。例如，如 圖11所示，比較器和偏置電路的輸出是電流rtiasvswr，所述電流rtiasvswr具有Vctl低 于Vref的高信號和Vctl高于Vref的低信號。盡管圖10示出了控制電流，用于調節(jié)輸出功率的電壓控制Vctl將被用于產(chǎn)生柵 電壓VvswrC(MC)S型)或者偏置電流Iiasvswr (BJT型)。原理如下可以調節(jié)帶隙參考電 壓。這將依賴于Vctl如何用于控制發(fā)射級50的輸出功率來固定負載補償電路的激活閾值 電平。BJT補償負載參考圖4，該圖示出了發(fā)射級50的一個實施例，其中RF信號由可變增益放大器 (VGA)放大，由SAW濾波器濾波，并且由功率放大器(PA)放大。將雙極型結型晶體管(BJT) 補償負載實現(xiàn)電路35描述為插在發(fā)射級50和變壓器電路20之間。補償負載電路35用作 分流電阻器30 (參見圖幻。發(fā)射機50包括帶有阻抗Z和輸出電流I的電路，該電路由補償 電路35形成的阻抗補償。補償負載電路35包括共發(fā)射極晶體管Tl和晶體管T2，兩者的發(fā) 射極相連。選擇具有相同特性的晶體管Tl和T2。晶體管Tl的基極通過電阻器與晶體管 T2的基極相連。選擇連接Tl集電極與Tl基極的電容器以直流去耦偏置電路。再次參考圖4，電流rtiasvswr輸入至晶體管T2的集電極?？梢哉{節(jié)帶隙參考電 壓。這將依賴于Vctl如何作用于發(fā)射級50的輸出來固定負載補償電路的激活閾值電平。再次參考圖4，補償負載電路包括晶體管Tl和T2，共同用作無源可變電阻器。晶 體管Tl和T2是具有相同特性的雙極型結型晶體管(BJT)。這種二極管結構允許通過靜態(tài) 電流變化改變阻抗。阻抗是Zvswr = VT/I，其中VT是晶體管Tl的閾值電壓。電流鏡rtiasvswr與Vctl成比例，所述Vctl是控制輸出功率調節(jié)的電壓。隨著 Ibiasvswr電流從0至250 μ A變化，補償負載Zvswr將從高阻抗至100歐姆變化。參考圖6，該圖示出了在高輸出功率的情況下，負載補償電路35的功能。當大的 正脈沖出現(xiàn)時，BJT晶體管的基極電壓為自偏置。VSWR補償變成有源電路而不是無源阻抗。 圖7示出了在高輸出功率下強烈的線性度退化。補償負載的MOS版本圖5示出了根據(jù)本發(fā)明所述的負載補償電路40的實施例，所述負載補償電路采用 金屬氧化物半導體場效應晶體管(MOSFET)。將FET補償負載實現(xiàn)電路40描述為插在發(fā)射 級50和變壓器電路20之間。補償負載電路40用作分流電阻30(參見圖3)。MOSFET 40具有柵極、源極和漏極。所述柵極與提供電壓Vvswrc的控制生成電路 60的輸出相連。MOSFET 40的漏極經(jīng)由電阻器Rf和電容器Cl (選擇參數(shù)以直流去耦電路) 與輸出發(fā)射級50相連。源極接地。電阻器Rp連接M0SFET40的漏極與源極。還是參考圖5，Rp是高值電阻器以保持Vds = OV并且選擇Rf諸如Rf+Ron = 70， 其中Ron是等效“導通”狀態(tài)電阻。柵電壓控制Vvswrc與Vctl成反比，所述Vctl是用于調節(jié)輸出功率的電壓。阻抗可以按如下公式計算公式1 Zwwr =1/uCox(W/L).Vgt+Rf + Ron其中Cox是單位面積的柵極氧化物電容，W =柵極寬度L =柵極長度，Rf =與晶 體管源極相連的電阻，Ron =等效“導通”狀態(tài)電阻，以及Vgt =晶體管柵極上的電壓，由 Vvswrc設定。Vvswrc從0至2. 5V變化，如圖13所示補償負載將從高阻抗至Rf+Ron歐姆 變化。晶體管的參數(shù)如下VD = Vs = OV且Vdd > Vds > 0。當功率放大器(PA)開啟時，VSWR 補償關閉。如果交流信號Vp > Vt，則MOS晶體管導通，非線性發(fā)生。圖8示出了在高輸入功率下用于負載補償?shù)腗OS電路實現(xiàn)40。虛擬負載基于 “冷FET”模式的NM0S，用作可變電阻器電壓柵極控制，Vds = 0V。選擇MOS尺寸(w/1 = 200/0. 25)使得在“關閉”模式下輸出功率性能不退化，而在沒有自偏置的情況下能夠處理 電壓擺動，所述電壓擺動可能引入更多匹配網(wǎng)絡的插入損耗。帶有直流偏移的FET參考圖12，描述了根據(jù)本發(fā)明所述的帶有直流偏移的負載補償電路45，所述電路 通過提供在RF功率水平不退化的輸出解決了前述在高RF功率水平線性退化的問題。所 述FET補償負載實現(xiàn)電路45插在發(fā)射級50和變壓器電路20之間。所述補償負載電路45 用作分流電阻30 (參見圖3)。電阻Rf通過電容器將晶體管Tl的漏極與發(fā)射級的輸出相 連，所述電容器用于去耦電路中的直流。兩個電阻器Rg用于將電流轉化為電壓?？勺冸娏?Ibiasvswr由電阻器Rg轉化為可變電壓Vgate?？勺冸妷篤gate控制晶體管Tl的柵極。電 流Iref出現(xiàn)在Tl柵極的輸入處，鏡像Iref通過器電阻RPl出現(xiàn)在Tl的漏極并且通過電 阻器RP2出現(xiàn)在Tl的源極。直流偏移的概念是偏移用作可變無源阻抗的晶體管的柵極和漏極/源極的電壓， 以避免不必要的切換至激活狀態(tài)。當晶體管用作無源阻抗時，與在VSWR補償電路中相似， 其輸入處存在交流信號。達到一定的極限時，晶體管保持無源，但是當大信號出現(xiàn)時，直流 偏移將阻止晶體管切換至激活狀態(tài)。由于用作無源阻抗的晶體管通常出現(xiàn)在交流信號路 徑，直流偏移將保持信號的完整性并將避免諧波畸變。Iref是來自帶隙偏置電路的電流，用于在晶體管柵極和“冷FET”模式下使用的晶 體管的源極和漏極處生成直流偏移。只有當晶體管的兩端都偏移時，直流偏移概念才起作 用。這樣避免了交流信號在OV共模附近擺動(也因此避免了晶體管變?yōu)榧せ钅Ｊ?，但是 可以在直流偏移電壓附近擺動。電阻器RPl和RP2與電阻器Rp是等效的(參見圖5)，電阻器Rp連接晶體管Tl的 漏極與源極。因此，Rpl和Rp2是高值電阻，選擇其電阻以保持Vds = 0。Rp是VSWR概念 的一部分。對于直流偏移概念，Rp分為兩個電阻器以便設定共模電壓或者直流偏移。阻抗 ZVSWR是公式1的阻抗。仿真結果已經(jīng)對大信號S-參數(shù)進行了仿真以等效輸出匹配vs. Vctl (輸出功率電壓控制)。 已經(jīng)實現(xiàn)了輸入功率和偏置電流變化以反映發(fā)射鏈路中VGA的真實功能狀態(tài)。圖14示出 了沒有補償負載的仿真結果。對于輸出功率介于-6至Ocffim之間，回波損耗具有_5dB的平 均值，導致過度的插入損耗和帶有為50 Ω系統(tǒng)設計的典型SAW濾波器的波紋。圖15示出了帶有回波損耗補償方案的結果?；夭〒p耗S22在全部Vctl范圍內大 大改善?；夭〒p耗中1.5V附近的波紋緣于NMOS中的完全“截止”狀態(tài)。通過限制柵電壓為1伏特來維持該阻抗恒定，但是這將降低最大輸出功率。圖16示出了輸出功率線性度對電壓控制的曲線?？梢宰⒁獾剑趲в醒a償網(wǎng)絡負 載的情況下，保持了輸出功率的線性度。由于可變電阻用作衰減器，動態(tài)范圍也增加了，降 低了最小輸出功率水平。在電壓增益放大器(VGA)的輸出處實現(xiàn)了 VSWR方案。在真實電路條件下輸出回波 損耗的絕對值證明了顯著的進步。本發(fā)明的另一個關鍵點是沒有缺陷地改善了動態(tài)范圍。 另一個改善體現(xiàn)在線性度魯棒性對輸出功率中。這將允許我們憑借Tx WDCMA標準使用本 發(fā)明，這也要求了較高的峰值均值比。盡管結合優(yōu)選實施例描述了本發(fā)明，但是應該理解本領域普通技術人員在不脫離 本發(fā)明精神和范圍的情況下能夠實現(xiàn)不同的改變和替代。例如，已經(jīng)使用BJT和MOS晶體管 說明了實施例，然而本發(fā)明也可以采用被本領域普通技術人員所認知的其他晶體管類型。
權利要求
1.一種通信設備，具有提供可變控制電壓的發(fā)射級，該可變控制電壓改變發(fā)射級的功 率，發(fā)射級輸出處的阻抗隨功率的變化而變化，所述通信設備包括-控制生成電路，將參考電壓與可變控制電壓進行比較以產(chǎn)生控制信號；以及 具有有源元件的補償負載，與發(fā)射級的輸出相連，所述有源部件的阻抗響應控制信號 而變化，以便補償發(fā)射級輸出處的阻抗。
2.根據(jù)權利要求1中所述的設備，其中有源元件包括場效應晶體管(FET)，所述場效應 晶體管具有柵極、源極和漏極，所述有源部件還包括-偏置電路，將控制信號轉換為偏置電壓； -電阻器Rf，將發(fā)射機的輸出阻抗與FET的漏極相連；-電阻器Rp，連接FET的源極與FET的漏極，以保持晶體管漏極源極電壓接近零；以及 -FET的柵極，接收偏置電壓以便根據(jù)偏置電壓來改變所述補償負載的阻抗。
3.根據(jù)權利要求2中所述的設備，其中通過選擇Rf的值來改變所述補償負載的阻抗。
4.根據(jù)權利要求2中所述的設備，其中補償負載的阻抗與Rf+Ron成正比并且與偏置電 壓成反比。
5.根據(jù)權利要求2中所述的設備，其中通過選擇參考電壓的值來改變所述補償負載的 阻抗。
6.根據(jù)權利要求2中所述的設備，還包括直流偏移電路，所述直流偏移電路具有輸入 至FET晶體管柵極的偏移電流Iref以及通過第一電阻器和第二電阻器輸入至FET的漏極 和源極的相等電流Iref，以便偏移所述FET的柵極的電壓。
7.根據(jù)權利要求1中所述的設備，其中所述有源部件還包括 -偏置電路，配置用于將控制信號轉化成偏置電流；BJT晶體管Tl ； -BJT晶體管T2，其中晶體管Tl和T2通過基極相連以形成無源阻抗；以及其中偏置電流輸入至晶體管T2的集電極使得偏置電流調節(jié)有源部件的阻抗。
8.根據(jù)權利要求7中所述的設備，其中隨著偏置電流從0至250μΑ變化，所述補償負 載的阻抗從高阻抗至100歐姆變化。
9.根據(jù)權利要求1中所述的設備，其中控制電壓控制可變增益放大器。
10.一種用于補償發(fā)射級輸出阻抗的方法，所述發(fā)射級提供可變控制電壓，該可變控制 電壓改變發(fā)射級的功率，發(fā)射級輸出處的阻抗隨功率的變化而變化，所述方法包括以下步 驟-生成控制信號，通過將參考電壓與可變控制電壓進行比較來產(chǎn)生控制信號；以及 -利用與發(fā)射級輸出相連的補償負載來補償發(fā)射級輸出處的阻抗，所述補償負載具有 有源部件，所述有源部件的阻抗響應控制信號而變化。
11.根據(jù)權利要求10中所述的方法，其中所述有源部件包括場效應晶體管(FET)，所述 場效應晶體管具有柵極、源極和漏極，所述有源部件還包括將發(fā)射級的輸出阻抗與FET的 漏極相連的電阻器Rf，將FET的漏極與FET的源極相連以保持晶體管漏極源極電壓接近零 的電阻器Rp，以及所述FET的柵極接收控制信號，所述方法包括以下步驟-利用偏置電路將控制信號轉化為偏置電壓；以及-調節(jié)偏置電壓以便改變所述補償負載的阻抗，其中所述補償負載的阻抗與Rf+Ron成 正比并且與偏置電壓成反比。
12.根據(jù)權利要求11中所述的方法，還包括直流偏移電路，所述直流偏移電路具有輸 入至FET晶體管柵極的偏移電流Iref以及通過第一電阻器和第二電阻器輸入至FET的漏 極和源極的相等電流Iref，所述方法還包括FET柵極電壓的偏移步驟，以便調節(jié)偏置電壓 使得改變補償負載處的阻抗，而不會使晶體管在高電壓下激活。
13.根據(jù)權利要求10中所述的方法，其中所述有源部件還包括-偏置電路，配置用于將控制信號轉化成偏置電流；BJT晶體管Tl ；BJT晶體管T2，其中 晶體管Tl和T2通過基極相連以形成無源阻抗；以及其中偏置電流輸入至晶體管T2的集電 極使得偏置電流調節(jié)有源部件的阻抗，所述方法還包括以下步驟-調節(jié)偏置電流，以根據(jù)偏置電流來改變所述負載補償。
全文摘要
本發(fā)明提供了一種用于補償通信系統(tǒng)發(fā)射級(50)輸出的方法和設備。通信設備具有提供可變控制電壓的發(fā)射級(50)，所述可變控制電壓改變了發(fā)射級的功率。發(fā)射級(50)輸出處的阻抗隨功率的變化而變化?？刂粕呻娐穼⒖茧妷号c可變控制電壓進行比較以產(chǎn)生控制信號(VvswrC)。與發(fā)射級(50)的輸出相連的補償負載(40)具有有源部件，所述有源部件的阻抗響應控制信號(VvsweC)而變化，以便補償發(fā)射級(50)輸出處的阻抗。
文檔編號H03F3/24GK102100000SQ200980128462
公開日2011年6月15日 申請日期2009年7月22日 優(yōu)先權日2008年7月23日
發(fā)明者弗雷德里克·F·維蘭恩, 比諾特·范榮 申請人:Nxp股份有限公司