專利名稱：用于優(yōu)化電路中的頻率性能的輸入/輸出模塊的裝置和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子電路并且具體地涉及優(yōu)化電路中的頻率性能的輸入/輸出模塊。
背景技術(shù)：
集成電路通常包括用于在集成電路與外部設(shè)備之間為信號布線的焊盤。集成電路 可以容納于封裝中。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一些實施例，一種電路包括具有信號焊盤的模塊，這些信號焊盤可 配置成在電路與至少一個外部設(shè)備之間為信號布線。該模塊還包括交錯位于信號焊盤之間 的未用焊盤。根據(jù)本發(fā)明的其它實施例，一種電路包括具有信號焊盤的模塊，這些信號焊盤可 配置成在電路與至少一個外部設(shè)備之間為變化信號布線。該模塊包括可配置成在至少一個 外部設(shè)備與電路之間為基本上恒定的電壓布線的電壓焊盤。信號焊盤交錯位于電壓焊盤之 間。根據(jù)本發(fā)明的其它實施例，一種電路包括具有信號焊盤的模塊，這些信號焊盤可 配置成在電路與至少一個外部設(shè)備之間為信號布線。該模塊還包括耦合到緩沖器的未用焊 盤，這些緩沖器在電路容納于第一封裝類型中時未被配置成在電路與至少一個外部設(shè)備之 間驅(qū)動信號。緩沖器在電路容納于第二封裝類型中時被配置成在電路與至少一個外部設(shè)備 之間驅(qū)動信號。本發(fā)明包括用于實施這里描述的技術(shù)的電路和方法。本發(fā)明的各種目的、特征和優(yōu)點將在考慮下文具體描述和附圖時變得清楚。


圖1圖示了根據(jù)本發(fā)明一個實施例的輸入/輸出(IO)模塊。圖2A圖示了根據(jù)本發(fā)明一個實施例的集成電路上的輸出緩沖器、輸入緩沖器和焊盤。圖2B圖示了根據(jù)本發(fā)明一個實施例的集成電路上的差分輸出緩沖器、差分輸入 緩沖器和焊盤。圖3是可以包括本發(fā)明方面的現(xiàn)場可編程門陣列(FPGA)的簡化部分框圖。圖4示出了可以具體實施本發(fā)明技術(shù)的示例數(shù)字系統(tǒng)的框圖。
具體實施例方式集成電路(IC)裸芯片可以放置于封裝內(nèi)并且裝配于電路板上。通過IC的焊盤并 且通過封裝中的導電材料在IC與電路板之間傳送信號。焊盤由導電材料形成。各焊盤在 IC裸芯片的表面上形成如下接觸，該接觸可以用來為去往或者來自IC裸芯片的電信號布線。IC通常具有多個焊盤。焊盤可以分組到一個或者多個輸入/輸出(IO)模塊中。圖1圖示了根據(jù)本發(fā)明一個實施例的輸入/輸出(IO)模塊。圖1的IO模塊100 包括集成電路(IC)裸芯片上的M個焊盤。M個焊盤是IC的用來為進入或者離開IC的信 號布線的外部端子。圖1中所示M個焊盤由IC上的導電材料形成。雖然在圖1中將焊盤 表示為矩形，但是焊盤可以成形為方形或者任何其它希望的形狀。在IO模塊100的右側(cè)上 的虛線圖示了 IC的邊緣可以位于的位置的例子。IO模塊100包括編號為1-16的16個焊 盤和焊盤 VCPD 21、VCCN22、VSSN 23、VCCQ 24、VSSQ 25、VCCN 26、VSSN 27 禾口 VREF 28。焊 盤在IO模塊100中的放置并不限于圖1中所示放置。本發(fā)明的IO模塊可以包括落入本發(fā) 明的范圍和精神實質(zhì)內(nèi)的焊盤的不同放置和布置。在IO模塊100中的焊盤布置成兩列。第一列包括編號為1、2、4、5、6、8、9、10、12、
13、14和16的焊盤。第二列包括編號為21、3、22、23、7、24、25、11、26、27、15和28的焊盤。 雖然在圖1中示出了僅一個IO模塊100，但是集成電路(IC)可具有若干IO模塊100。例 如IC可以具有在IC的各邊緣旁邊的一個或者多個IO模塊100。IO模塊100可以使用于集成電路(IC)裸芯片中，該裸芯片容納于線焊(WB)封裝 中、倒裝芯片(FC)封裝中或者另一類封裝中。當IC容納于線焊封裝中時，IC的焊盤使用 線焊連接來耦合到封裝。焊盤通常是IC的頂表面上的接觸，并且線焊連接將焊盤耦合到封 裝在IC以下的導電區(qū)域。封裝可以將IC的焊盤耦合到電路板或者另一晶片或者芯片。當IC容納于倒裝芯片封裝中時，IC的焊盤使用焊塊耦合到封裝。IC裝配于倒裝 芯片封裝中而它的焊盤面向下，并且焊塊裝配于IC的下側(cè)上以將焊盤連接到封裝在IC之 下的導電區(qū)域。當包含模塊100的IC容納于線焊(WB)封裝中時，焊盤1、3、4、6、7、8、10、11、12、
14、15和16用來在IC與外部設(shè)備之間為信號布線。焊盤2、5、9和13未用來在IC與外部 設(shè)備之間為信號布線。由于焊盤2、5、9和13未用于為信號布線，所以未用焊盤2、5、9和13 提供在通過圖1中所示左列焊盤中的焊盤1、4、6、8、10、12、14和16布線的信號之間的屏 蔽。未用焊盤2、5、9和13交錯位于信號焊盤1、4、6、8、10、12、14和16之間以減少在通過 焊盤1、4、6、8、10、12、14和16傳送的信號之間的串擾。因而未用焊盤2、5、9和13增加通 過焊盤1、4、6、8、10、12、14和16傳送的信號的信噪比。如例如圖2A-圖2B中所示，從輸出(傳送器)緩沖器通過IO模塊100中的焊盤 傳送輸出信號，并且向輸入(接收器)緩沖器通過IO模塊100中的焊盤傳送輸入信號。圖 2A圖示了根據(jù)本發(fā)明一個實施例的集成電路上的輸出緩沖器201、輸入緩沖器202和焊盤 203。輸出緩沖器201可以被使能以通過焊盤203驅(qū)動單端輸出信號OUT到集成電路之外。 輸入緩沖器202可以被使能以驅(qū)動在焊盤203從集成電路以外接收的單端輸入信號IN。 圖2B圖示了根據(jù)本發(fā)明一個實施例的集成電路上的差分輸出緩沖器211、差分輸入緩沖器 212和焊盤213-214。輸出緩沖器211可以被使能以通過焊盤213和214將差分輸出信號 0UT+/0UT-驅(qū)動到集成電路之外。輸入緩沖器212可以被使能以驅(qū)動在焊盤213和214從 集成電路以外接收的差分輸入信號IN+/IN-。當包含模塊100的IC容納于倒裝芯片(FC)封裝中時，可以通過焊塊在IC上的輸 入和輸出緩沖器與外部電路之間驅(qū)動輸入和輸出信號而不通過IO模塊100中的任何焊盤 為信號布線。圖ι中的編號為1-16的各焊盤耦合到輸出緩沖器和/或輸入緩沖器。當IC容納于FC封裝中時，耦合到編號為1-16的焊盤的緩沖器可以被使能以在IC與外部電路之 間傳送信號。當IC容納于FC封裝中時，耦合到IO模塊100中的焊盤1-16的16個緩沖器 可以被使能以在IC與至少一個外部設(shè)備之間驅(qū)動16個信號而不通過IO模塊100中的焊 盤為16個信號布線。每焊盤一個(在各焊盤1-16)的緩沖器驅(qū)動輸入信號或者輸出信號 而不通過焊盤為輸入或者輸出信號布線。IO模塊100允許包含模塊100的IC使用于不同類型的封裝中。IO模塊100可以 適應(yīng)用于不同類型的封裝的不同輸入/輸出(IO)利用百分比，以針對集成電路中的信號實 現(xiàn)最優(yōu)最大頻率性能。如上文所述，例如當包含IO模塊100的IC容納于WB封裝中時，圖 1中編號為1-16的16個焊盤中的12個焊盤用來在IC與外部電路之間為12個信號布線， 并且編號為1-16的16個焊盤中的4個焊盤未使用。因此當包含模塊100的IC容納于WB 封裝中時IO模塊100提供高達75%的IO利用(16個焊盤中的12個焊盤)。作為另一例子，當包含IO模塊100的IC容納于倒裝芯片(FC)封裝中時，耦合到 編號為1-16的16個焊盤的16個IO緩沖器可以用來通過焊塊在IC與外部電路之間傳送 16個信號而不通過焊盤1-16為16個信號布線。每焊盤一個的緩沖器傳送16個信號之一。 因此當包含模塊100的IC容納于FC封裝中時IO模塊100可以耦合到提供高達100% IO 利用的16個IO緩沖器(每16個焊盤16個緩沖器)。當包含IO模塊100的IC容納于線焊(WB)封裝中時，在IO模塊中的8個或者10 個焊盤可以用來為輸入和/或輸出數(shù)據(jù)信號布線，在IO模塊100中的2個或者4個焊盤可 以用來為數(shù)據(jù)選通信號布線，并且在IO模塊100中的4個焊盤是未用焊盤。用來為輸入和 /或輸出數(shù)據(jù)信號布線的焊盤稱為DQ焊盤。DQ數(shù)據(jù)信號焊盤包括IO模塊100中的編號為 1、3、4、7、11、14、15和16的焊盤。編號為10和12的焊盤也可以用作DQ數(shù)據(jù)信號焊盤。通 過DQ數(shù)據(jù)信號焊盤布線的數(shù)據(jù)信號通常是在邏輯高與邏輯低狀態(tài)之間變化的數(shù)字信號。未用焊盤2屏蔽通過焊盤1和4布線的信號。未用焊盤5屏蔽通過焊盤4和6布 線的信號。未用焊盤9屏蔽通過焊盤8和10布線的信號。未用焊盤13屏蔽通過焊盤12 和14布線的信號?？梢酝ㄟ^IO模塊100中的一個或者多個DQ焊盤從包含模塊100的IC向外部存 儲器設(shè)備(例如存儲器芯片)傳送數(shù)據(jù)輸出信號。作為另一例子，可以通過IO模塊100中 的一個或者多個DQ焊盤從外部存儲器設(shè)備向IC傳送數(shù)據(jù)輸入信號。作為又一例子，可以 通過IO模塊100中的DQ焊盤在外部存儲器設(shè)備與IC之間雙向傳送數(shù)據(jù)輸入信號和數(shù)據(jù)
輸出信號。如果當IC在WB封裝中時在IO模塊100中的焊盤1、3、4、7、10、11、12、14、15和16 被配置為DQ數(shù)據(jù)信號焊盤，則IO模塊100可以例如支持用于外部存儲器設(shè)備(例如SDRAM 設(shè)備)的X8DQ分組或者X9DQ分組。在X 8DQ分組中，通過8個DQ焊盤并行傳送8個數(shù) 據(jù)信號以形成8位數(shù)據(jù)字節(jié)。在X 9DQ分組中，通過9個DQ焊盤并行傳送9個數(shù)據(jù)信號以 形成9位數(shù)據(jù)字節(jié)。如果在IO模塊100中的僅焊盤1、3、4、7、11、14、15和16在WB封裝中 被配置為DQ數(shù)據(jù)信號焊盤，則IO模塊100可以支持用于外部存儲器設(shè)備的多達X8分組。 因此如果IO模塊100被配置成使用焊盤1、3、4、7、11、14、15和16作為DQ數(shù)據(jù)信號焊盤， 焊盤10作為DQS焊盤并且焊盤12作為DQS#·盤，則IO模塊100可以支持多達X8DQ分 組。
IO模塊100也可以支持焊盤1、3、4、7、11、14、15和16的兩個X4DQ分組。在這一 實施例中，焊盤1、3、4和7用來在IC與外部存儲器設(shè)備之間為形成第一 4位字節(jié)的數(shù)據(jù)信 號布線，并且焊盤11、14、15和16用來在IC與外部存儲器設(shè)備之間為形成第二 4位字節(jié)的 數(shù)據(jù)信號布線。在倒裝芯片(FC)封裝中，耦合到焊盤1、3、4、7、11、14、15、16并且可選地耦 合到焊盤10和12的緩沖器可以驅(qū)動去往或者來自外部存儲器設(shè)備的DQ數(shù)據(jù)信號而不通 過IO模塊100中的焊盤為DQ數(shù)據(jù)信號布線。在X 4、X 8或者X9DQ分組中，例如可以按雙倍數(shù)據(jù)速率(例如DDR、DDR2、DDR3 等)分別通過IO模塊100中的8個或者9個DQ焊盤為數(shù)據(jù)信號布線。按雙倍數(shù)據(jù)速率操 作的信號總線在時鐘信號的上升沿和下降沿上都傳送數(shù)據(jù)。取而代之，可以例如按四倍數(shù) 據(jù)速率(例如QDR、QDRI I等)通過IO模塊100中的8個或者9個DQ焊盤為數(shù)據(jù)信號布線。 四倍數(shù)據(jù)速率是一種通信信號傳送技術(shù)，其使用獨立讀和寫數(shù)據(jù)管腳來使數(shù)據(jù)在時鐘信號 的上升沿和下降沿上都進行傳送(即使用2個管腳在一個時鐘周期中2次寫和2次讀)從 而在各時鐘周期中傳送4位數(shù)據(jù)?？梢杂梦丛赬4、X8或者X9DQ分組中用來為數(shù)據(jù)信號布線的一個或者兩個額外 DQ焊盤為數(shù)據(jù)遮罩信號和/或字節(jié)寫選擇信號布線。數(shù)據(jù)遮罩信號是用于向外部存儲器設(shè) 備寫數(shù)據(jù)的輸入遮罩信號。字節(jié)寫入選擇信號用來選擇在寫操作的當前部分期間向外部存 儲器設(shè)備寫入哪個數(shù)據(jù)字節(jié)。當包含IO模塊100的IC容納于線焊(WB)封裝中時，在IO模塊100中的1個或 者2個DQS焊盤和1個或者2個DQS#焊盤可以用來在IC與外部存儲器設(shè)備(例如SDRAM 芯片)之間為數(shù)據(jù)選通信號布線。在倒裝芯片(FC)封裝中，耦合到DQS和DQS#焊盤的緩沖 器在包含模塊100的IC與外部存儲器設(shè)備之間驅(qū)動數(shù)據(jù)選通信號而不通過DQS或者DQS# 焊盤為信號布線。通過DQS和DQS#焊盤傳送的數(shù)據(jù)選通信號用來對通過DQ數(shù)據(jù)焊盤傳送 的數(shù)據(jù)進行采樣。數(shù)據(jù)選通信號通常是在高與低邏輯狀態(tài)之間切換的數(shù)字信號。如果使用差分數(shù)據(jù) 選通信號，則通過數(shù)據(jù)選通焊盤DQS和DQS#傳送差分數(shù)據(jù)選通信號。如果使用單端數(shù)據(jù)選 通信號，則通常通過數(shù)據(jù)選通焊盤DQS傳送單端數(shù)據(jù)選通信號。在圖1中將一個DQS焊盤編號為焊盤6并且將一個DQS#焊盤編號為焊盤8。焊 盤10可以用作第二 DQS數(shù)據(jù)選通焊盤，并且焊盤12可以用作第二 DQS#數(shù)據(jù)選通焊盤。因 此焊盤10可以用作數(shù)據(jù)DQ焊盤或者數(shù)據(jù)選通DQS焊盤，并且焊盤12可以用作數(shù)據(jù)DQ焊 盤或者數(shù)據(jù)選通DQS#焊盤。各DQS焊盤優(yōu)選地位于為用于該特定DQS焊盤的互補數(shù)據(jù)選 通信號布線的DQS#焊盤旁邊。因此焊盤6和8可以用來為第一差分數(shù)據(jù)選通信號DQS和 DQS#布線，并且焊盤10和12可以用來為第二差分數(shù)據(jù)選通信號DQS和DQS#布線。IO 模塊 100 也包括電壓焊盤 VCPD 2U VCCN 22, VSSN 23, VCCQ 24, VSSQ 25, VCCN 26、VSSN 27和VREF 28。通過供應(yīng)電壓焊盤VCPD 21從外部電源向IC上的前置驅(qū)動器電 路傳送第一供應(yīng)電壓。通過兩個供應(yīng)電壓焊盤VCCN 22和沈向位于IC的外圍上的電路元 件傳送第二供應(yīng)電壓。通過兩個VSSN焊盤23和27從外部電源向位于IC的外圍上的電路 元件提供第一地電壓。位于IC的外圍上的電路元件接收的供應(yīng)電壓等于在VCCN焊盤的電 壓減去在VSSN焊盤的電壓。通過供應(yīng)電壓焊盤VCCQ M從外部電源向位于IC的核心區(qū)中的電路元件傳送第三供應(yīng)電壓。通過VSSQ 25焊盤從外部電源向位于IC的核心區(qū)中的電路元件提供第二地 電壓。位于IC的核心區(qū)中的電路元件接收的供應(yīng)電壓是與在VCCQ焊盤M的電壓減去在 VSSQ焊盤25的電壓相等的無噪聲供應(yīng)電壓。通過VREF觀焊盤在外部設(shè)備(例如外部存 儲器設(shè)備)與IC之間傳送參考電壓。通過焊盤VCPD 21、VCCN 22、VSSN 23、VCCQ 24、VSSQ 25、VCCN 26、VSSN 27 禾口 VREF觀傳送的所有信號具有并未在邏輯高與邏輯低電平之間切換的基本上恒定電壓。如 圖1所示，DQ信號焊盤3、7、11和15交錯位于電壓焊盤VCPD 21、VCCN 22、VSSN 23、VCCQ 24、VSSQ 25、VCCN 26、VSSN 27 和 VREF 28 之間。交錯位于焊盤 VCPD 21、VCCN 22、VSSN 23, VCCQ 24、VSSQ 25、VCCN26、VSSN 27 禾口 VREF 28 之間的 DQ 焊盤 3、7、11 和 15 減少串擾 并且增加通過DQ焊盤3、7、11和15傳送的數(shù)據(jù)信號的信噪比，因為通過電壓焊盤VCPD 21、 VCCN 22, VSSN 23, VCCQ 24、VSSQ25、VCCN 26, VSSN 27 禾口 VREF 28 傳送的信號的電壓在電 路操作期間保持基本上恒定。圖3是可以包括本發(fā)明方面的現(xiàn)場可編程門陣列(FPGA)300的簡化部分框圖。 FPGA 300僅為可以包括本發(fā)明特征的集成電路的一個例子。應(yīng)當理解本發(fā)明的實施例可以 使用于多種類型的集成電路如現(xiàn)場可編程門陣列(FPGA)、可編程邏輯器件(PLD)、復雜可 編程邏輯器件(CPLD)、可編程邏輯陣列(PLA)和專用集成電路(ASIC)中。FPGA 300包括由不同長度和速度的列和行互連導體的網(wǎng)絡(luò)互連的可編程邏輯陣 列塊(或者LAB) 302的二維陣列。LAB 302包括多個(例如10個)邏輯元件(或者LE)。LE是提供用戶定義的邏輯功能的高效實施的可編程邏輯電路塊。FPGA具有可以 被配置成實施各種組合和順序功能的大量邏輯元件。邏輯元件可以訪問可編程互連結(jié)構(gòu)。 可編程互連結(jié)構(gòu)可以被編程為以幾乎任何希望配置互連邏輯元件。FPGA 300還包括分布式存儲器結(jié)構(gòu)，該結(jié)構(gòu)包括在整個陣列內(nèi)提供的可變大小的 隨機存取存儲器(RAM)塊。RAM塊例如包括塊304、塊306和塊308。這些存儲器塊也可以 包括移位寄存器和先入先出(FIFO)緩存器。FPGA 300還包括數(shù)字信號處理(DSP)塊310，這些塊可以例如實施具有加法或者 減法特征的乘法器。在此例中位于芯片的外圍周圍的輸入/輸出元件(IOE) 312支持許多 單端和差分輸入/輸出標準。如例如圖2A-圖2B中所示，IOE 312包括耦合到集成電路焊 盤的輸入和輸出緩沖器。各焊盤是可以用來例如在FPGA與一個或者多個外部設(shè)備之間為 輸入信號、輸出信號或者恒定電壓布線的FPGA裸芯片的外部端子。在IO模塊100中的焊 盤可以耦合到一個或者多個Ι0Ε。將理解這里僅出于示例目的而描述FPGA 300并且本發(fā)明 可以實施于多種不同類型的PLD、FPGA和ASIC中。本發(fā)明也可以實施于以FPGA作為若干部件之一的系統(tǒng)中。圖4示出了可以具體 實施本發(fā)明技術(shù)的示例數(shù)字系統(tǒng)400的框圖。系統(tǒng)400可以是編程的數(shù)字計算機系統(tǒng)、數(shù) 字信號處理系統(tǒng)、專門化的數(shù)字交換網(wǎng)絡(luò)或者其它處理系統(tǒng)。另外可以針對廣泛多種應(yīng)用 (比如電信系統(tǒng)、汽車系統(tǒng)、控制系統(tǒng)、消費電子裝置、個人計算機、因特網(wǎng)通信和聯(lián)網(wǎng)以及 其它應(yīng)用)設(shè)計這樣的系統(tǒng)。另外可以在單個電路板上、在多個電路板上或者在多個外殼 內(nèi)提供系統(tǒng)400。系統(tǒng)400包括由一個或者多個總線互連在一起的處理單元402、存儲器單元404和 輸入/輸出(I/O)單元406。根據(jù)這一示例實施例，F(xiàn)PGA 408嵌入于處理單元402中。FPGA408可以服務(wù)于圖4的系統(tǒng)內(nèi)的多個不同目的。FPGA 408可以例如是處理單元402的邏輯 構(gòu)建塊，該塊支持它的內(nèi)部和外部操作。FPGA 408被編程為實施為了實現(xiàn)它在系統(tǒng)操作中 的特定作用而必需的邏輯功能。FPGA408可以具體通過連接410耦合到存儲器404并且通 過連接412耦合到I/O單元406。處理單元402可以將數(shù)據(jù)引向適當系統(tǒng)部件進行處理或者存儲、執(zhí)行存儲器404 中存儲的程序、經(jīng)由I/O單元406接收和傳送數(shù)據(jù)或者其它類似功能。處理單元402可以 是中央處理單元(CPU)、微處理器、浮點協(xié)同處理器、圖形協(xié)同處理器、硬件控制器、微控制 器、編程用作控制器的現(xiàn)場可編程門陣列、網(wǎng)絡(luò)控制器或者任何類型的處理器或者控制器。 另外，在許多實施例中經(jīng)常無需CPU。例如一個或者多個FPGA 408而不是CPU可以控制系統(tǒng)的邏輯操作。作為另一例 子，F(xiàn)PGA 408充當可以按照需要被重新編程以處置特定計算任務(wù)的可重新配置處理器。取 而代之，F(xiàn)PGA 408可以本身包括嵌入式微處理器。存儲器單元404可以是隨機存取存儲器 (RAM)、只讀存儲器(ROM)、固定或者柔性磁盤介質(zhì)、閃存、磁帶或者任何其它存儲裝置或者 這些存儲裝置的任何組合。已經(jīng)出于示例和描述的目的而呈現(xiàn)對本發(fā)明示例實施例的前文描述。前文描述并 非為了窮舉本發(fā)明或者使本發(fā)明限于這里公開的例子。在一些實例中，本發(fā)明的特征即使 沒有對如闡述的其它特征的對應(yīng)使用也可以加以運用。許多修改、替換和變化按照上述教 導是可能的而不脫離本發(fā)明的范圍。
權(quán)利要求
1.一種包括模塊的電路，所述模塊包括第一信號焊盤，可配置成在所述電路與至少一個外部設(shè)備之間為信號布線；并且交錯位于所述第一信號焊盤之間的未用焊盤。
2.如權(quán)利要求1所述的電路，其中所述第一信號焊盤可配置成在所述電路與至少一個 外部設(shè)備之間為在高與低邏輯狀態(tài)之間切換的數(shù)字信號布線。
3.如權(quán)利要求1所述的電路，其中所述第一信號焊盤中的至少一個信號焊盤與所述未 用焊盤中的兩個未用焊盤相鄰。
4.如權(quán)利要求1所述的電路，其中所述第一信號焊盤包括在所述模塊中分組在一起的 兩個差分焊盤，并且所述模塊包括所述第一信號焊盤中的至少四個第一信號焊盤和所述未 用焊盤中的至少三個未用焊盤。
5.如權(quán)利要求1所述的電路，還包括輸入緩沖器，耦合到所述第一信號焊盤；以及輸出緩沖器，耦合到所述第一信號焊盤。
6.如權(quán)利要求1所述的電路，其中所述未用焊盤耦合到緩沖器，所述緩沖器在所述電 路容納于倒裝芯片封裝中時被配置成通過焊塊在所述電路與至少一個外部設(shè)備之間驅(qū)動 信號，并且其中耦合到所述未用焊盤的所述緩沖器在所述電路容納于線焊封裝中時未被配 置成在所述電路與至少一個外部設(shè)備之間驅(qū)動信號。
7.如權(quán)利要求1所述的電路，其中所述模塊還包括電壓焊盤，可配置成在所述電路與至少一個外部設(shè)備之間為電壓信號布線，其中所述 電壓信號維持于基本上恒定的電壓；以及第二信號焊盤，可配置成在所述電路與至少一個外部設(shè)備之間為數(shù)字信號布線，其中 所述第二信號焊盤交錯位于所述電壓焊盤之間。
8.如權(quán)利要求1所述的電路，其中所述電路是可編程邏輯集成電路。
9.如權(quán)利要求1所述的電路，其中所述第一信號焊盤被配置成在所述電路與外部存儲 器設(shè)備之間為數(shù)據(jù)信號和至少一個數(shù)據(jù)選通信號布線。
10.一種包括模塊的電路，所述模塊包括第一信號焊盤，可配置成在所述電路與至少一個外部設(shè)備之間為變化信號布線；以及電壓焊盤，可配置成在至少一個外部設(shè)備與所述電路之間為基本上恒定的電壓布線， 其中所述第一信號焊盤交錯位于所述電壓焊盤之間。
11.如權(quán)利要求10所述的電路，其中所述電壓焊盤在至少一個外部設(shè)備與所述電路之 間為至少一個地電壓和至少一個供應(yīng)電壓布線。
12.如權(quán)利要求10所述的電路，其中所述電壓焊盤中的為供應(yīng)電壓布線的第一個電壓 焊盤在所述電壓焊盤中的在至少一個外部設(shè)備與所述電路之間為地電壓布線的第二個電 壓焊盤旁邊，并且其中各所述第一信號焊盤在所述電壓焊盤中的至少兩個電壓焊盤旁邊。
13.如權(quán)利要求10所述的電路，其中所述電壓焊盤包括第一供應(yīng)電壓焊盤、第一地電 壓焊盤、第二供應(yīng)電壓焊盤和第二地電壓焊盤，并且其中所述第一供應(yīng)電壓焊盤在所述第 一信號焊盤中的第一個第一信號焊盤和所述第一地電壓焊盤旁邊，所述第一地電壓焊盤在 所述第一信號焊盤中的第二個第一信號焊盤旁邊，所述第二供應(yīng)電壓焊盤在所述第一信號 焊盤中的第二個第一信號焊盤和所述第二地電壓焊盤旁邊，并且所述第二地電壓焊盤在所述第一信號焊盤中的第三個第一信號焊盤旁邊。
14.如權(quán)利要求10所述的電路，其中所述第一信號焊盤可配置成在所述電路與至少一 個外部設(shè)備之間為在高與低邏輯狀態(tài)之間切換的數(shù)字信號布線。
15.如權(quán)利要求10所述的電路，其中所述模塊還包括第二信號焊盤，可配置成在所述電路與至少一個外部設(shè)備之間為數(shù)字信號布線；以及未用焊盤，交錯位于所述第二信號焊盤之間。
16.一種包括模塊的電路，所述模塊包括第一信號焊盤，可配置成在所述電路與至少一個外部設(shè)備之間為信號布線；以及未用焊盤，耦合到緩沖器，所述緩沖器在所述電路容納于第一封裝類型中時未被配置 成在所述電路與至少一個外部設(shè)備之間驅(qū)動信號，并且其中耦合到所述未用焊盤的所述緩 沖器在所述電路容納于第二封裝類型中時被配置成在所述電路與至少一個外部設(shè)備之間 驅(qū)動信號。
17.如權(quán)利要求16所述的電路，其中所述第一封裝類型是線焊封裝而所述第二封裝類 型是倒裝芯片封裝。
18.如權(quán)利要求16所述的電路，其中所述未用焊盤交錯位于所述第一信號焊盤之間， 并且其中所述第一信號焊盤為變化信號布線。
19.如權(quán)利要求16所述的電路，其中所述第一信號焊盤和所述未用焊盤在第一列焊盤 中，并且所述模塊還包括第二信號焊盤，可配置成在所述電路與至少一個外部設(shè)備之間為數(shù)字信號布線；以及電壓焊盤，在至少一個外部設(shè)備與所述電路之間為基本上恒定的電壓布線，其中所述 第二信號焊盤交錯位于第二列焊盤中的所述電壓焊盤之間。
20.一種用于增加通過電路上的焊盤布線的信號的信噪比的方法，所述方法包括在所述電路上形成信號焊盤，其中所述信號焊盤可配置成在所述電路與至少一個外部 設(shè)備之間為信號布線；以及在所述電路上形成未用焊盤，其中所述未用焊盤交錯位于所述信號焊盤之間，使得各 所述未用焊盤在所述信號焊盤中的至少兩個信號焊盤旁邊。
21.如權(quán)利要求20所述的方法，其中所述信號焊盤可配置成在所述電路與至少一個外 部設(shè)備之間為數(shù)字信號布線。
22.如權(quán)利要求20所述的方法，其中所述信號焊盤中的至少兩個信號焊盤形成于彼此 旁邊。
全文摘要
一種電路可以包括具有信號焊盤的模塊，這些信號焊盤可配置成在電路與至少一個外部設(shè)備之間為信號布線。該模塊也可以具有交錯位于信號焊盤之間的未用焊盤。一種電路可以包括具有信號焊盤的模塊，這些信號焊盤可配置成在電路與至少一個外部設(shè)備之間為變化信號布線。該模塊也可以具有可配置成在至少一個外部設(shè)備與電路之間為基本上恒定電壓布線的電壓焊盤。信號焊盤可以交錯位于電壓焊盤之間。具有這些特征中的一個或者多個特征的模塊可以在線焊封裝和倒裝芯片封裝中均實現(xiàn)理想性能而具有在模塊內(nèi)設(shè)置不同輸入/輸出利用百分比的靈活性。
文檔編號H03K19/0175GK102089974SQ200980127282
公開日2011年6月8日 申請日期2009年7月7日 優(yōu)先權(quán)日2008年7月13日
發(fā)明者P·克霍斯庫, S·特蘭, Y-F·林, 林谷 申請人:阿爾特拉公司