適用于單、雙端輸入的逐次逼近模數(shù)轉(zhuǎn)換器的制造方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種適用于單、雙端輸入的逐次逼近模數(shù)轉(zhuǎn)換器其包括輸入采樣開(kāi)關(guān)、正端電容陣列、負(fù)端電容陣列、比較器、逐次逼近控制邏輯、正端選擇開(kāi)關(guān)陣列、負(fù)端選擇開(kāi)關(guān)陣列、控制開(kāi)關(guān)組及切換開(kāi)關(guān)；正端電容陣列、比較器通過(guò)輸入采樣開(kāi)關(guān)與外部正相輸入信號(hào)端連接；負(fù)端電容陣列、比較器通過(guò)輸入采樣開(kāi)關(guān)與外部負(fù)相輸入信號(hào)端連接，負(fù)端電容陣列通過(guò)控制開(kāi)關(guān)組及切換開(kāi)關(guān)與外部負(fù)相輸入信號(hào)端連接，負(fù)端選擇開(kāi)關(guān)陣列與逐次逼近控制邏輯的輸出端、控制開(kāi)關(guān)組連接，切換開(kāi)關(guān)與外部正相信號(hào)輸入端、控制開(kāi)關(guān)組連接；且正端選擇開(kāi)關(guān)陣列、負(fù)端選擇開(kāi)關(guān)陣列分別與正基準(zhǔn)電壓端、負(fù)基準(zhǔn)電壓端連接，比較器的輸出端與逐次逼近控制邏輯的輸入端連接。本發(fā)明的技術(shù)方案節(jié)省了的電容面積，降低了生產(chǎn)成本。
【專(zhuān)利說(shuō)明】
適用于單、雙端輸入的逐次逼近模數(shù)轉(zhuǎn)換器
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及集成電路領(lǐng)域，更具體地涉及一種適用于單、雙端輸入的逐次逼近模數(shù)轉(zhuǎn)換器。
【背景技術(shù)】
[0002]請(qǐng)參考圖1，圖1為現(xiàn)在的適用于單、雙端輸入的逐次逼近模數(shù)轉(zhuǎn)換器的電路結(jié)構(gòu)圖。如圖1所示為傳統(tǒng)的適用于單、雙端輸入的逐次逼近模數(shù)轉(zhuǎn)換器為分辨率為N位的逐次逼近模數(shù)轉(zhuǎn)換器(SAR 400，包括輸入采樣開(kāi)關(guān)31、32、33，奸1個(gè)電容組成的正端電容陣列CpOXpl……CpN，N+l個(gè)電容組成的負(fù)端電容陣列CnO、Cnl……CnN，比較器CMP，逐次逼近控制邏輯SARL，N+1個(gè)開(kāi)關(guān)組成的正端選擇開(kāi)關(guān)陣列SpO、Spl……SpN，N+l個(gè)開(kāi)關(guān)組成的負(fù)端選擇開(kāi)關(guān)SnO、Snl……?SnN;其中，VREFP為正基準(zhǔn)電壓，VREFN為負(fù)基準(zhǔn)電壓，且正基準(zhǔn)電壓、負(fù)基準(zhǔn)電壓均分別通過(guò)所述正端選擇開(kāi)關(guān)陣列輸入所述正端電容陣列，同樣地，正基準(zhǔn)電壓、負(fù)基準(zhǔn)電壓均分別通過(guò)所述負(fù)端選擇開(kāi)關(guān)陣列輸入所述負(fù)端電容陣列；在某一時(shí)刻具體是所述正基準(zhǔn)電壓還是負(fù)基準(zhǔn)電壓輸入所述正端電容陣列，則由所述正端開(kāi)關(guān)陣列各個(gè)開(kāi)關(guān)的選擇端選擇決定，在某一時(shí)刻具體是所述正基準(zhǔn)電壓還是負(fù)基準(zhǔn)電壓輸入所述負(fù)端電容陣列，則由所述負(fù)端開(kāi)關(guān)陣列各個(gè)開(kāi)關(guān)的選擇端選擇決定，具體如圖1所示。VIP、VIN分別為外部正負(fù)輸入信號(hào)，VCM為外部輸入共模信號(hào)；且在第N+1個(gè)正端電容CpN及第N+1個(gè)負(fù)端電容CnN的兩端分別短接有開(kāi)關(guān)SK。
[0003]對(duì)于差分輸入應(yīng)用，整個(gè)逐次逼近模數(shù)轉(zhuǎn)換過(guò)程分為采樣、保持兩個(gè)相位。采樣相位時(shí)，開(kāi)關(guān)S1、S2閉合，開(kāi)關(guān)S3、Sk斷開(kāi)，正負(fù)端電容陣列對(duì)外部輸入信號(hào)VIP、VIN采樣。正端電容陣列CpO、Cp 1......CpN的各個(gè)電容的上極板被輸入外部正輸入信號(hào)VIP，下極板被輸入負(fù)基準(zhǔn)電壓VREFN;負(fù)端電容陣列CnO、CnI……CnN的各個(gè)電容的上極板被輸入外部負(fù)輸入信號(hào)VIN，下極板被輸入正基準(zhǔn)電壓VREFP。保持相位時(shí)，開(kāi)關(guān)S1、S2、S3、Sk均斷開(kāi)，根據(jù)比較器輸出的比較結(jié)果逐位選擇對(duì)應(yīng)電容的下極板是被輸入正基準(zhǔn)電壓VREFP還是負(fù)基準(zhǔn)電壓VREFN。比較器兩端電壓差為:
[0004]Vtp-Vtn= (Da[N-l]/2+Da[N-2]/22+...+Da[ I ]2n_2+Da[O]2n_1) X (VREFP,VREFN)
[0005]-(Db[N-l]/2+Db[N-2]22+...+Db[I]2n_2+Db[0]2n_1) X (VREFP,VREFN)
[0006]-(VIP-VIN)
[0007]其中，Da[i]與Db[i]互反，i= 0?11_1，且03[丨]或Db[i]為“I”時(shí)，對(duì)應(yīng)電容下極板被輸入正基準(zhǔn)電壓VREFP，若Da [ i ]或Db [ i ]為“O”時(shí)，對(duì)應(yīng)電容下極板被輸入負(fù)基準(zhǔn)電壓VREFN。
[0008]對(duì)于單端輸入應(yīng)用。采樣相位時(shí)，開(kāi)關(guān)S1、S3閉合，開(kāi)關(guān)S2斷開(kāi)。為了保證分辨率N位不變，開(kāi)關(guān)Sk閉合，這樣參與采樣的電容增加了一倍。因?yàn)閱味溯斎霑r(shí)，僅一個(gè)輸入信號(hào)VIP有變化，而另一個(gè)輸入VCM為共模電平，輸入幅度減小了一半。所以正負(fù)端電容陣列需要各增加一個(gè)CpN、CnN的電容，也就是使整個(gè)電容陣列增加了一倍。同理可得比較器輸入電壓差為:
[0009]Vtp-Vtn= (Da[N]/2+Da[N-l]/22+...+Da[ I ]/2n_1+Da[O]/2n) X (VREFP,VREFN)
[0010]+(VREFP-VREFN)/2
[0011]-(Db[N]/2+Db[N-l]/22+...+Db[l]/2n_1+Db[0]/2n) X (VREFP,VREFN)-(VIP-VCM)
[0012]由上述可知，為了保證差分、單端輸入時(shí)，分辨率保持不變，單端輸入由于輸入信號(hào)幅度比差分輸入小一半，使得傳統(tǒng)結(jié)構(gòu)單端應(yīng)用時(shí)電容需要增加一倍，因此結(jié)構(gòu)復(fù)雜，成本高。
[0013]因此，有必要提供一種改進(jìn)的適用于單、雙端輸入的逐次逼近模數(shù)轉(zhuǎn)換器來(lái)克服上述缺陷。
【發(fā)明內(nèi)容】
[0014]本發(fā)明的目的是提供一種適用于單、雙端輸入的逐次逼近模數(shù)轉(zhuǎn)換器，本發(fā)明在單端、差分輸入應(yīng)用下電容保持不變，節(jié)省了一半的電容面積，降低了生產(chǎn)成本。
[0015]為實(shí)現(xiàn)上述目的，本發(fā)明提供一種適用于單、雙端輸入的逐次逼近模數(shù)轉(zhuǎn)換器，且所述逐次逼近模數(shù)轉(zhuǎn)換器的分辨率為N位，N為大于I的自然數(shù);其包括輸入采樣開(kāi)關(guān)、N個(gè)電容組成的正端電容陣列、N個(gè)電容組成的負(fù)端電容陣列、比較器、逐次逼近控制邏輯、N個(gè)開(kāi)關(guān)組成的正端選擇開(kāi)關(guān)陣列、N個(gè)開(kāi)關(guān)組成的負(fù)端選擇開(kāi)關(guān)陣列、N個(gè)開(kāi)關(guān)組成的控制開(kāi)關(guān)組及切換開(kāi)關(guān);所述正端電容陣列、所述比較器的正相輸入端均通過(guò)所述輸入采樣開(kāi)關(guān)與外部正相輸入信號(hào)端連接，且所述正端電容陣列還通過(guò)所述正端選擇開(kāi)關(guān)陣列與所述逐次逼近控制邏輯的輸出端連接，所述正端選擇開(kāi)關(guān)陣列連接于所述正端電容陣列與逐次逼近控制邏輯的輸出端之間；所述負(fù)端電容陣列、所述比較器的反相輸入端均通過(guò)所述輸入采樣開(kāi)關(guān)與外部負(fù)相輸入信號(hào)端連接，且所述負(fù)端電容陣列還通過(guò)所述控制開(kāi)關(guān)組及切換開(kāi)關(guān)與外部負(fù)相輸入信號(hào)端連接，負(fù)端選擇開(kāi)關(guān)陣列分別與所述逐次逼近控制邏輯的輸出端、控制開(kāi)關(guān)組連接，所述負(fù)端選擇開(kāi)關(guān)陣列連接于所述控制開(kāi)關(guān)組與逐次逼近控制邏輯的輸出端之間，所述控制開(kāi)關(guān)組連接于所述負(fù)端電容陣列與負(fù)端選擇開(kāi)關(guān)陣列之間，所述切換開(kāi)關(guān)一端與外部正相信號(hào)輸入端連接，另一端與控制開(kāi)關(guān)組連接;且正端選擇開(kāi)關(guān)陣列、負(fù)端選擇開(kāi)關(guān)陣列均分別與正基準(zhǔn)電壓端、負(fù)基準(zhǔn)電壓端連接，所述比較器的輸出端與所述逐次逼近控制邏輯的輸入端連接。
[0016]較佳地，所述輸入采樣開(kāi)關(guān)包括第一開(kāi)關(guān)、第二開(kāi)關(guān)及第三開(kāi)關(guān);所述第一開(kāi)關(guān)一端與外部正相輸入信號(hào)端連接，另一端與所述正端電容陣列、比較器的正相輸入端連接;所述第二開(kāi)關(guān)一端與外部負(fù)相輸入信號(hào)端連接，另一端與所述負(fù)端電容陣列、比較器的反相輸入端連接;所述第三開(kāi)關(guān)一端與外部共模信號(hào)輸入端連接，另一端與所述負(fù)端電容陣列、比較器的反相輸入端連接。
[0017]較佳地，所述正端電容陣列的每個(gè)電容的上極板均與所述第一開(kāi)關(guān)的另一端、比較器的正相輸入端連接，所述正端電容陣列的每個(gè)電容的下極板與對(duì)應(yīng)的正端選擇開(kāi)關(guān)連接，第J個(gè)正端電容的下極板與第J個(gè)正端選擇開(kāi)關(guān)連接，J為大于I且小于N的自然數(shù);所述正端選擇開(kāi)關(guān)陣列的各個(gè)正端選擇開(kāi)關(guān)的控制端分別與所述逐次逼近控制邏輯的輸出端連接，各個(gè)正端選擇開(kāi)關(guān)的選擇端均與正基準(zhǔn)電壓端、負(fù)基準(zhǔn)電壓端連接。
[0018]較佳地，所述切換開(kāi)關(guān)的一端與外部正相信號(hào)輸入端連接，控制開(kāi)關(guān)組的每一個(gè)控制開(kāi)關(guān)的選擇端均分別與所述切換開(kāi)關(guān)的另一端、對(duì)應(yīng)的負(fù)端選擇開(kāi)關(guān)陣列的負(fù)端選擇開(kāi)關(guān)連接，第I個(gè)控制開(kāi)關(guān)的選擇端與第I個(gè)負(fù)端選擇開(kāi)關(guān)連接，I為大于I且小于N的自然數(shù);各個(gè)負(fù)端選擇開(kāi)關(guān)的選擇端均與正基準(zhǔn)電壓端、負(fù)基準(zhǔn)電壓端連接，且各個(gè)負(fù)端選擇開(kāi)關(guān)的控制端均與所述逐次逼近控制邏輯的輸出端連接。
[0019]較佳地，當(dāng)控制開(kāi)關(guān)組的每個(gè)控制開(kāi)關(guān)的控制端的電平為低電平時(shí)，每個(gè)控制開(kāi)關(guān)的選擇端與所述切換開(kāi)關(guān)的另一端連接;當(dāng)控制開(kāi)關(guān)組的每一個(gè)控制開(kāi)關(guān)的控制端的電平為高電平時(shí)，每個(gè)控制開(kāi)關(guān)的選擇端與對(duì)應(yīng)的負(fù)端選擇開(kāi)關(guān)連接。
[0020]較佳地，所述負(fù)端電容陣列的每個(gè)電容的下極板均與所述第二開(kāi)關(guān)的另一端、第三開(kāi)關(guān)的另一端、比較器的反相輸入端連接，所述負(fù)端電容陣列的每個(gè)電容的上極板與對(duì)應(yīng)的控制開(kāi)關(guān)連接，第K個(gè)負(fù)端電容的上極極與第K個(gè)控制開(kāi)關(guān)連接，K為大于I且小于N的自然數(shù)
[0021]與現(xiàn)有技術(shù)相比，本發(fā)明的適用于單、雙端輸入的逐次逼近模數(shù)轉(zhuǎn)換器由于加入所述控制開(kāi)關(guān)組及切換開(kāi)關(guān)的開(kāi)關(guān)控制，使得單端、差分輸入應(yīng)用下電容保持不變，節(jié)省了一半的電容面積，降低了生產(chǎn)成本。
[0022]通過(guò)以下的描述并結(jié)合附圖，本發(fā)明將變得更加清晰，這些附圖用于解釋本發(fā)明的實(shí)施例。
【附圖說(shuō)明】
[0023]圖1為現(xiàn)有技術(shù)的適用于單、雙端輸入的逐次逼近模數(shù)轉(zhuǎn)換器的電路結(jié)構(gòu)圖。
[0024]圖2為本發(fā)明適用于單、雙端輸入的逐次逼近模數(shù)轉(zhuǎn)換器的結(jié)構(gòu)框圖。
[0025]圖3為本發(fā)明適用于單、雙端輸入的逐次逼近模數(shù)轉(zhuǎn)換器的電路結(jié)構(gòu)圖。
【具體實(shí)施方式】
[0026]現(xiàn)在參考附圖描述本發(fā)明的實(shí)施例，附圖中類(lèi)似的元件標(biāo)號(hào)代表類(lèi)似的元件。如上所述，本發(fā)明提供了一種適用于單、雙端輸入的逐次逼近模數(shù)轉(zhuǎn)換器，本發(fā)明在單端、差分輸入應(yīng)用下電容保持不變，節(jié)省了一半的電容面積，降低了生產(chǎn)成本。
[0027]請(qǐng)參考圖2，圖2為本發(fā)明適用于單、雙端輸入的逐次逼近模數(shù)轉(zhuǎn)換器的結(jié)構(gòu)框圖。本發(fā)明的適用于單、雙端輸入的逐次逼近模數(shù)轉(zhuǎn)換器的逐次逼近模數(shù)轉(zhuǎn)換器的分辨率為N位，N為大于I的自然數(shù)，在實(shí)際應(yīng)用中，N的取值可根據(jù)具體使用情況而選擇。如圖2所示，本發(fā)明的適用于單、雙端輸入的逐次逼近模數(shù)轉(zhuǎn)換器包括輸入采樣開(kāi)關(guān)、N個(gè)電容組成的正端電容陣列、N個(gè)電容組成的負(fù)端電容陣列、比較器、逐次逼近控制邏輯、N個(gè)開(kāi)關(guān)組成的正端選擇開(kāi)關(guān)陣列、N個(gè)開(kāi)關(guān)組成的負(fù)端選擇開(kāi)關(guān)陣列、N個(gè)開(kāi)關(guān)組成的控制開(kāi)關(guān)組及切換開(kāi)關(guān)；所述正端電容陣列、所述比較器的正相輸入端均通過(guò)所述輸入采樣開(kāi)關(guān)與外部正相輸入信號(hào)端連接，且所述正端電容陣列還通過(guò)所述正端選擇開(kāi)關(guān)陣列與所述逐次逼近控制邏輯的輸出端連接，所述正端選擇開(kāi)關(guān)陣列連接于所述正端電容陣列與逐次逼近控制邏輯的輸出端之間，從而通過(guò)所述逐次逼近控制邏輯對(duì)所述正端選擇開(kāi)關(guān)陣列的控制，而控制所述正端電容陣列對(duì)外部正相輸入信號(hào)的采樣，并將采樣后的信號(hào)輸入至所述比較器的正相輸入端;所述負(fù)端電容陣列、所述比較器的反相輸入端均通過(guò)所述輸入采樣開(kāi)關(guān)與外部負(fù)相輸入信號(hào)端連接，且所述負(fù)端電容陣列還通過(guò)所述控制開(kāi)關(guān)組及切換開(kāi)關(guān)與外部負(fù)相輸入信號(hào)端連接，負(fù)端選擇開(kāi)關(guān)陣列分別與所述逐次逼近控制邏輯的輸出端、控制開(kāi)關(guān)組連接，所述負(fù)端選擇開(kāi)關(guān)陣列連接于所述控制開(kāi)關(guān)組與逐次逼近控制邏輯的輸出端之間，所述控制開(kāi)關(guān)組連接于所述負(fù)端電容陣列與負(fù)端選擇開(kāi)關(guān)陣列之間，所述切換開(kāi)關(guān)一端與外部正相信號(hào)輸入端連接，另一端與控制開(kāi)關(guān)組連接，從而通過(guò)所述逐次逼近控制邏輯實(shí)現(xiàn)對(duì)所述負(fù)端選擇開(kāi)關(guān)陣列的控制，所述負(fù)端選擇開(kāi)關(guān)陣列通過(guò)與所述控制開(kāi)關(guān)組的配合而控制所述負(fù)端電容陣列對(duì)外部負(fù)相輸入信號(hào)的采樣，并將采樣后的信號(hào)輸入至所述比較器的正相輸入端，且通過(guò)所述逐次逼近控制邏輯對(duì)所述負(fù)端選擇開(kāi)關(guān)陣列的控制，所述負(fù)端選擇開(kāi)關(guān)陣列通過(guò)與所述控制開(kāi)關(guān)組及選擇開(kāi)關(guān)的配合而控制所述負(fù)端電容陣列對(duì)外部正相輸入信號(hào)的采樣；另外，正端選擇開(kāi)關(guān)陣列、負(fù)端選擇開(kāi)關(guān)陣列均分別與正基準(zhǔn)電壓端、負(fù)基準(zhǔn)電壓端連接，從而所述正基準(zhǔn)電壓與負(fù)基準(zhǔn)電壓可分別輸入所述正端電容陣列、負(fù)端電容陣列;所述比較器的輸出端與所述逐次逼近控制邏輯的輸入端連接，從而所述比較器輸出信號(hào)以控制所述逐次逼近控制邏輯的輸出。
[0028]具體地，請(qǐng)?jiān)俳Y(jié)合參考圖3，圖3為本發(fā)明適用于單、雙端輸入的逐次逼近模數(shù)轉(zhuǎn)換器的電路結(jié)構(gòu)圖。如圖所示，所述輸入采樣開(kāi)關(guān)包括第一開(kāi)關(guān)S1、第二開(kāi)關(guān)S2及第三開(kāi)關(guān)S3;所述第一開(kāi)關(guān)SI—端與外部正相輸入信號(hào)端連接，另一端與所述正端電容陣列、比較器CMP的正相輸入端連接，以使得外部正相輸入信號(hào)端將正相輸入信號(hào)VIP通過(guò)所述第一開(kāi)關(guān)SI輸入所述正端電容陣列與比較器CMP的正相輸入端，其中，所述正端電容陣列包括N個(gè)正端電容CpO、Cp1......CpN-1;所述第二開(kāi)關(guān)S2—端與外部負(fù)相輸入信號(hào)端連接，另一端與所述負(fù)端電容陣列、比較器CMP的反相輸入端連接，其中，所述負(fù)端電容陣列包括N個(gè)負(fù)端電容
CnO、Cnl......CnN-1;所述第三開(kāi)關(guān)S3—端與外部共模信號(hào)輸入端連接，另一端與所述負(fù)端電容陣列、比較器CMP的反相輸入端連接，以使得外部負(fù)相輸入信號(hào)端將負(fù)相輸入信號(hào)VIN、外部共模信號(hào)輸入端將共模信號(hào)VCM通過(guò)所述第一開(kāi)關(guān)SI輸入所述負(fù)端電容陣列與比較器CMP的反相輸入端。
[0029]所述正端電容陣列的每個(gè)電容的上極板均與所述第一開(kāi)關(guān)SI的另一端、比較器CMP的正相輸入端連接，所述正端電容陣列的每個(gè)電容的下極板與對(duì)應(yīng)的正端選擇開(kāi)關(guān)連接，且所述正端選擇開(kāi)關(guān)陣列包括N個(gè)正端選擇開(kāi)關(guān)SpO、Spl……SpN-1;第J個(gè)正端電容CpJ的下極板與第J個(gè)正端選擇開(kāi)關(guān)SpJ連接，J為大于I且小于N的自然數(shù)，即各個(gè)所述正端電容與各個(gè)所述正端選擇開(kāi)關(guān)一一對(duì)應(yīng)連接;所述正端選擇開(kāi)關(guān)陣列的各個(gè)正端選擇開(kāi)關(guān)的控制端分別與所述逐次逼近控制邏輯SARL的輸出端連接，所述正端選擇開(kāi)關(guān)陣列的各個(gè)正端選擇開(kāi)關(guān)的選擇端均與正基準(zhǔn)電壓端、負(fù)基準(zhǔn)電壓端連接，從而通過(guò)各個(gè)正端選擇開(kāi)關(guān)選擇與正基準(zhǔn)電壓端還是負(fù)基準(zhǔn)電壓端連接，而選擇是正基準(zhǔn)電壓VREFP還是負(fù)基準(zhǔn)電壓VREFN輸入至對(duì)應(yīng)的正端電容的下極板。
[0030]所述切換開(kāi)關(guān)S4的一端與外部正相信號(hào)輸入端連接，控制開(kāi)關(guān)組的每一個(gè)控制開(kāi)關(guān)的選擇端均分別與所述選擇開(kāi)關(guān)S4的另一端、對(duì)應(yīng)的負(fù)端選擇開(kāi)關(guān)陣列的開(kāi)關(guān)連接，且所述控制開(kāi)關(guān)組包括N個(gè)控制開(kāi)關(guān)T0、T1……TN-1;第I個(gè)控制開(kāi)關(guān)TI的選擇端與第I個(gè)負(fù)端選擇開(kāi)關(guān)SnI連接，I為大于I且小于N的自然數(shù)，且所述負(fù)端選擇開(kāi)關(guān)陣列包括N個(gè)負(fù)端選擇開(kāi)關(guān)SnO、Snl......SpN-1 ；即每個(gè)負(fù)端選擇開(kāi)關(guān)與控制開(kāi)關(guān)對(duì)應(yīng)連接。且在本發(fā)明的優(yōu)選實(shí)施例中，當(dāng)控制開(kāi)關(guān)組的每個(gè)控制開(kāi)關(guān)的控制端的電平為低電平時(shí)，每個(gè)控制開(kāi)關(guān)的選擇端與所述切換開(kāi)關(guān)S4的另一端連接;當(dāng)控制開(kāi)關(guān)組的每一個(gè)控制開(kāi)關(guān)的控制端的電平為高電平時(shí)，每個(gè)控制開(kāi)關(guān)的選擇端與對(duì)應(yīng)的負(fù)端選擇開(kāi)關(guān)連接;使得，當(dāng)控制開(kāi)關(guān)組的每個(gè)控制開(kāi)關(guān)的控制端的電平為低電平時(shí)，所述正相輸入信號(hào)VIP輸入至所述負(fù)端電容陣列的上極板;其中，每個(gè)控制開(kāi)關(guān)的控制端均與外部電路連接，從而通過(guò)外部電路控制每個(gè)控制開(kāi)關(guān)的控制端的高低電平，此為本領(lǐng)域的常用技術(shù)手段，在此不再細(xì)述所述。所述負(fù)端選擇開(kāi)關(guān)陣列的各個(gè)負(fù)端選擇開(kāi)關(guān)的選擇端均與正基準(zhǔn)電壓端、負(fù)基準(zhǔn)電壓端連接，且所述負(fù)端選擇開(kāi)關(guān)陣列的各個(gè)負(fù)端選擇開(kāi)關(guān)的控制端均與所述逐次逼近控制邏輯SARL的輸出端連接;從而所述逐次逼近控制邏輯SARL的輸出控制所述負(fù)端選擇開(kāi)關(guān)陣列的各個(gè)負(fù)端選擇開(kāi)關(guān)的選擇端是與正基準(zhǔn)電壓端還是負(fù)基準(zhǔn)電壓端連接，以控制在某一時(shí)刻是選擇正基準(zhǔn)電壓VREFP還是負(fù)基準(zhǔn)電壓VREFN輸入，使得在當(dāng)控制開(kāi)關(guān)組的每一個(gè)控制開(kāi)關(guān)的控制端的電平為高電平時(shí)，將正基準(zhǔn)電壓VREFP或負(fù)基準(zhǔn)電壓VREFN輸入至所述負(fù)端電容轉(zhuǎn)陣列的各個(gè)電容的上極板。
[0031]所述負(fù)端電容陣列的每個(gè)電容的下極板均與所述第二開(kāi)關(guān)S2的另一端、第三開(kāi)關(guān)S3的另一端、比較器CMP的反相輸入端連接，所述負(fù)端電容陣列的每個(gè)電容的上極板與對(duì)應(yīng)的控制開(kāi)關(guān)連接，第K個(gè)負(fù)端電容的上極板與第K個(gè)控制開(kāi)關(guān)連接，K為大于I且小于N的自然數(shù);從而負(fù)相輸入信號(hào)VIN通過(guò)所述第二開(kāi)關(guān)S2輸入各個(gè)所述負(fù)端電容的下極板，共模輸入信號(hào)VCM通過(guò)所述第三開(kāi)關(guān)S3輸入各個(gè)所述負(fù)端電容的下極板。
[0032]本發(fā)明適用于單、雙端輸入的逐次逼近模數(shù)轉(zhuǎn)換器的工作原理如下(以全差分輸入為例，單端輸入情況類(lèi)似):
[0033]該工作過(guò)程分為采樣、轉(zhuǎn)換兩個(gè)相位。在采樣相，模擬輸入信號(hào)先由輸入采樣開(kāi)關(guān)采樣到電容陣列上，正相輸入信號(hào)VIP被采樣到正端電容陣列各電容CpO、Cpl……CpN-1的上極板，負(fù)相輸入信號(hào)VIN被采樣到負(fù)端電容陣列各電容CnO、Cnl……CnN-1的下極板。在轉(zhuǎn)換相，逐次逼近控制邏輯SARL首先將最高位控制信號(hào)DaN-1置“高”，DbN-1置“低”，其余DaN-2至DO為“低”，DbN-2至DbO為“高”，這樣相當(dāng)于比較VIP-VIN與(VREFP_VREFN)/2的大小，若VIP-VIN>(VREFP-VREFN)/2，則將次高位控制信號(hào)DaN-2置“高”，DbN-2置“低”，其余控制信號(hào)保持不變。若￥1?-￥1狀(￥1^??-￥1^?幻/2，則將次高位控制信號(hào)0&12置“低”，DbN_2置“高”，其余控制信號(hào)保持不變。以此類(lèi)推，直到最后一位完成比較。再將DaN-1至DaO共η位數(shù)據(jù)輸出。
[0034]具體地，在單端輸入應(yīng)用，采樣時(shí)，第一開(kāi)關(guān)S1、第三開(kāi)關(guān)S3、切換開(kāi)關(guān)S4閉合，第二開(kāi)關(guān)S2斷開(kāi)，各個(gè)控制開(kāi)關(guān)Τ0、Τ1……TN-1其控制端的電平為低電平，即各個(gè)負(fù)端電容
CnO、Cnl......CnN-1的上極板被輸入正相輸入信號(hào)VIP。保持相時(shí)，第一開(kāi)關(guān)S1、第二開(kāi)關(guān)S2、
第三開(kāi)關(guān)S3、切換開(kāi)關(guān)S4斷開(kāi)，各個(gè)控制開(kāi)關(guān)T0、T1……TN-1其控制端的電平為高電平，SP各個(gè)負(fù)端電容CnO、Cn I……CnN-1的下極板被輸入正基準(zhǔn)電壓VREFP或負(fù)基準(zhǔn)電壓VREFN。根據(jù)比較器CMP輸出的比較結(jié)果VC逐位選擇對(duì)應(yīng)電容下極板是被輸入正基準(zhǔn)電壓VREFP還是負(fù)基準(zhǔn)電壓VREFN。這樣，得到比較器CMP輸入電壓差為:
[0035]Vtp-Vtn= (DaN-1/22+...+Dal/2n_1+Da0/2n) X (VREFP,VREFN)
[0036]+(VREFP-VREFN)/2
[0037]-(DbN-1/22+...+Dbl/2n_1+Db0/2n) X (VREFP,VREFN)-(VIP-VCM)
[0038]因?yàn)檎噍斎胄盘?hào)VIP被正負(fù)端電容同時(shí)采樣，單端輸入應(yīng)用下，參與采樣、保持的電容與傳統(tǒng)結(jié)構(gòu)單端應(yīng)用下一樣。但是總電容陣列可以省去最高位的電容CpN和CnN，故電容陣列的面積比傳統(tǒng)結(jié)構(gòu)減少了一半。
[0039]以上結(jié)合最佳實(shí)施例對(duì)本發(fā)明進(jìn)行了描述，但本發(fā)明并不局限于以上揭示的實(shí)施例，而應(yīng)當(dāng)涵蓋各種根據(jù)本發(fā)明的本質(zhì)進(jìn)行的修改、等效組合。
【主權(quán)項(xiàng)】
1.一種適用于單、雙端輸入的逐次逼近模數(shù)轉(zhuǎn)換器，且所述逐次逼近模數(shù)轉(zhuǎn)換器的分辨率為N位，N為大于I的自然數(shù);其特征在于，包括輸入采樣開(kāi)關(guān)、Nf電容組成的正端電容陣列、N個(gè)電容組成的負(fù)端電容陣列、比較器、逐次逼近控制邏輯、N個(gè)開(kāi)關(guān)組成的正端選擇開(kāi)關(guān)陣列、N個(gè)開(kāi)關(guān)組成的負(fù)端選擇開(kāi)關(guān)陣列、N個(gè)開(kāi)關(guān)組成的控制開(kāi)關(guān)組及切換開(kāi)關(guān);所述正端電容陣列、所述比較器的正相輸入端均通過(guò)所述輸入采樣開(kāi)關(guān)與外部正相輸入信號(hào)端連接，且所述正端電容陣列還通過(guò)所述正端選擇開(kāi)關(guān)陣列與所述逐次逼近控制邏輯的輸出端連接，所述正端選擇開(kāi)關(guān)陣列連接于所述正端電容陣列與逐次逼近控制邏輯的輸出端之間；所述負(fù)端電容陣列、所述比較器的反相輸入端均通過(guò)所述輸入采樣開(kāi)關(guān)與外部負(fù)相輸入信號(hào)端連接，且所述負(fù)端電容陣列還通過(guò)所述控制開(kāi)關(guān)組及切換開(kāi)關(guān)與外部負(fù)相輸入信號(hào)端連接，負(fù)端選擇開(kāi)關(guān)陣列分別與所述逐次逼近控制邏輯的輸出端、控制開(kāi)關(guān)組連接，所述負(fù)端選擇開(kāi)關(guān)陣列連接于所述控制開(kāi)關(guān)組與逐次逼近控制邏輯的輸出端之間，所述控制開(kāi)關(guān)組連接于所述負(fù)端電容陣列與負(fù)端選擇開(kāi)關(guān)陣列之間，所述切換開(kāi)關(guān)一端與外部正相信號(hào)輸入端連接，另一端與控制開(kāi)關(guān)組連接;且正端選擇開(kāi)關(guān)陣列、負(fù)端選擇開(kāi)關(guān)陣列均分別與正基準(zhǔn)電壓端、負(fù)基準(zhǔn)電壓端連接，所述比較器的輸出端與所述逐次逼近控制邏輯的輸入端連接。2.如權(quán)利要求1所述的適用于單、雙端輸入的逐次逼近模數(shù)轉(zhuǎn)換器，其特征在于，所述輸入采樣開(kāi)關(guān)包括第一開(kāi)關(guān)、第二開(kāi)關(guān)及第三開(kāi)關(guān);所述第一開(kāi)關(guān)一端與外部正相輸入信號(hào)端連接，另一端與所述正端電容陣列、比較器的正相輸入端連接;所述第二開(kāi)關(guān)一端與外部負(fù)相輸入信號(hào)端連接，另一端與所述負(fù)端電容陣列、比較器的反相輸入端連接;所述第三開(kāi)關(guān)一端與外部共模信號(hào)輸入端連接，另一端與所述負(fù)端電容陣列、比較器的反相輸入端連接。3.如權(quán)利要求2所述的適用于單、雙端輸入的逐次逼近模數(shù)轉(zhuǎn)換器，其特征在于，所述正端電容陣列的每個(gè)電容的上極板均與所述第一開(kāi)關(guān)的另一端、比較器的正相輸入端連接，所述正端電容陣列的每個(gè)電容的下極板與對(duì)應(yīng)的正端選擇開(kāi)關(guān)連接，第J個(gè)正端電容的下極板與第J個(gè)正端選擇開(kāi)關(guān)連接，J為大于I且小于N的自然數(shù);所述正端選擇開(kāi)關(guān)陣列的各個(gè)正端選擇開(kāi)關(guān)的控制端分別與所述逐次逼近控制邏輯的輸出端連接，各個(gè)正端選擇開(kāi)關(guān)的選擇端均與正基準(zhǔn)電壓端、負(fù)基準(zhǔn)電壓端連接。4.如權(quán)利要求1所述的適用于單、雙端輸入的逐次逼近模數(shù)轉(zhuǎn)換器，其特征在于，所述切換開(kāi)關(guān)的一端與外部正相信號(hào)輸入端連接，控制開(kāi)關(guān)組的每一個(gè)控制開(kāi)關(guān)的選擇端均分別與所述切換開(kāi)關(guān)的另一端、對(duì)應(yīng)的負(fù)端選擇開(kāi)關(guān)陣列的負(fù)端選擇開(kāi)關(guān)連接，第I個(gè)控制開(kāi)關(guān)的選擇端與第I個(gè)負(fù)端選擇開(kāi)關(guān)連接，I為大于I且小于N的自然數(shù);各個(gè)負(fù)端選擇開(kāi)關(guān)的選擇端均與正基準(zhǔn)電壓端、負(fù)基準(zhǔn)電壓端連接，且各個(gè)負(fù)端選擇開(kāi)關(guān)的控制端均與所述逐次逼近控制邏輯的輸出端連接。5.如權(quán)利要求4所述的適用于單、雙端輸入的逐次逼近模數(shù)轉(zhuǎn)換器，其特征在于，當(dāng)控制開(kāi)關(guān)組的每個(gè)控制開(kāi)關(guān)的控制端的電平為低電平時(shí)，每個(gè)控制開(kāi)關(guān)的選擇端與所述切換開(kāi)關(guān)的另一端連接；當(dāng)控制開(kāi)關(guān)組的每一個(gè)控制開(kāi)關(guān)的控制端的電平為高電平時(shí)，每個(gè)控制開(kāi)關(guān)的選擇端與對(duì)應(yīng)的負(fù)端選擇開(kāi)關(guān)連接。6.如權(quán)利要求3或4任一項(xiàng)所述的適用于單、雙端輸入的逐次逼近模數(shù)轉(zhuǎn)換器，其特征在于，所述負(fù)端電容陣列的每個(gè)電容的下極板均與所述第二開(kāi)關(guān)的另一端、第三開(kāi)關(guān)的另一端、比較器的反相輸入端連接，所述負(fù)端電容陣列的每個(gè)電容的上極板與對(duì)應(yīng)的控制開(kāi)關(guān)連接，第K個(gè)負(fù)端電容的上極極與第K個(gè)控制開(kāi)關(guān)連接，K為大于I且小于N的自然數(shù)。
【文檔編號(hào)】H03M1/38GK105978571SQ201610273712
【公開(kāi)日】2016年9月28日
【申請(qǐng)日】2016年4月28日
【發(fā)明人】蔡化
【申請(qǐng)人】四川和芯微電子股份有限公司