專利名稱：模-數(shù)轉(zhuǎn)換器的制作方法
技術(shù)領(lǐng)域：
本說明書大體上涉及電路。
背景技術(shù)：
模-數(shù)轉(zhuǎn)換器(ADC)將模擬輸入信號轉(zhuǎn)換成數(shù)字值。 一些常見的ADC包含快閃 ADC、逐次逼近ADC和管線ADC。在一些ADC系統(tǒng)中，模擬輸入信號在被轉(zhuǎn)換成數(shù) 字值之前由可編程增益放大器(PGA)放大。PGA增加了那些ADC系統(tǒng)的大小。此夕卜， PGA增加了那些ADC系統(tǒng)中的功率消耗。

發(fā)明內(nèi)容
ADC可以放大器配置或轉(zhuǎn)換器配置操作。在放大器配置中，ADC在至少一個(gè)時(shí)鐘 周期期間接收輸入電壓并使所述輸入電壓縮放一因子。在轉(zhuǎn)換器配置中，ADC使用經(jīng)縮 放的輸入電壓來確定對應(yīng)于所述輸入電壓的數(shù)字值。
本說明書中所描述的標(biāo)的物的特定實(shí)施例可經(jīng)實(shí)施以實(shí)現(xiàn)以下優(yōu)點(diǎn)中的一者或一 者以上(i) ADC系統(tǒng)可在無PGA的情況下實(shí)施，從而節(jié)約面積并減少功率消耗；(ii) ADC可以放大器配置操作且放大輸入信號；以及(iii) ADC可以轉(zhuǎn)換器配置操作以將 模擬輸入信號轉(zhuǎn)換為數(shù)字值。放大有用于例如使輸入信號的信噪比升高，或使模擬輸入 信號升高使得其更接近于參考電壓，從而允許使用ADC的全范圍。
附圖和下文的描述中陳述本說明書中所描述的標(biāo)的物的一個(gè)或一個(gè)以上實(shí)施例的 細(xì)節(jié)。所述標(biāo)的物的其它特征、方面和優(yōu)點(diǎn)將從描述內(nèi)容、圖式和權(quán)利要求書變得明顯。


圖1是實(shí)例ADC系統(tǒng)的概念性框圖。
圖2是實(shí)例管線式ADC系統(tǒng)的示意圖。
圖3說明圖2的管線式ADC系統(tǒng)的時(shí)序和電壓電平的圖。
各個(gè)圖中的相同參考符號指示相同元件。
具體實(shí)施例方式
實(shí)例ADC概述
圖1是實(shí)例模-數(shù)轉(zhuǎn)換器(ADC)系統(tǒng)100的概念性框圖。在一些實(shí)施方案中，ADC
4系統(tǒng)100可包含第一取樣和保持(S/H)電路102、粗略ADC 104、數(shù)字電路106、數(shù)-模轉(zhuǎn)換器108、組合電路IIO、放大器112和第二 S/H電路114。
ADC系統(tǒng)100可獨(dú)立，或其可為一系列級中的一個(gè)級。舉例來說，ADC系統(tǒng)100 可為管線ADC的一個(gè)級。管線ADC通常具有一系列由S/H電路分離的級。ADC管線 中的第一級對模擬輸入電壓Vi。的最近樣本進(jìn)行操作，而稍后的級對模擬殘余電壓Vres 進(jìn)行操作，如參看圖2所述。在圖1的實(shí)例配置中，模擬殘余電壓V^被輸入到第二 S/H 電路U4，其可為ADC管線的第二級的輸入。
在一些實(shí)施方案中，ADC系統(tǒng)100可使用(例如)開關(guān)118以放大器配置或轉(zhuǎn)換器 配置而配置。當(dāng)ADC系統(tǒng)IOO處于轉(zhuǎn)換器配置時(shí)，開關(guān)118將第一 S/H電路102耦合 到粗略ADC104，且ADC系統(tǒng)IOO將模擬輸入電壓V,n的樣本轉(zhuǎn)換成可存儲(chǔ)在(例如) 數(shù)字電路106的寄存器/編碼器122中的數(shù)字值。當(dāng)ADC系統(tǒng)100處于放大器配置時(shí)， 開關(guān)118將接地節(jié)點(diǎn)116耦合到粗略ADC 104 (以旁路粗略ADC 104)，且放大器112 使模擬輸入電壓Vm放大(例如，乘以因子二)。
在一些實(shí)施方案中，數(shù)字控制信號120指令DAC 108輸出與輸入到DAC 108的數(shù) 字值無關(guān)的接地信號。在放大器配置中，ADC系統(tǒng)IOO經(jīng)配置以使得組合電路110輸出 S/H電路102的所保持樣本VSH1，其由放大器112放大。
實(shí)例ADC結(jié)構(gòu)
第一 S/H電路102對模擬輸入電壓V,n進(jìn)行取樣，且提供電壓樣本VsH，。在一些實(shí) 施方案中，S/H電路102包含一個(gè)或一個(gè)以上電容器，其可經(jīng)配置以保持所取樣的電壓 VSH1，使得其可被粗略ADC 104轉(zhuǎn)換為數(shù)字值，如參看圖2所述。
粗略ADC 104的分辨率可低于ADC系統(tǒng)100的分辨率，且因此產(chǎn)生與ADC系統(tǒng) IOO所產(chǎn)生的數(shù)字值相比包括較少的位或具有較小精度的數(shù)字值。舉例來說，如果ADC 系統(tǒng)IOO提供8位數(shù)字值，那么粗略ADC 104可提供2位數(shù)字值或分辨8位數(shù)字值中的 1位。在一些實(shí)施方案中，粗略ADC 104為快閃ADC。在其它實(shí)施方案中，粗略ADC 104 包含一個(gè)或一個(gè)以上比較器，其經(jīng)配置以用于將輸入電壓與參考電壓進(jìn)行比較。在進(jìn)一 步實(shí)施方案中，粗略ADC 104為另一類型的ADC，例如逐次逼近ADC或管線ADC。
粗略ADC 104的輸出耦合到數(shù)字電路106。數(shù)字電路106可包含(例如)寄存器， 或編碼器和寄存器122。在一些實(shí)施方案中，粗略ADC104包括 一個(gè)或一個(gè)以上比較 器，其將其輸入(例如所保持的樣本電壓VSH1)與參考電壓進(jìn)行比較；以及數(shù)字電路 106，其基于所述比較而確定ADC系統(tǒng)100的輸出數(shù)字值的一個(gè)或一個(gè)以上位。
數(shù)字電路106可保持輸出數(shù)字值(例如，保持在寄存器122中)。數(shù)字電路106可包含使用數(shù)字值的邏輯，或數(shù)字電路106可包含微處理器，或數(shù)字電路106可耦合到使 用所述數(shù)字值的微處理器。在一些實(shí)施方案中，數(shù)字電路106執(zhí)行誤差校正。
在-一些實(shí)施方案中，提供粗略ADC 104的輸出(數(shù)字值)作為對DAC 108的輸入。 DAC 108可與粗略ADC 104具有相同分辨率或不同分辨率。DAC 108的各種實(shí)施方案 (包含各種分辨率或配置)是可能的。
DAC 108的輸出VDAc耦合到組合電路110。 S/H電路102也耦合到組合電路110。 組合電路IIO可經(jīng)配置以計(jì)算輸入信號的總和或差。舉例來說，組合電路110的輸出可 為Vs出與VoAC之間的總和或差，或Vres = A(VSH1-VDAC)，其中A為放大器112所提 供的增益。
組合電路110的輸出耦合到放大器112。放大器112可為(例如)運(yùn)算放大器，其 使其輸入縮放一增益因子(例如，增益因子二)。 一般來說，可基于ADC系統(tǒng)IOO的分 辨率來選擇增益因子。放大器U2輸出殘余電壓Vres，其可耦合到第二 S/H電路114。 在 一些實(shí)施方案中，第二 S/H電路114可耦合到ADC管線的另一級。舉例來說，所述 另一級可包含另一粗略ADC、 DAC和組合電路。在其它實(shí)施方案中，第二 S/H電路114 可耦合到粗略ADC 104，且數(shù)字控制信號(例如，時(shí)鐘信號)確定粗略ADC 104是使 用第一 S/H電路102的所保持樣本VSH1還是使用第二 S/H電路114的所保持樣本VSH2。 各種其它配置是可能的。ADC系統(tǒng)IOO是有利的，因?yàn)橄到y(tǒng)100將模-數(shù)轉(zhuǎn)換任務(wù)分成 若干連續(xù)的級，即取樣和保持級、接著是一個(gè)或一個(gè)以上管線級。參看圖1，第一 S/H 電路102對模擬輸入電壓Vm進(jìn)行取樣和保持。第一S/H電路102之后是第一管線級， 其在此實(shí)例中包含粗略ADC 104、數(shù)字電路106、 DAC 108、組合電路110和放大器112。 管線式級在所述級的輸入處產(chǎn)生模擬保持電壓Vsm的數(shù)字值(估計(jì))。在由粗略ADC 104 計(jì)算出數(shù)字值之后，將數(shù)字值轉(zhuǎn)換回模擬波形VDAC，且從在第一管線式級的輸入處所接 收到的模擬保持信號VSH1中減去。減法的結(jié)果被稱為殘余電壓。殘余電壓V^在保持階 段中(例如，持續(xù)一個(gè)或一個(gè)以上時(shí)鐘周期)由放大器U2放大，且通過第二S/H電路 114供應(yīng)到管線級，以便以相同的方式被取樣和轉(zhuǎn)換。
放大器配置中的實(shí)例ADC操作
當(dāng)ADC系統(tǒng)100處于放大器配置(開關(guān)108連接到接地116)時(shí)，組合電路110輸 出第一 S/H電路102的所保持樣本VSH1，且放大器U2放大所述樣本。舉例來說，在 ADC系統(tǒng)IOO保持模擬輸入電壓Vin，且放大器112使所保持電壓Vsw縮放增益因子的 情況下，殘余電壓V^具有模擬輸入電壓V,n的被縮放了放大器112的增益因子的量值。 通過將殘余電壓V^耦合到另一級(例如，經(jīng)由第二 S/H電路114)或?qū)res再循環(huán)回到組合電路110，所述縮放可重復(fù)。舉例來說，如果放大器112的增益因子為"A"，且 縮放被重復(fù)"x"次，那么ADC系統(tǒng)100可使模擬輸入電壓Vin縮放或放大Ax。 轉(zhuǎn)換器配置中的實(shí)例ADC操作
當(dāng)ADC系統(tǒng)100處于轉(zhuǎn)換器配置(開關(guān)118連接到S/H電路102的輸出)時(shí)，第 一S/H 102所保持的樣本Vsm被粗略ADC 104轉(zhuǎn)換為粗略數(shù)字值。DAC 108將粗略數(shù) 字值轉(zhuǎn)換為模擬電壓VDAC。組合電路110將DAC 108的輸出Vdac與第一 S/H電路102 所保持的樣本電壓Vsm進(jìn)行組合。放大器U2放大組合電路110的輸出，以產(chǎn)生經(jīng)放大 的殘余電壓V^。在一些實(shí)施方案中，V^被傳遞到管線式ADC中的另一級。在其它實(shí) 施方案中，V^被再循環(huán)經(jīng)過粗略ADC 104、 DAC 108、組合電路110和放大器112。
實(shí)例電路實(shí)施方案
圖2是實(shí)例ADC系統(tǒng)200的示意圖。實(shí)例ADC系統(tǒng)200與ADC系統(tǒng)100具有類 似結(jié)構(gòu)，但包含兩個(gè)1.5位管線級202和204，且使用冗余符號解碼，而不是ADC系統(tǒng) IOO的單個(gè)級。1.5位管線級產(chǎn)生數(shù)字值的l個(gè)位。 一般來說，1.5位管線級使用兩個(gè)模 擬比較電平，且數(shù)字誤差校正可用于消除冗余。
在此實(shí)例配置中，級202和204分別包含電容器218、 220以及222和224。電容器 218和220可執(zhí)行級202的取樣和保持功能，且電容器222和224可針對級204執(zhí)行取 樣和保持功能。級202和204還包含比較器電路206和208。在此實(shí)例配置中，比較器 電路206和208每一者包含1.5位ADC和1.5位DAC。在比較器電路208中，1.5位 ADC和1.5位DAC每一者耦合到兩位總線207。兩位總線207可耦合到數(shù)字電路(未 圖示)。在一些實(shí)施方案中，數(shù)字電路(例如，數(shù)字電路106)執(zhí)行誤差校正，且向微處 理器(未圖示)提供數(shù)字輸出。在一些實(shí)施方案中，比較器電路206可與比較器電路208 耦合到同一兩位總線207或耦合到不同的兩位總線209。
ADC系統(tǒng)200可包含運(yùn)算放大器(op-amp) 210，其以與圖1的放大器112類似的 方式起作用，包含執(zhí)行模擬乘法。在一些實(shí)施方案中，運(yùn)算放大器210輸出等于其輸入 的兩倍的電壓，從而使模擬輸入電壓Vm縮放增益因子二。運(yùn)算放大器210輸出殘余電 壓Vres。
在一些實(shí)施方案中，運(yùn)算放大器210的輸出Vres可通過開關(guān)232和230耦合到電容 器218和220。開關(guān)232根據(jù)控制信號"反饋2"或"F2"而操作。開關(guān)230根據(jù)控制 信號"反饋1"或"F1"而操作。 一般來說，數(shù)字電路(例如，數(shù)字電路106)或微處 理器提供控制信號Fl和F2，且反相器或另一邏輯裝置可提供其補(bǔ)數(shù)萬和巧。因此， Vw可由級202中的電容器218和220取樣和保持。
7運(yùn)算放大器210的輸出Vres還通過開關(guān)234和236耦合到電容器222和224。開關(guān) 234根據(jù)控制信號巧(F2的補(bǔ)數(shù))而操作，使得當(dāng)開關(guān)232斷開時(shí)，開關(guān)234閉合， 且當(dāng)開關(guān)232閉合時(shí)，開關(guān)234斷開。類似地，開關(guān)236根據(jù)控制信號71 (Fl的補(bǔ)數(shù)) 而操作，使得當(dāng)開關(guān)230閉合時(shí)，開關(guān)236斷開。因此，Vw可由級204中的電容器222 和224取樣和保持。
運(yùn)算放大器210的輸出Vres可進(jìn)一步通過開關(guān)240和238耦合到比較器電路206和 208。開關(guān)240根據(jù)控制信號F2而操作(斷開或閉合)，且開關(guān)238根據(jù)控制信號巧而 操作。
開關(guān)242將比較器電路208耦合到電容器224。開關(guān)242根據(jù)控制信號F2而操作。 類似地，開關(guān)244將比較器電路比較器電路206耦合到電容器218。開關(guān)244根據(jù)控制 信號巧而操作。
ADC系統(tǒng)200可包含開關(guān)212和214。當(dāng)開關(guān)212和214耦合到接地節(jié)點(diǎn)時(shí)，ADC 系統(tǒng)200以放大器配置操作。當(dāng)開關(guān)212和214分別耦合到比較器電路208和206的1.5 位DAC時(shí)，ADC系統(tǒng)200以轉(zhuǎn)換器配置操作，如參看圖1所述。
實(shí)例電路操作
ADC系統(tǒng)200將模擬輸入信號(例如ViJ轉(zhuǎn)換成可存儲(chǔ)在數(shù)字電路的寄存器(例 如，數(shù)字電路106的寄存器122)中的數(shù)字值。ADC系統(tǒng)200可首先以放大器配置操作， 且放大輸入樣本(例如VsH。。接著ADC系統(tǒng)200以轉(zhuǎn)換器配置操作，且將經(jīng)放大的輸 入樣本轉(zhuǎn)換成數(shù)字值。
為了將ADC系統(tǒng)200配置為放大器配置，可將開關(guān)212和214耦合到接地節(jié)點(diǎn)。 接著，可根據(jù)數(shù)字電路(例如，數(shù)字電路106)所提供的控制信號"S"將開關(guān)226和 228閉合。當(dāng)控制信號Fl降低(見圖3)時(shí)，開關(guān)230斷開、開關(guān)236閉合，電容器218 和220對級202中的輸入電壓Vm進(jìn)行取樣和保持，且開關(guān)226和228斷開。
當(dāng)時(shí)鐘信號降低(見圖3)時(shí)，開關(guān)246閉合?？刂菩盘朏l升高，且開關(guān)230閉合， 且開關(guān)236斷開。運(yùn)算放大器210執(zhí)行乘以二，且產(chǎn)生殘余電壓Vres。 一般來說，可如 下計(jì)算Vres:
<formula>formula see original document page 8</formula>
在1中，五(^"是有限D(zhuǎn)C/增益引起的增益誤差，且Cw^是電容器218、 220、 22、 224之間的電容器失配。使用電容器微調(diào)和高增益運(yùn)算放大器會(huì)使所得誤差減到最可在電容器222和224處對殘余電壓Vres進(jìn)行取樣。通過使開關(guān)248閉合，運(yùn)算放 大器210可在另一時(shí)鐘周期期間再次執(zhí)行其乘以二?？芍貜?fù)所述乘法以實(shí)現(xiàn)所要等級的 放大，如圖3中展示為5個(gè)迭代。
冗余符號解碼可減少必需的電路元件的數(shù)目。舉例來說，在所示的實(shí)例配置中，運(yùn) 算放大器210耦合到第一取樣和保持電路(由電容器222、 224形成)和第二取樣和保 持電路(由電容器218、 220形成)，使得在第一時(shí)鐘相位(導(dǎo)致開關(guān)248閉合且開關(guān)246 斷開)期間，運(yùn)算放大器210經(jīng)歷保持在第一取樣和保持電路中的電壓，且在第二時(shí)鐘 相位(導(dǎo)致開關(guān)248斷開且開關(guān)246閉合)期間，運(yùn)算放大器210經(jīng)歷保持在第二取樣 和保持電路中的電壓。
當(dāng)所要放大實(shí)現(xiàn)時(shí)，開關(guān)212和214分別耦合到比較器電路208和206的1.5位DAC。 這將ADC系統(tǒng)200置于轉(zhuǎn)換器配置中。在一個(gè)或一個(gè)以上時(shí)鐘周期期間，運(yùn)算放大器 210的輸出V^耦合到比較器電路208 (通過開關(guān)234、 236)。在其它時(shí)鐘循環(huán)期間，運(yùn) 算放大器210的輸出V^耦合到比較器電路206 (通過開關(guān)230)。
在一些實(shí)施方案中，當(dāng)ADC系統(tǒng)200處于轉(zhuǎn)換器配置時(shí)，其通常具有以下轉(zhuǎn)移函
數(shù)
在2中，Vw是1.5位DAC中所使用的參考電壓，且Vm是模擬輸入信號。 實(shí)例時(shí)序圖
圖3是實(shí)例ADC (例如，ADC系統(tǒng)200)的時(shí)序圖。圖3展示位于水平時(shí)線上方 的若干數(shù)字信號302和兩個(gè)模擬電壓電平304。圖3展示ADC首先將輸入樣本(例如 VSH1)放大且接著將輸入樣本轉(zhuǎn)換成數(shù)字值的實(shí)例。
數(shù)字信號302中的一些是控制信號，包含時(shí)鐘信號CK;用以激活A(yù)DC的信號 Co"v"t;確定ADC是處于放大器模式還是處于轉(zhuǎn)換模式的信號Mm//*/"用以斷開取 樣開關(guān)的信號S;第一反饋控制信號F1;以及第二反饋控制信號F2。數(shù)字信號302中 的一些是輸出數(shù)字值，包含最低有效位LSB;以及最高有效位MSB。模擬電壓電平304 包含模擬輸入信號的電壓V,n，以及殘余電壓(例如，運(yùn)算放大器210的輸出)Vres。
現(xiàn)在參考圖2參看圖3，在時(shí)間h處，控制信號Co"veW和Mw/f/p/y升高。當(dāng)Mw//*/y
9升高時(shí)，ADC處于放大器配置。在Cornet和MM/^7/y為高的時(shí)鐘周期期間，ADC使輸入樣本乘以二。在時(shí)間t2處，控制信號Mw/f!》fy下降。當(dāng)Mw/《^/;;下降時(shí)，ADC處于轉(zhuǎn)
換器配置。
在時(shí)間t,與t2之間，ADC使輸入樣本與二相乘五次，如由t,與t2之間的Vw中的
五個(gè)電壓步長指示)。表示模擬電壓電平304中的V^的實(shí)線示范每次相乘的結(jié)果。
在時(shí)間t2之后，ADC將所得V^轉(zhuǎn)換成數(shù)字值。數(shù)字值由數(shù)字信號LSB和MSB(假定兩位數(shù)字值)表示，其可存儲(chǔ)在數(shù)字電路(例如，圖1的數(shù)字電路106中的寄存器122)中。LSB指代表示數(shù)字值的最低有效位的數(shù)字信號(例如，0或1)，且MSB指代表示數(shù)字值的最高有效位的數(shù)字信號(0或1)。
已描述了本發(fā)明的若干實(shí)施方案。盡管如此，將理解，可在不脫離本發(fā)明的精神和范圍的情況下作出各種修改。舉例來說，盡管已依據(jù)單端電路展示并描述了本發(fā)明的實(shí)施方案，但所屬領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到，還可使用差分電路。舉例來說，可用差分放大器以及用以攜載差分信號的額外布線代替圖2中的運(yùn)算放大器210。因此，其它實(shí)施方案在所附權(quán)利要求書的范圍內(nèi)，每一權(quán)利要求可為單獨(dú)的實(shí)施例，且不同權(quán)利要求的組合可為多個(gè)單獨(dú)實(shí)施例。
權(quán)利要求
1.一種模-數(shù)轉(zhuǎn)換器(ADC)，其包括可以放大器配置或轉(zhuǎn)換器配置操作的電路，其中在所述放大器配置中，所述ADC在至少一個(gè)時(shí)鐘周期期間接收輸入電壓并使所述輸入電壓縮放一因子；且在所述轉(zhuǎn)換器配置中，所述ADC使用所述經(jīng)縮放的輸入電壓來確定對應(yīng)于所述輸入電壓的數(shù)字值。
2. 根據(jù)權(quán)利要求1所述的ADC，其中所述電路包括第一取樣和保持電路，其可操作以對所述輸入電壓進(jìn)行取樣；粗略ADC，其耦合到所述第一取樣和保持電路，且可操作以將所述所取樣的輸入電壓轉(zhuǎn)換為中間數(shù)字值，其中所述粗略ADC具有比所述ADC低的分辨率； 數(shù)-模轉(zhuǎn)換器(DAC)，其耦合到所述粗略ADC，且可操作以將所述中間數(shù)字值轉(zhuǎn)換為中間模擬值；放大器，其耦合到所述第一取樣和保持電路，其中所述放大器可操作以使所述所 取樣的輸入電壓乘以所述因子；以及組合電路，其耦合到所述放大器，其中所述組合電路可操作以將所述經(jīng)相乘的所 取樣輸入電壓與所述中間模擬值進(jìn)行組合以輸出殘余電壓。
3. 根據(jù)權(quán)利要求2所述的ADC，其中由所述組合電路輸出的所述殘余電壓耦合到第二取樣和保持電路；且 所述第二取樣和保持電路耦合到所述放大器或所述組合電路。
4. 根據(jù)權(quán)利要求3所述的ADC，其中在所述放大器配置中所述DAC、所述粗略ADC以及所述組合電路中的至少一者耦合到接地節(jié)點(diǎn)，使 得所述組合電路所經(jīng)歷的所述中間模擬電壓為接地。
5. 根據(jù)權(quán)利要求3所述的ADC，其中在所述轉(zhuǎn)換器配置中所述第二取樣和保持電路耦合到所述粗略ADC。
6. 根據(jù)權(quán)利要求2所述的ADC，其中所述第一取樣和保持電路包括一個(gè)或一個(gè)以上電容器； 所述放大器包括運(yùn)算放大器；且 所述組合電路為加法或減法電路。
7. 根據(jù)權(quán)利要求2所述的ADC，其中所述粗略ADC包括一個(gè)或一個(gè)以上比較器，其耦合到參考電壓和數(shù)字電路，其中所述比較器將所述參考電壓與所述所取樣的輸入電壓進(jìn)行比較。
8. 根據(jù)權(quán)利要求7所述的ADC，其中所述數(shù)字電路為編碼器。
9. 根據(jù)權(quán)利要求1所述的ADC，其中所述電路包括-管線級，其包括一個(gè)或一個(gè)以上數(shù)-模轉(zhuǎn)換器(DAC);以及放大器，其耦合到第一取樣和保持電路以及第二取樣和保持電路，使得在第一時(shí) 鐘相位期間，所述放大器經(jīng)歷保持在所述第一取樣和保持電路中的電壓，且在第二 時(shí)鐘相位期間，所述放大器經(jīng)歷保持在所述第二取樣和保持電路中的電壓。
10. 根據(jù)權(quán)利要求9所述的ADC，其中在所述放大器配置中，所述DAC被繞過。
全文摘要
本發(fā)明提供一種模-數(shù)轉(zhuǎn)換器(ADC)，其可以放大器配置或轉(zhuǎn)換器配置操作。在所述放大器配置中，所述ADC在至少一個(gè)時(shí)鐘周期期間接收輸入電壓并使所述輸入電壓縮放一因子。在所述轉(zhuǎn)換器配置中，所述ADC使用所述經(jīng)縮放的輸入電壓來確定對應(yīng)于所述輸入電壓的數(shù)字值。
文檔編號H03M1/12GK101674084SQ20091017370
公開日2010年3月17日 申請日期2009年9月9日 優(yōu)先權(quán)日2008年9月9日
發(fā)明者特龍·耶勒·彼得森 申請人:愛特梅爾公司