專利名稱：逐次逼近模數(shù)轉(zhuǎn)換的制作方法
技術(shù)領(lǐng)域：
I本發(fā)明一般地涉及模擬-數(shù)字轉(zhuǎn)換(ADC)，更具體地，涉及逐次逼近ADC。
背景技術(shù)：
2模數(shù)轉(zhuǎn)換(ADC)通常用于對(duì)模擬信號(hào)進(jìn)行取樣，從而可以對(duì)其進(jìn)行數(shù)字表達(dá)。在例如數(shù)字通信接收器的各種應(yīng)用中，對(duì)模擬信號(hào)進(jìn)行數(shù)字表達(dá)的需求越來(lái)越多。3在現(xiàn)有技術(shù)中已經(jīng)知道有多種執(zhí)行ADC的技術(shù)。兩種常用技術(shù)逐次逼次(SA)ADC和閃存ADC電路。SA ADC電路通常通過(guò)對(duì)模擬輸入信號(hào)進(jìn)行多個(gè)連續(xù)步驟的處理產(chǎn)生數(shù)字表達(dá)，在每個(gè)步驟中執(zhí)行比較操作，從而獲得模擬輸入信號(hào)的逐漸準(zhǔn)確的數(shù)字表達(dá)。在一個(gè)典型的閃存ADC電路中，同時(shí)使用多個(gè)比較器，將模擬輸入信號(hào)值與不同的參考值進(jìn)行比較。其他方面均相同，與SA ADC電路中在多個(gè)步驟中進(jìn)行不同是，在閃存ADC電路中，在單個(gè)步驟中同時(shí)將信號(hào)與不同的參考值進(jìn)行比較，所以與SA ADC電路相比，閃存ADC電路所產(chǎn)生的模擬信號(hào)的數(shù)字表達(dá)典型地可以具有更短的等待時(shí)間。因此，閃存ADC技術(shù)一般被認(rèn)為更加適合高速應(yīng)用。

發(fā)明內(nèi)容
4本說(shuō)明書提供幾個(gè)將模擬輸入信號(hào)轉(zhuǎn)換為數(shù)字輸出信號(hào)的例子。系統(tǒng)可以包括電流模式(CM)的數(shù)模轉(zhuǎn)換器(DAC)電路以提供DAC電流。比較器電路可以配置為響應(yīng)于基于DAC電流和模擬輸入信號(hào)確定的誤差信號(hào)來(lái)產(chǎn)生比較器信號(hào)。逐次逼近寄存器電路可以配置為響應(yīng)于比較器信號(hào)產(chǎn)生DAC代碼信號(hào)或數(shù)字輸出信號(hào)中的至少一個(gè)。DAC代碼信號(hào)由CM DAC電路用來(lái)控制DAC電流。5應(yīng)當(dāng)理解，在閱讀了下面的詳細(xì)描述之后，本發(fā)明主題技術(shù)的其他配置對(duì)于本領(lǐng)域技術(shù)人員而言將變得明顯，其中，本發(fā)明主題技術(shù)的各種配置將通過(guò)示意的方式進(jìn)行顯示和描述。正如將要實(shí)現(xiàn)的，主題技術(shù)可適用其它不同的配置并且可以對(duì)其各個(gè)方面進(jìn)行各種修改，這并不脫離本發(fā)明的范圍。因此，附圖和詳細(xì)說(shuō)明應(yīng)當(dāng)被視為是示意性的而非限制性的。


6圖1為逐次逼近(SA)模數(shù)轉(zhuǎn)換器(ADC)電路的方框示意圖；7圖2為根據(jù)本明特定配置的電流模式(CM) SA ADC電路的方框示意圖；8圖3A為根據(jù)本發(fā)明特定配置的圖2所示的CM SA ADC電路的電流模式(CM)的聞層不意圖；9圖3B為根據(jù)本發(fā)明特定配置的圖3A的CM DAC電路的示意圖；10圖4是根據(jù)本發(fā)明特定配置的圖2的CMSA ADC電路的示意圖；11圖5是根據(jù)本發(fā)明特定配置的圖2所示的CM SA ADC電路的另一個(gè)例子的示意12圖6是根據(jù)本發(fā)明特定配置的使用電流比較器的CM SA ADC的高層示意圖；13圖7是根據(jù)本發(fā)明特定配置的圖2所示CM SA ADC電路的逐次逼近寄存器(SAR)電路的例子的不意圖；14圖8是根據(jù)本發(fā)明特定配置的圖2所示CM SA ADC電路中使用的SAR電路的時(shí)間周期的時(shí)間不意圖；15圖9A為根據(jù)本發(fā)明特定配置的取樣保持電路(SH)的例子的示意圖；16圖9B為根據(jù)本發(fā)明特定配置的SH電路的另一個(gè)例子的示意圖；17圖9C為根據(jù)本發(fā)明特定配置的倍速SH電路的一個(gè)例子的示意圖；18圖9D為根據(jù)本發(fā)明特定配置的倍速SH電路的另一個(gè)例子的示意圖；19圖10為根據(jù)本發(fā)明特定配置的決定檢測(cè)邏輯的例子的示意圖；20圖11是根據(jù)本發(fā)明特定配置的圖4所示的CMSA ADC電路和的時(shí)間周期和控制信號(hào)的時(shí)序示意圖；21圖12是根據(jù)本發(fā)明特定配置的用于操作CMSA ADC電路的方法的流程示意圖；22圖13是根據(jù)本發(fā)明特定配置的用于操作CMSA ADC電路的方法的另一個(gè)例子的流程圖；23圖14和圖15為用于執(zhí)行SA模數(shù)轉(zhuǎn)換的例子的方框示意圖。
具體實(shí)施例方式24以下所作的詳細(xì)描述意在對(duì)本專利主題技術(shù)的各種配置做出說(shuō)明，其目的并非用于限定本發(fā)明的主題技術(shù)。附圖結(jié)合到本說(shuō)明書中，并構(gòu)成詳細(xì)描述的一部分。詳細(xì)說(shuō)明包括具體細(xì)節(jié)，其目的是提供全面了解主題技術(shù)的特定細(xì)節(jié)。然而，本領(lǐng)域技術(shù)人員理解，在沒(méi)有這些特定細(xì)節(jié)的情況下同樣可以實(shí)施主題技術(shù)。在一些例子中，已知的電路元件和組件顯示為框圖形式，以免對(duì)主題技術(shù)的概念產(chǎn)生模糊理解。相同的元件使用相同的標(biāo)號(hào)以便方便理解。25 一方面，本發(fā)明涉及一種超高速逐次逼近模擬數(shù)字轉(zhuǎn)換。隨著對(duì)高數(shù)據(jù)速率和星座密度(constellation densities)的需求不斷增加,特別是在千兆赫茲(GHz)范圍內(nèi)進(jìn)行傳輸?shù)男盘?hào)中，對(duì)快速和準(zhǔn)確的ADC電路的需求越來(lái)越多。此外，快速萎縮的CMOS技術(shù)要求現(xiàn)代電子子系統(tǒng)移向更簡(jiǎn)單模擬設(shè)計(jì)加上密集的數(shù)字計(jì)算，這對(duì)集成系統(tǒng)芯片應(yīng)用是相當(dāng)有吸引力的。因此，逐次逼近電路可以有利地利用起來(lái)。具體來(lái)說(shuō)，需要使用具有較小芯片體積和低消耗的高速SA ADC電路來(lái)實(shí)現(xiàn)。26—方面，本發(fā)明描述一種技術(shù)，在SA ADC電路的饋送回路中使用電流模式(CM)DAC電路來(lái)動(dòng)態(tài)地提高SA ADC電路的運(yùn)行速度。一方面，許多使用電阻或電容DAC電路的SA ADC電路，可能無(wú)法適當(dāng)運(yùn)行在接近本發(fā)明的CM DAC電路的運(yùn)行速度上。此外，由于推薦架構(gòu)的簡(jiǎn)單性質(zhì)，幾種推薦的CMSA ADC電路可以平行運(yùn)行以實(shí)現(xiàn)更高的轉(zhuǎn)換速度。27圖1是逐次逼近(SA)模數(shù)轉(zhuǎn)換器(DAC)電路的一個(gè)例子的示意圖。SA ADC電路100可以包括取樣保持放大器(SHA) 110、誤差電路120、比較器130、逐次逼近寄存器(SAR)140和DAC 150。SHA 110可配置為以取樣速率fs對(duì)輸入電壓信號(hào)Vin進(jìn)行取樣，從而產(chǎn)生取樣輸入電壓信號(hào)112,其中包含每秒多個(gè)取樣。在誤差電路120中，取樣后的輸入信號(hào)112可以和DAC信號(hào)152進(jìn)行組合從而產(chǎn)生誤差信號(hào)122，誤差信號(hào)122由比較器130接收。如果誤差信號(hào)122超過(guò)預(yù)先確定的閾值電壓(例如，幾個(gè)mV)，則比較器130通過(guò)在其輸出端產(chǎn)生比較器信號(hào)132進(jìn)行響應(yīng)。SAR 140包括狀態(tài)機(jī)，其運(yùn)行由時(shí)鐘脈沖144控制，時(shí)鐘脈沖144由速率為N*fs的時(shí)鐘發(fā)生器(為簡(jiǎn)明起見(jiàn)，沒(méi)有顯示在圖1中)產(chǎn)生，其中N為SAR 140在一個(gè)取樣周期(即，T = I / fs)處理的最高比特?cái)?shù)。SAR 140通過(guò)N個(gè)SA周期執(zhí)行其操作。在每個(gè)SA周期里，數(shù)字輸出信號(hào)142的N比特中的一個(gè)比特(例如，數(shù)字代碼或輸出代碼)被解析。響應(yīng)于比較器信號(hào)132，SAR 140，產(chǎn)生N比特的數(shù)字信號(hào)146，它是DAC150用來(lái)產(chǎn)生DAC信號(hào)152。28最初(即在第一個(gè)周期)，SAR可以產(chǎn)生代表中間代碼的數(shù)字信號(hào)146。在N比特ADC的情況下，中間代碼可以例如包括代表的數(shù)字代碼(例如，對(duì)于8比特ADC來(lái)說(shuō)，27 =1000，0000)。在連續(xù)周期中，根據(jù)比較器信號(hào)132修改之前的數(shù)字信號(hào)146生成當(dāng)前的數(shù)字信號(hào)146，數(shù)字信號(hào)146被DAC150用來(lái)產(chǎn)生當(dāng)前的DAC信號(hào)152，然后將DAC信號(hào)152與當(dāng)前的取樣輸入電壓信號(hào)112相比較，從而產(chǎn)生電流的誤差信號(hào)122。例如，如果當(dāng)前周期是第二個(gè)周期，并在第一個(gè)周期中取樣輸入電壓信號(hào)112大于對(duì)應(yīng)于中間代碼1000,0000的DAC信號(hào)152，則下一個(gè)數(shù)字信號(hào)146被設(shè)定為1100，0000。也就是說(shuō)，下一個(gè)最高有效位(MSB)被確定為I。否則，相同的位被設(shè)定為0，并且這個(gè)過(guò)程繼續(xù)進(jìn)行。在最后一個(gè)周期中，當(dāng)所有N比特的數(shù)字輸出信號(hào)142都被解析時(shí)，數(shù)字輸出信號(hào)142作為輸出代碼已準(zhǔn)備好被輸出。29DAC150可以使用電阻或電容器實(shí)現(xiàn)。然而，在一個(gè)方面，高精度電阻可能無(wú)法在非常小的特征尺寸技術(shù)中實(shí)現(xiàn)。此外，在一個(gè)方面，電容DAC可能不適合超高速運(yùn)算。本發(fā)明的一個(gè)方面可以解決上述所有問(wèn)題30圖2是根據(jù)本發(fā)明特定配置的電流模式(CM)逐次逼近(SA)模數(shù)轉(zhuǎn)換器(DAC)電路的例子的示意圖。CMSA ADC電路200可以包括CM DAC電路(例如電流舵DAC) 210、負(fù)載電阻220、取樣保持電路(SH) 240、跨導(dǎo)電路230、誤差電路260、比較器250和SAR(例如，SAR引擎)270。圖1中CMSA DAC電路200和SA ADC電路100之間的主要區(qū)別的一方面可能來(lái)源于圖1中與它們對(duì)應(yīng)的功能方框(例如，DAC 150和誤差電路120)相比較時(shí)CM DAC電路210和誤差電路260的結(jié)構(gòu)和操作。在另一個(gè)有利的方面，跨導(dǎo)電路230 (例如，具有跨導(dǎo)率Gm)可用于將SH電路240產(chǎn)生的取樣后的輸入電壓信號(hào)轉(zhuǎn)換為電流信號(hào)Iin。CM DAC電路210配置為響應(yīng)SAR 270產(chǎn)生的數(shù)字信號(hào)(例如N比特代碼)274而產(chǎn)生DAC電流Ida。。在一個(gè)方面，DAC電流Ida。可以是模擬屬性,并可能在與誤差電路260相結(jié)合時(shí)對(duì)輸入電流Iin進(jìn)行計(jì)算。要注意的是，負(fù)載電阻220 (例如Rltjad)在本質(zhì)上是誤差電路260的一部分，獨(dú)立顯示是為了突出其用作電流至電壓轉(zhuǎn)換器的功能。31在操作中，電流Iin和電流Ida。之間的差異可以在通過(guò)負(fù)載電阻220之后在誤差電路260上轉(zhuǎn)換成電壓信號(hào)。比較器250和SAR270的操作基本上類似于圖4中所示的比較器130和圖SAR140的操作。比較器250的操作通過(guò)時(shí)鐘信號(hào)276 (例如，具有N*fs的時(shí)鐘速率，其中N為SAR270能夠處理的最高比特?cái)?shù))和SAR270的操作同步。在某些配置中(例如，圖6中的CMSA ADC電路)，當(dāng)比較器250包括電流比較器時(shí)，可以在不需要負(fù)載電阻220的情況下對(duì)電流Iin和電流Idae進(jìn)行比較。CMSA ADC電路200的一個(gè)優(yōu)點(diǎn)在于處理電流源的速度，而CM DAC電路210的運(yùn)行基于該速度，與之不同的是，許多常規(guī)SA ADC電路的電容DAC電路的運(yùn)行則基于充電和放電電容器。
32CMSA ADC電路200的另一個(gè)優(yōu)點(diǎn)是，CM SA ADC電路200不需要基準(zhǔn)電壓，并且在參照角度來(lái)看它是可以自我實(shí)現(xiàn)的。其他的優(yōu)點(diǎn)可以包括運(yùn)算速度和易于晶體管匹配以實(shí)現(xiàn)差模DAC，這與利用電阻或電容實(shí)現(xiàn)差模DAC電路中的電阻或電容匹配不同，后者可能會(huì)比較困難，特別是在小的特征尺寸的情況下。33圖3A為根據(jù)本發(fā)明特定配置的圖2所示CM DAC電路210的示意性實(shí)施例300a的高層示意圖。CM DAC電路210包括多個(gè)(例如K個(gè)，當(dāng)SA ADC電路200為N比特ADC時(shí)K= 2N)電流源I1-1k，每個(gè)電流源通過(guò)開(kāi)關(guān)S1-Sk相互連接以便參與到形成DAC電流Ida。中去。開(kāi)關(guān)S1-Sk依次由圖2中SAR 270產(chǎn)生的數(shù)字信號(hào)274進(jìn)行控制。CM DAC電路210中的解碼器340將數(shù)字信號(hào)274轉(zhuǎn)換為可以由CM DAC電路210用來(lái)控制開(kāi)關(guān)S1-Sk的控制信號(hào)342。在操作時(shí)，N位的ADC電路(例如，圖2中CM SA的ADC電路200)在眾所周知的二進(jìn)制搜索樹(shù)算法基礎(chǔ)上進(jìn)行操作。在實(shí)踐中，N比特ADC電路(例如，圖2所示CM SA ADC電路200)可以根據(jù)已知的二進(jìn)制搜索樹(shù)算法進(jìn)行操作。在操作中，N比特ADC電路(例如圖2所示的CM SA ADC電路200)可以由K= 2"個(gè)電流源(例如，I1-1k)實(shí)現(xiàn)。開(kāi)關(guān)的控制可以通過(guò)使用二進(jìn)制碼、溫度計(jì)碼或兩者的組合碼進(jìn)行。例如，在溫度計(jì)的實(shí)施例中，對(duì)于4比特ADC電路，15個(gè)開(kāi)關(guān)可以單獨(dú)控制16個(gè)電流源中的15個(gè)電流源(例如，I1-115X第16個(gè)電流源(例如，Itl)可用于沒(méi)有開(kāi)關(guān)的靜態(tài)電流源。但是，在二進(jìn)制碼的實(shí)施例中，可以對(duì)多組電流源同時(shí)進(jìn)行控制。例如，電流組I1-12 (即接下來(lái)的2個(gè)電流源)、I3-16 (即接下來(lái)的4個(gè)電流源)和I7-115 (即接下來(lái)的8個(gè)電流源)可以分別通過(guò)三個(gè)開(kāi)關(guān)分別控制。因此，溫度計(jì)實(shí)施例可以使用更多的開(kāi)關(guān)，需要更多的芯片面積以對(duì)控制信號(hào)進(jìn)行路由，同時(shí)引入更小的開(kāi)關(guān)故障。34電流源I1-1k和開(kāi)關(guān)S1-Sk可以由在單模式或差分模式中使用晶體管元件(例如MOS或BJT晶體管)的電路實(shí)現(xiàn)。圖3B中顯示了使用MOS晶體管的差分模式的實(shí)施例。35圖3B是根據(jù)本發(fā)明特定配置的圖3A所示的CM DAC電路的實(shí)施例300b的示意圖。在實(shí)際的實(shí)施例中，可以使用連接到差分開(kāi)關(guān)的電流源的多個(gè)組合。在圖3B中，為簡(jiǎn)單起見(jiàn)，只顯示了 2個(gè)這樣的組合。電流源Isi和Is2可以選擇性地經(jīng)由一對(duì)分開(kāi)關(guān)S11-S12and S21-S22流經(jīng)負(fù)載電阻Rl和R2。每個(gè)開(kāi)關(guān)可以由晶體管實(shí)現(xiàn)，例如，圓圈310中所示的晶體管每個(gè)電流源可以通過(guò)例如一個(gè)晶體管(例如，NMOS晶體管T4)或者兩個(gè)晶體管(例如，NMOS晶體管T3和T4，其中T4用作已知的級(jí)聯(lián)晶體管)，如圓圈320所示。在一些配置中，開(kāi)關(guān)S11-S12和S21-S22以及電流源Isi和Is2可以利用PMOS晶體管或η型或P型雙極晶體管來(lái)實(shí)現(xiàn)。36圖4是根據(jù)本發(fā)明特定配置的CM SA ADC電路的實(shí)施例的示意圖。CMSA ADC電路400可以包括部分或全部以下部件:CM DAC電路410、SAR 470、比較器450、時(shí)鐘發(fā)生器480、誤差電路460、級(jí)聯(lián)電路432、開(kāi)關(guān)SI和跨導(dǎo)電路430。比較器450和SAR470類似于圖2中的比較器250和SAR270。DAC 410利用NMOS晶體管實(shí)現(xiàn)，配置為引導(dǎo)電流離開(kāi)誤差電路460。誤差電路460利用2個(gè)負(fù)載電阻(例如，Rltjad)和2個(gè)偏置電流源(例如，Ide/2)。當(dāng)CM DAC 410 (例如，通過(guò)NMOS晶體管T5和T6)引導(dǎo)開(kāi)的電流基本上等于跨導(dǎo)電路430產(chǎn)生的輸入信號(hào)電流時(shí)，偏置電流源通過(guò)比較器450的輸入端口(例如節(jié)點(diǎn)Xn和Xp)保持為共用模式電壓。跨導(dǎo)電路430包括由PMOS晶體管Tl和T2形成的一對(duì)差分晶體管，其響應(yīng)于取樣輸入電壓信號(hào)V1-s產(chǎn)生差分輸入信號(hào)電流(例如當(dāng)取樣輸入電壓信號(hào)V1-s基本上等于O時(shí)，通過(guò)穩(wěn)定狀態(tài)的每個(gè)晶體管Tl或T2的超過(guò)或小于Idc;/2的信號(hào)電流)。在圖4中，電流Λ I表示通過(guò)節(jié)點(diǎn)Xp和Xn提供的整個(gè)DAC電流。37級(jí)聯(lián)電路432包括PMOS晶體管Τ3、Τ4、Τ5和Τ6。這些晶體管主要用作緩沖器來(lái)將跨導(dǎo)電路430、誤差電路460和比較器電路450從CMDA電路410隔離，從而防止由CM DAC電路410承載這些電路，從而保持CM SA ADC 400的高速運(yùn)轉(zhuǎn)。在任何周期(例如，SAR470的逐次逼近周期)，比較器450產(chǎn)生的信號(hào)452依賴于節(jié)點(diǎn)Xp and Xn之間的電壓差，從而依賴于通過(guò)差動(dòng)負(fù)載電阻Rlrad的電流差。響應(yīng)于信號(hào)452，SAR電路470設(shè)定N比特?cái)?shù)字信號(hào)474的值，N比特?cái)?shù)字信號(hào)474的值由CM DAC電路410接收并由CM DAC410用于控制離開(kāi)節(jié)點(diǎn)Xn和Xp的電流量(例如，通過(guò)級(jí)聯(lián)NMOS晶體管T5和T6的電流量)。另外，根據(jù)正在執(zhí)行的SAR周期，各個(gè)比特的輸出代碼472被設(shè)定。在最后的周期(例如，N比特ADC的第N個(gè)周期)中，在開(kāi)始執(zhí)行估算輸入信號(hào)V1-s的下一個(gè)取樣的處理之前，當(dāng)節(jié)點(diǎn)Xp和Xn的電壓之間的差值基本上接近于零時(shí)，數(shù)字輸出信號(hào)的最后比特被設(shè)定并且輸出代碼472被輸出。38開(kāi)關(guān)SI (例如，限變器或歸零開(kāi)關(guān))可用于將節(jié)點(diǎn)Xp和Xn之間的電壓差重置為零。開(kāi)關(guān)SI的操作由控制信號(hào)484控制，此信號(hào)由決定檢測(cè)邏輯480 (見(jiàn)圖10)發(fā)出，它檢測(cè)比較器450重建階段其輸出的變化(見(jiàn)圖11)，并產(chǎn)生信號(hào)484，這個(gè)信號(hào)對(duì)節(jié)點(diǎn)Xp和Xn的電壓進(jìn)行重置。當(dāng)信號(hào)484返回到零時(shí)開(kāi)關(guān)SI關(guān)閉。時(shí)鐘信號(hào)482 (例如，其速率為N*f，N為SAR470能夠處理的最高比特?cái)?shù)，fs為取樣頻率)控制比較器450和SAR電路270的運(yùn)行。為簡(jiǎn)單起見(jiàn)，在圖4中沒(méi)有顯示產(chǎn)生脈沖Nfs的時(shí)鐘發(fā)生器。在操作中，當(dāng)比較器450完成當(dāng)前取樣的比較時(shí)，開(kāi)關(guān)SI可以在完成CM SA ADC 400當(dāng)前周期的階段I (見(jiàn)圖8)之后閉合。換句話說(shuō)，開(kāi)關(guān)SI可以在超高速運(yùn)行時(shí)發(fā)揮重要作用。首先，在切換CM DAC電路410時(shí)，開(kāi)關(guān)SI可以防止節(jié)點(diǎn)Xp和Xn失靈，這會(huì)影響比較器450運(yùn)行。其次，為快速歸位，一旦完成對(duì)比，則可以閉合開(kāi)關(guān)SI，以防止節(jié)點(diǎn)Xp和Xn發(fā)生穿越，從而可以使兩個(gè)節(jié)點(diǎn)可以快速歸位。39圖5是根據(jù)本發(fā)明特定配置的CM SA ADC電路的另一個(gè)實(shí)施例的示意圖。CMSA ADC電路500可以包括以下部分或全部:CM DAC電路510、SAR 570、比較器550、誤差電路560、級(jí)聯(lián)電路532、開(kāi)關(guān)SI和跨導(dǎo)電路530。比較器550、SAR 570和誤差電路560分別與圖4的比較器460、SAR470和誤差電路460相類似。DAC 510利用PMOS晶體管實(shí)現(xiàn)，并且配置為對(duì)跨導(dǎo)電路530 (例如Gm單元)產(chǎn)生的電流進(jìn)行計(jì)算。跨導(dǎo)電路530和級(jí)聯(lián)電路532分別由NMOS晶體管Tl和T2以及NMOS晶體管T 3、T 4、T5和T6實(shí)現(xiàn)。另外，CMSA ADC 500的運(yùn)行與圖4所示CM SA ADC 400的運(yùn)行相類似。為簡(jiǎn)單起見(jiàn)，在圖5中沒(méi)有顯示出產(chǎn)生脈沖Nfs的時(shí)鐘發(fā)生器。開(kāi)關(guān)SI的操作由決定檢測(cè)邏輯480發(fā)出的控制信號(hào)484來(lái)控制(見(jiàn)圖10)，在比較器550的再生階段，決定檢測(cè)邏輯480檢測(cè)比較器550的輸出變化(見(jiàn)圖11)，并且生成信號(hào)484，信號(hào)484重置節(jié)點(diǎn)Xp和Xn的電壓。當(dāng)信號(hào)484返回到零，開(kāi)關(guān)SI關(guān)閉。40圖6是根據(jù)本發(fā)明特定配置的使用電流比較器的CMSA ADC電路的高層示意圖。CM SA ADC電路600包括電流源I2和I1、電流比較器630和SAR640。SAR640類似于圖5中的SAR 570。電流比較器630配置為對(duì)電流信號(hào)而非電壓信號(hào)進(jìn)行比較。電流源I2是表示CM DAC電路(例如圖5的CM DAC電路510)的可變電流源。電流源I1也是可變電流源，表示跨導(dǎo)電路(例如圖5所示的跨導(dǎo)電路530)的電流。另外，CMSA ADC電路600的運(yùn)行類似于CMSA ADC電路500的運(yùn)行。41圖7為根據(jù)本發(fā)明特定配置的逐次逼近寄存器(SAR)電路的實(shí)施例的方框示意圖。SAR700可以包括由例如D觸發(fā)器(DFFs)和鎖存電路720形成的寄存器電路710。鎖存電路720包括N個(gè)鎖存器(Iatch0 -1atch^1)，其能夠在完成轉(zhuǎn)換時(shí)保持住N比特的N比特?cái)?shù)字輸出信號(hào)(例如圖4所示的數(shù)字輸出信號(hào)472)。寄存器電路710的DFF單元FFc1-FFim可以產(chǎn)生N比特的N比特?cái)?shù)字信號(hào)(例如圖4所示的數(shù)字信號(hào)474)，其可由CM DAC電路410用于控制DAC電流。例如，如果N=8，則初始時(shí)(即在第一個(gè)周期)，寄存器電路710的比特7暫時(shí)設(shè)定為1，而其它比特則設(shè)定為0(例如產(chǎn)生中間代碼1000,0000)。然后比較結(jié)果在下一個(gè)周期確定是否將比特7保持為高。在下一個(gè)周期，無(wú)論比特7是否保持為高，根據(jù)以往的比較結(jié)果，寄存器電路710的比特6均暫時(shí)設(shè)定為I。最后，在第8個(gè)周期，寄存器電路710的比特O被確定，其包括估算取樣輸入電壓信號(hào)的電流取樣的SAR周期。在這一點(diǎn)上，響應(yīng)于轉(zhuǎn)換信號(hào)714的末端，N比特(716)存儲(chǔ)在鎖存電路720的鎖存器中，并準(zhǔn)備用于任何連接到SAR 700輸出端口的電路。42圖8是根據(jù)本發(fā)明特定配置的用于圖4所示CMSA DAC電路400中的SAR電路的時(shí)間周期的示意圖。期間800表示SAR 470的N個(gè)周期中的一個(gè)周期，它的持續(xù)時(shí)間為Tsae= 1/Nfs，其中fs是取樣速率(例如圖2所示的SH電路240)。每個(gè)周期(即每個(gè)循環(huán))包括兩個(gè)階段:階段I和階段2。在電流周期的階段I中，圖4所示的比較器450可以完成來(lái)自取樣輸入電壓信號(hào)Vis的電流和當(dāng)前DAC電流Ida。的比較。在階段I的末尾，圖4的時(shí)鐘發(fā)生器480可以發(fā)送圖4所示的控制信號(hào)484以關(guān)閉圖4的開(kāi)關(guān)SI，從而將比較器信號(hào)重置為零。在階段2，SAR 470和CM DAC電路410可以工作，并且在階段2的末尾，CM DAC410電路可以歸位并用于SAR操作的下一個(gè)周期。43圖9A為根據(jù)本發(fā)明特定配置的取樣保持電路(SH)的示意圖。SH電路900 a可能包括開(kāi)關(guān)S1、取樣電容器Cs和緩沖電路910。開(kāi)關(guān)SI以取樣速率fs (即fsample)(例如500兆赫)運(yùn)行。當(dāng)開(kāi)關(guān)SI關(guān)閉時(shí)，輸入信號(hào)可以對(duì)電容器C進(jìn)行充電，電容器C可以在取樣周期Ts的第一個(gè)部分(Ts = I / fs)期間保持電荷。電容器Cs上產(chǎn)生的電壓然后可以作為取樣輸入電壓信號(hào)在緩沖電路910上呈現(xiàn)。緩沖電路910可以包括具有高輸入阻抗和統(tǒng)一增益的放大器，并且可以在電容器充電期間將跨導(dǎo)電路(例如圖2中的跨導(dǎo)電路230)與電容器Cs相隔離。44圖9B為根據(jù)本發(fā)明特定配置的SH電路的另一個(gè)實(shí)施例的示意圖。SH電路900b可以包括開(kāi)關(guān)S1、放大電容器Cs以及緩沖電路910。SH電路900b的運(yùn)行類似于SH電路900a，不同之處在于緩沖電路910置于開(kāi)關(guān)SI之前。在這個(gè)配置中，緩沖電路910可用于在電容器的充電期間將輸入電壓源與電容器Cs相隔離，換句話說(shuō)，緩沖電路910可以提供對(duì)電容器Cs進(jìn)行充電所需要的電流，其中，輸入電壓源可能不能提供這樣的電流。45圖9C為根據(jù)本發(fā)明特定配置的倍速SH電路的例子的示意圖。倍速SH電路900c可以包括兩個(gè)并行連接的與SH電路900a相類擬的SH電路，其可以在乒乓模式下工作，從而其工作頻率為SH電路900a工作頻率的雙倍。換句話說(shuō)，當(dāng)開(kāi)關(guān)S11閉合并且Csl可以充電時(shí)，開(kāi)關(guān)S12打開(kāi)并且Cs2可以保持電荷，反之亦然。46圖9D為根據(jù)本發(fā)明特定配置的倍速SH電路的另一例子的示意圖。倍速SH電路900d可以包括兩個(gè)并行連接的類似SH電路900b的SH電路，其可以在乒乓模式下工作，從而其工作頻率為SH電路900b工作頻率的雙倍。47圖10為根據(jù)本發(fā)明特定配置的決定檢測(cè)邏輯1000的例子的示意圖。決定檢測(cè)邏輯1000是產(chǎn)生控制信號(hào)482的圖4和圖5所示的決定邏輯480的實(shí)施例，所述控制信號(hào)482隨后控制圖4和圖5所示開(kāi)關(guān)SI的操作。邏輯1010在比較器450的再生階段檢測(cè)圖4中的比較器450 (或圖5中的比較器550)的輸出變化，并且生成輸出脈沖。輸出脈沖由脈沖生成器模塊1020接收，其中通過(guò)逆變器鏈對(duì)輸出脈沖的寬度(即持續(xù)時(shí)間)進(jìn)行可編程地調(diào)節(jié)。48圖11是根據(jù)本發(fā)明特定配置的圖4所示CMSA ADC電路的時(shí)間周期和控制信號(hào)的例子的示意圖。時(shí)間周期1100類似于圖8中的時(shí)間周期800。時(shí)間周期分別表示比較器重設(shè)階段和再生階段(例如，比較決定作出的階段)以及SAR 470的階段I和階段2之間的關(guān)系。比較器450的重設(shè)和再生階段分別在SAR 470的階段I和階段2之后立即開(kāi)始?？刂菩盘?hào)1120與圖10的決定檢測(cè)邏輯1000產(chǎn)生的控制信號(hào)482相同?？刂菩盘?hào)482在比較器450從重設(shè)階段過(guò)渡到再生階段之后立即產(chǎn)生。本發(fā)明的講一步描沭49本發(fā)明各方面的各種范例描述如下。這些所提供的例子，并不限制本發(fā)明的技術(shù)。數(shù)據(jù)和參考數(shù)字的標(biāo)識(shí)僅作為例子及說(shuō)明用途，以下描述并不受其限制。50廣泛和一般地，在一個(gè)方面，本發(fā)明提供一種模數(shù)轉(zhuǎn)換器(ADC)(例如圖2所示的CM SA ADC電路200)電路，用于將模擬輸入信號(hào)轉(zhuǎn)換為數(shù)字輸出信號(hào)。ADC電路可以包括用于提供DAC電流的電流模式(CM)數(shù)模轉(zhuǎn)換器(DAC)電路(例如圖2所示的CM DAC電路210)?？鐚?dǎo)電路可以配置為從模擬輸入信號(hào)產(chǎn)生輸入電流(例如圖2所示的跨導(dǎo)電路230)。ADC電路還可以包括比較器電路，配置為響應(yīng)于基于DAC電流和輸入電流確定的誤差信號(hào)產(chǎn)生比較器信號(hào)(例如，圖2所示的比較器電路250)。逐次逼近寄存器(SAR)電路可配置為接收比較器信號(hào)并產(chǎn)生DAC代碼信號(hào)和數(shù)字輸出信號(hào)中的至少一個(gè)(例如圖2所示的SAR電路270)。DAC代碼信號(hào)(例如圖2所示的DAC信號(hào)274)可以由CM DAC電路用于控制DAC電流。51在本發(fā)明的一個(gè)方面，用于將模擬輸入信號(hào)轉(zhuǎn)換為數(shù)字輸出信號(hào)的η比特模數(shù)轉(zhuǎn)換器(ADC)電路(例如圖2所示的CM SA ADC電路200)可以包括一個(gè)或多個(gè)以下組件:用于提供DAC電流的電流模式(CM)數(shù)模轉(zhuǎn)換器(DAC)電路(例如圖2所示的CM DAC電路210);比較器電路，可配置為響應(yīng)于基于DAC電流和模擬輸入信號(hào)確定的誤差信號(hào)產(chǎn)生比較器信號(hào)(例如，圖2所示的比較器電路250);逐次逼近寄存器(SAR)電路，可配置為響應(yīng)于比較器信號(hào)產(chǎn)生DAC代碼信號(hào)和數(shù)字輸出信號(hào)中的至少一個(gè)(例如圖2所示的SAR電路和270)，所述DAC代碼信號(hào)(例如圖2所示的DAC信號(hào)274)可由CM DAC電路用于控制DAC電流。52在本發(fā)明的另一個(gè)方面，提供一種用于將模擬輸出信號(hào)轉(zhuǎn)換為數(shù)字輸出信號(hào)的方法(例如圖12中的1200)。所述方法可以包括:通過(guò)操作電流模式(CM)數(shù)模轉(zhuǎn)換器(DAC)電路提供DAC電流(例如圖12的1220)來(lái)在電流轉(zhuǎn)換模式中操作逐次逼近模數(shù)轉(zhuǎn)換器(ADC)電路(例如圖12的1210)，響應(yīng)于根據(jù)DAC電流和模擬輸入信號(hào)確定的誤差信號(hào)，操作比較器電路以產(chǎn)生比較器信號(hào)(如圖12的1230)，響應(yīng)于比較器信號(hào)，操作逐次逼近寄存器(SAR)電路來(lái)產(chǎn)生DAC代碼信號(hào)或數(shù)字輸出信號(hào)中的至少一個(gè)信號(hào)(例如圖12的1240)，其中，操作CM DAC電路的步驟包括通過(guò)使用DAC代碼信號(hào)來(lái)控制DAC電流。53在本發(fā)明的另一個(gè)方面，提供一種用于將模擬輸入信號(hào)轉(zhuǎn)換為數(shù)字輸出信號(hào)的方法(例如圖13中的1300)。所述方法可以包括:通過(guò)操作跨導(dǎo)電路從模擬輸入信號(hào)產(chǎn)生輸入電流(如圖13的確良320)來(lái)在電流轉(zhuǎn)換模式中操作逐次逼近模數(shù)轉(zhuǎn)換器(ADC)電路(例如圖13的1310)，操作電流模式(CM)數(shù)模轉(zhuǎn)換器(DAC)電路來(lái)提供DAC電流(例如圖123的1330),響應(yīng)于根據(jù)DAC電流和輸入電流確定的誤差信號(hào)操作比較器電路來(lái)產(chǎn)生比較器信號(hào)(例如圖13的1340)，操作逐次逼近寄存器(SAR)電路來(lái)接收比較器信號(hào)并且生成DAC代碼信號(hào)或數(shù)字輸出信號(hào)中的至少一個(gè)信號(hào)(例如圖13的1350)，其中，操作CM DAC電路的步驟包括通過(guò)使用DAC代碼信號(hào)來(lái)控制DAC電流。使用編號(hào)條款的方式描述本發(fā)明54為方便起見(jiàn)，下面以編號(hào)條款(1，2，3等)的方式描述本發(fā)明的各個(gè)例子和方面。這些描述僅作為示例，不構(gòu)成對(duì)本發(fā)明的限制。數(shù)據(jù)和參考數(shù)字的標(biāo)識(shí)僅作為例子及說(shuō)明用途，以下編號(hào)條款并不受其限制。1.一種用于將模擬輸入信號(hào)轉(zhuǎn)換為數(shù)字輸出信號(hào)的模數(shù)轉(zhuǎn)換器(ADC)電路,包括:電流模式(CM)數(shù)模轉(zhuǎn)換器(DAC)電路，用于提供DAC電流；跨導(dǎo)電路，配置為根據(jù)所述模擬輸入信號(hào)生成輸出電流；比較器電路，配置為響應(yīng)于根據(jù)DAC電流和輸入電流確定的誤差信號(hào)產(chǎn)生比較器信號(hào)；以及逐次逼近寄存器(SAR)電路，配置為接收所述比較器信號(hào)并生成DAC代碼信號(hào)或數(shù)字輸出信號(hào)中的至少一個(gè)，其中，所述CM DAC電路配置為使用DAC代碼信號(hào)來(lái)控制DAC電流。2.根據(jù)權(quán)利要求1所述的ADC電路，其中，所述CM DAC電路包括配置為將DAC代碼信號(hào)解碼為控制信號(hào)的解碼器電路。3.根據(jù)權(quán)利要求2所述的ADC電路，其中，所述CM DAC電路配置為使用控制信號(hào)來(lái)控制DAC電流。4.根據(jù)權(quán)利要求2所述的ADC電路，其中，所述CM DAC電路包括多個(gè)電流源，并且其中，所述多個(gè)電流源中的至少一個(gè)或多個(gè)電流源配置為根據(jù)控制信號(hào)提供DAC電流。5.根據(jù)權(quán)利要求1所述的ADC電路，其中，所述CM DAC信號(hào)配置為通過(guò)第一級(jí)聯(lián)電路(例如圖4、圖5中的432、532或其一部分)提供DAC電流，并且其中，DAC電流為差分電流。6.根據(jù)權(quán)利要求1所述的ADC電路，還包括誤差電路，配置為提供基于DAC電流和輸入電流之間差值而確定的電壓誤差信號(hào)，并且其中，誤差電路包括用于開(kāi)關(guān)，用于減少電壓誤差信號(hào)中的干擾。7.根據(jù)權(quán)利要求1所述的ADC電路，還包括取樣保持(SH)電路，配置為從所述模擬輸入信號(hào)生成取樣輸入信號(hào)。8.根據(jù)權(quán)利要求7所述的ADC電路，其中，所述跨導(dǎo)電路還配置為從所述取樣輸入信號(hào)生成輸入電流。
9.根據(jù)權(quán)利要求8所述的ADC電路，其中，所述跨導(dǎo)電路配置為通過(guò)第二級(jí)聯(lián)電路(例如圖4和圖5中的432、532或其一部分)提供差分輸入電流。10.根據(jù)權(quán)利要求1所述的ADC電路，其中，所述SAR電路配置為在多個(gè)SAR周期的最后一個(gè)周期生成數(shù)字輸出信號(hào)。11.根據(jù)權(quán)利要求10所述的ADC電路，其中，所述SAR電路配置為在多個(gè)SAR周期的第一個(gè)周期生成包含中間代碼的DAC代碼信號(hào)。12.一種用于將模擬輸入信號(hào)轉(zhuǎn)換為數(shù)字輸出信號(hào)的模數(shù)轉(zhuǎn)換器(ADC)電路,包括:電流模式(CM)數(shù)模轉(zhuǎn)換器(DAC)電路，配置為提供DAC電流；比較器電路，配置為響應(yīng)于根據(jù)DAC電流和模擬輸入信號(hào)確定的誤差信號(hào)產(chǎn)生比較器信號(hào)；以及逐次逼近寄存器(SAR)電路，配置為響應(yīng)于比較器信號(hào)生成DAC代碼信號(hào)或數(shù)字輸出信號(hào)中的至少一個(gè)，其中，所述CM DAC電路配置為使用DAC代碼信號(hào)來(lái)控制DAC電流。55為方便起見(jiàn)，下面以編號(hào)條款(1，2，3等)的方式描述本發(fā)明的各個(gè)例子和方面。這些描述僅作為示例，不構(gòu)成對(duì)本發(fā)明的限制。數(shù)據(jù)和參考數(shù)字的標(biāo)識(shí)僅作為例子及說(shuō)明用途，以下編號(hào)條款并不受其限制。1.一種用于將模擬輸入信號(hào)轉(zhuǎn)換為數(shù)字輸出信號(hào)的方法，所述方法包括:通過(guò)以下步驟在電流轉(zhuǎn)換模式中操作逐次逼近模數(shù)轉(zhuǎn)換器(ADC)電路:根據(jù)模擬輸入信號(hào)產(chǎn)生輸入電流；操作電流模式(CM)數(shù)模轉(zhuǎn)換器(DAC)電路來(lái)提供DAC電流；響應(yīng)于根據(jù)DAC電流和輸入電流確定的誤差信號(hào)生成比較器信號(hào)；以及接收比較器信號(hào)并生成DAC代碼信號(hào)或數(shù)字輸出信號(hào)中的至少一個(gè)，其中，操作CM DAC電路的步驟包括通過(guò)使用DAC代碼信號(hào)來(lái)控制DAC電流。2.根據(jù)權(quán)利要求1所述的方法，其中，操作CM DAC電路的步驟包括將DAC代碼信號(hào)解碼為控制信號(hào)。3.根據(jù)權(quán)利要求2所述的方法，其中，操作CM DAC電路的步驟包括使用控制信號(hào)來(lái)控制DAC電流.
4.根據(jù)權(quán)利要求2所述的方法，其中，操作CM DAC電路的步驟包括操作多個(gè)電流源，并且還包括根據(jù)控制信號(hào)操作多個(gè)電流源中的至少一個(gè)或多個(gè)電流源來(lái)提供DAC電流。5.根據(jù)權(quán)利要求2所述的方法，其中，操作CM DAC電路的步驟包括通過(guò)第一級(jí)聯(lián)電路提供DAC電流，并且其中，DAC電流為差分電流。6.根據(jù)權(quán)利要求1所述的方法，還包括提供根據(jù)DAC電流和輸入電流之間的差值確定的電壓誤差信號(hào)，并且其中，提供電壓誤差信號(hào)的步驟包括操作開(kāi)關(guān)來(lái)減少電壓誤差信號(hào)中的干擾。7.根據(jù)權(quán)利要求1所述的方法,還包括從取樣輸入信號(hào)產(chǎn)生輸入電流。56為方便起見(jiàn)，下面以編號(hào)條款(1，2，3等)的方式描述本發(fā)明的各個(gè)例子和方面。這些描述僅作為示例，不構(gòu)成對(duì)本發(fā)明的限制。數(shù)據(jù)和參考數(shù)字的標(biāo)識(shí)僅作為例子及說(shuō)明用途，以下編號(hào)條款并不受其限制。1.一種用于將模擬輸入信號(hào)轉(zhuǎn)換為數(shù)字輸出信號(hào)的裝置，所述裝置包括:用于提供DAC電流的裝置(例如圖15的1510)；用于根據(jù)所述模擬輸入信號(hào)生成輸出電流的裝置(例如圖15的1520)；用于響應(yīng)于根據(jù)DAC電流和輸入電流確定的誤差信號(hào)產(chǎn)生比較器信號(hào)的裝置(例如圖15的1530)；用于接收比較器信號(hào)的裝置(例如圖15的1540);以及用于生成DAC代碼信號(hào)或數(shù)字輸出信號(hào)中的至少一個(gè)(例如圖15的1540)，其中，所述CM DAC電路配置為使用DAC代碼信號(hào)來(lái)控制DAC電流。2.根據(jù)權(quán)利要求1所述的裝置，其中，所述用于提供DAC電流的裝置包括用于將DAC代碼信號(hào)解碼為控制信號(hào)的裝置。3.根據(jù)權(quán)利要求2所述的裝置，其中，用于提供DAC電流的裝置配置為使用控制信號(hào)來(lái)控制DAC電流。4.根據(jù)權(quán)利要求2所述的裝置，其中，用于提供DAC電流的裝置包括多個(gè)電流源，并且其中，所述多個(gè)電流源中的至少一個(gè)或多個(gè)電流源配置為根據(jù)控制信號(hào)提供DAC電流。

5.根據(jù)權(quán)利要求1所述的裝置，其中，用于提供DAC電流的裝置配置為通過(guò)第一級(jí)聯(lián)電路提供DAC電流，并且其中，DAC電流為差分電流。6.根據(jù)權(quán)利要求1所述的裝置，還包括用于提供基于DAC電流和輸入電流之間差值而確定的電壓誤差信號(hào)的裝置，并且其中，用于提供電壓誤差信號(hào)的裝置包括用于減少電壓誤差信號(hào)中的干擾的裝置。7.根據(jù)權(quán)利要求1所述的裝置，還包括用于從模擬輸入信號(hào)生成取樣輸入信號(hào)的
>J-U ρ α裝直。8.根據(jù)權(quán)利要求7所述的裝置，其中，用于根據(jù)模擬輸入信號(hào)產(chǎn)生輸入電流的裝置配置為從取樣輸入信號(hào)產(chǎn)生輸入電流。9.根據(jù)權(quán)利要求8所述的裝置，其中，用于根據(jù)模擬輸入信號(hào)產(chǎn)生輸入電流的裝置配置為通過(guò)第二級(jí)聯(lián)電路提供差分輸入電流。10.根據(jù)權(quán)利要求1所述的裝置，其中，用于接收比較器信號(hào)和產(chǎn)生DAC代碼信號(hào)或數(shù)字輸出信號(hào)中至少一個(gè)信號(hào)的裝置配置為在多個(gè)SAR周期的最后一個(gè)周期生成數(shù)字輸出信號(hào)。11.根據(jù)權(quán)利要求10所述的裝置，其中，用于產(chǎn)生DAC代碼信號(hào)或數(shù)字輸出信號(hào)中至少一個(gè)信號(hào)的裝置配置為在多個(gè)SAR周期的第一個(gè)周期生成包含中間代碼的DAC代碼信號(hào)。12.一種用于將模擬輸入信號(hào)轉(zhuǎn)換為數(shù)字輸出信號(hào)的裝置，所述裝置包括:用于提供DAC電流的裝置(例如圖14的1410)；用于響應(yīng)于根據(jù)DAC電流和模擬輸入信號(hào)確定的誤差信號(hào)產(chǎn)生比較器信號(hào)的裝置(例如圖14的1420);以及

用于響應(yīng)于比較器信號(hào)生成DAC代碼信號(hào)或數(shù)字輸出信號(hào)中的至少一個(gè)的裝置(例如圖14的1430)，
其中，用于提供DAC電流的裝置配置為使用DAC代碼信號(hào)來(lái)控制DAC電流。其它評(píng)論57—方面，這里的條款來(lái)自于所附的獨(dú)立權(quán)利要求或從屬權(quán)利要求。一方面，任何條款(例如從屬權(quán)利要求要求或獨(dú)立權(quán)利要求)可以與其它的條款(例如從屬權(quán)利要求要求或獨(dú)立權(quán)利要求)相組合。一方面，權(quán)利要求可以包括在條款、語(yǔ)句、詞組或段落中引用的一些或全部詞語(yǔ)(例如步驟、操作、裝置或組件)。一方面，權(quán)利要求可以包括在一個(gè)或多個(gè)條款、語(yǔ)句、詞組或段落中引用的一些或全部詞語(yǔ)。一方面，每個(gè)條款、語(yǔ)句、詞組或段落中的一些詞語(yǔ)可以刪除。一方面，附加的詞語(yǔ)或元件可以添加到條款、語(yǔ)句、詞組或段落中。一方面，本發(fā)明可以在不利用這里所描述的一些組件、元件、功能或操作的情況下實(shí)施。一方面，本發(fā)明可以利用附加的指令、代碼、裝置、邏輯、組件來(lái)實(shí)現(xiàn)。58—方面，這里描述的任何方法、指令、代碼、裝置、邏輯、組件、方框、模塊或類似(例如軟件或硬件)可以表示在附圖中，這些附圖(無(wú)論是否明顯的示出)通過(guò)參考引入本說(shuō)明書，并且這些附圖(如果沒(méi)有明示)可以添加到本說(shuō)明書中而不會(huì)構(gòu)成新內(nèi)容。為了簡(jiǎn)潔，一些(但不是必須為全部)條款/描述/權(quán)利要求書明示在附圖中，但是任何條款/描述/權(quán)利要求可以與類似這些附圖的方式進(jìn)行表示。例如，可以為方法的任何條款、語(yǔ)句或權(quán)利要求書繪制流程圖，從而每個(gè)操作或步驟通過(guò)箭頭連接到下一個(gè)操作或步驟。在另一個(gè)例子中，可以為具有功能裝置(例如執(zhí)行某個(gè)動(dòng)作的裝置)的任何條款、語(yǔ)句或權(quán)利要求書繪制方框圖，從而每個(gè)功能裝置可以表示為功能模塊(例如，用于執(zhí)行某個(gè)動(dòng)作的模塊)。59本領(lǐng)域技術(shù)人員將會(huì)理解，例如這里所描述的各種示意性的方框、模塊、元件、組件、方法、操作、步驟和算法的項(xiàng)目可以以硬件或硬件與軟件組合的方式實(shí)現(xiàn)。60為了表示硬件和軟件的可交換性，例如各種示意性方框、模塊、元件、組件、方法、操作、步驟和算法的項(xiàng)目已經(jīng)就其功能進(jìn)行了描述。這些功能實(shí)現(xiàn)為硬件還是軟件取決于具體的應(yīng)用以及整個(gè)系統(tǒng)的設(shè)計(jì)限制。本領(lǐng)域技術(shù)人員可以為每個(gè)具體應(yīng)用以各種不同的方式實(shí)現(xiàn)所描述的功能。61—方面，“裝置”、方框、模塊、元件、組件或處理器可以是用于執(zhí)行一個(gè)或多個(gè)功能或操作的項(xiàng)目(例如，一個(gè)或多個(gè)方框、模塊、元件、組件或處理器)。一方面，這種項(xiàng)目可以是裝置、硬件或其一部分。在一個(gè)例子中，項(xiàng)目可以實(shí)現(xiàn)為用于執(zhí)行功能或操作的一個(gè)或多個(gè)電路。電路可以包括一個(gè)或多個(gè)電路和/或邏輯。電路可以為模擬和/或數(shù)字。電路可以為電學(xué)和/或光學(xué)電路。電路可以包括晶體管。在一個(gè)例子中，一個(gè)或多個(gè)項(xiàng)目可以實(shí)現(xiàn)為處理系統(tǒng)(例如，數(shù)字信號(hào)處理器(DSP)、專用集成電路(ASIC)、現(xiàn)場(chǎng)可編程門陣列(FPGA)等)。在一個(gè)例子中，項(xiàng)目還可以包括這樣的結(jié)構(gòu)，其形式例如是用于執(zhí)行功能或操作的指令，其中指令在機(jī)器可讀媒介上或另一個(gè)設(shè)備上或其一部上編碼或存儲(chǔ)，其中，指令可以是軟件、應(yīng)用程序、子程序或其一部分。本領(lǐng)域技術(shù)人員將認(rèn)識(shí)到如何實(shí)現(xiàn)指令、電路和處理系統(tǒng)。62在一方面，術(shù)語(yǔ)“雙極晶體管(BJT)”是指運(yùn)行在使用電子和空穴承載電流的各種多端晶體管中的任何一種，包括但不限于n-p-n BJT、p-n-p BJT以及異質(zhì)結(jié)BJT (HBT)。63—方面，術(shù)語(yǔ)“場(chǎng)效應(yīng)晶體管(FET)”可以指在半導(dǎo)體材料中控制電場(chǎng)以控制一種電荷載體的通道的形狀從而控制傳導(dǎo)性的多端晶體管，包括但不限于金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)、結(jié)型FET (JFET)、金屬半導(dǎo)體FET (MESFET)、高電子遷移率晶體管(HEMT)、調(diào)制摻雜場(chǎng)效晶體管(MODFET)、絕緣柵雙極晶體管(IGBT)、快速恢復(fù)外延二極管場(chǎng)效應(yīng)晶體管(FREDFET)和離子敏場(chǎng)效晶體管(ISFET)。64—方面，術(shù)語(yǔ)“基極”、“發(fā)射極”和“集電極”是指晶體管的三端，可以分別指雙極結(jié)型晶體管的基極、發(fā)射極和集電極，也可以指場(chǎng)效應(yīng)晶體管的柵極、源極和漏極，反之亦然。在另一方面，術(shù)語(yǔ)“柵極”、“源極”和“漏極”可以分別指晶體管的基極、發(fā)射極和集電極，反之亦然。65除非另有所指，本發(fā)明描述的各種配置可以實(shí)現(xiàn)在硅、硅化鍺(SiGe)、砷化鎵(GaAs)、磷化銦(InP)或銦鎵磷化物(InGaP)基底，或任何其它合適的基底上。66除非明確限定，元件的單數(shù)形式并非指“一個(gè)并且僅為一個(gè)”，而是“一個(gè)或多個(gè)”。例如，時(shí)鐘信號(hào)可以指一個(gè)或多個(gè)時(shí)鐘信號(hào)，控制信號(hào)可以指一個(gè)或多個(gè)控制信號(hào)，輸入信號(hào)可以指一個(gè)或多個(gè)輸入信號(hào)，輸出信號(hào)可以指一個(gè)或多個(gè)輸出信號(hào)，并且信號(hào)可以指差分電壓信號(hào)。67除非明確限定，用語(yǔ)“一些”是指一個(gè)或多個(gè)。男性代詞(例如“他”包括婦性和動(dòng)物指代)，并且反之亦然。如果存在標(biāo)題和子標(biāo)題，則僅為方便目的并且用于限定本發(fā)明。68單詞“示意性”用于表示“用于示例或描述”。這里描述為“示例”的任何方面或設(shè)計(jì)不能理解為比其它方面或設(shè)計(jì)更為優(yōu)選。一方面，這里描述的各個(gè)替代配置和操作可以認(rèn)為至少是等同的。69例如“方面”的用語(yǔ)并非暗示這一方面對(duì)于本發(fā)明而言是基礎(chǔ)性的或者這個(gè)方面應(yīng)用于本發(fā)明的所有配置。與一方面有關(guān)的描述可適用于所有的配置或者一個(gè)或多個(gè)配置。一個(gè)方面可以提供一個(gè)或多個(gè)例子。例如一個(gè)方面的用語(yǔ)可以表示一個(gè)或多個(gè)方面，反之亦然。例如“實(shí)施例”的用語(yǔ)并不暗示這個(gè)實(shí)施例對(duì)于本發(fā)明是基礎(chǔ)性的或者這個(gè)實(shí)施例適用于本發(fā)明的所有配置。與一個(gè)實(shí)施例相關(guān)的描述可適用于所有實(shí)施例或者一個(gè)或多個(gè)實(shí)施例。一個(gè)實(shí)施例可以提供一個(gè)或多個(gè)例子。例如一個(gè)實(shí)施例的用語(yǔ)可以指一個(gè)或多個(gè)實(shí)施例，反之亦然。例如“配置”的用語(yǔ)并非指該配置對(duì)于本發(fā)明是基礎(chǔ)性的或者該配置適用于本發(fā)明的所有配置。與配置相關(guān)的描述可以適用于所有的配置，或者一個(gè)或多個(gè)配置。一個(gè)配置可以提供一個(gè)或多個(gè)例子。例如配置的用語(yǔ)可以指一個(gè)或多個(gè)配置，反之亦然。70在本發(fā)明的一個(gè)方面，當(dāng)動(dòng)作或功能描述為被某個(gè)項(xiàng)目執(zhí)行時(shí)(例如接收、確定、提供、產(chǎn)生、轉(zhuǎn)換、顯示、通知、接受、選擇、控制、發(fā)射、報(bào)告、發(fā)送或任何其它動(dòng)作或功能)，應(yīng)當(dāng)理解為這種動(dòng)作或功能由該項(xiàng)目直接或間接執(zhí)行。在一個(gè)方面，當(dāng)模塊描述為執(zhí)行一個(gè)動(dòng)作時(shí)，模塊可以理解為間接地執(zhí)行動(dòng)作，例如，通過(guò)輔助、促進(jìn)或?qū)е逻@樣的動(dòng)作。71在一個(gè)方面，除非另有陳述，所有的測(cè)量、數(shù)值、比率、位置、幅度、尺寸和其它在本說(shuō)明書及權(quán)利要求書中列出的規(guī)格均是大概值而非準(zhǔn)確值。一方面，它們旨在具有與相關(guān)功能和本領(lǐng)域慣例相一致的合理范圍。72 一方面，術(shù)語(yǔ)“耦合”或類似用語(yǔ)可以指直接連接。另一方面，術(shù)語(yǔ)“耦合”或類似用語(yǔ)可以指間接耦合。73本說(shuō)明書中使用的用語(yǔ)“頂部”、“底部”、“前部”、“后部”應(yīng)當(dāng)理解為隨意的參照系，而不是常規(guī)的重力參照系。這樣，頂部表面、底部表面、前表面、后表面可以在重力參照系中向上、向下、對(duì)角或水平方向延伸。
74可以對(duì)各個(gè)項(xiàng)目以不同方式進(jìn)行設(shè)置(例如以不同順序或不同方式分割)，這并不脫離本發(fā)明的范圍。在本發(fā)明的一個(gè)方面，權(quán)利要求書中引用的元件可以由一個(gè)或多個(gè)模塊或子模塊執(zhí)行。75應(yīng)當(dāng)理解，所公開(kāi)的具體順序或步驟、操作或處理的層次是示例方式的描述?；谠O(shè)計(jì)偏好，可以對(duì)這些層次進(jìn)行重新設(shè)定。一些步驟、操作或處理可以同時(shí)執(zhí)行。所附的方法權(quán)利要求表示特定順序中的各種步驟、操作或處理的動(dòng)作，其并非指限定為所表述的特定順序或?qū)哟巍?6本說(shuō)明意在使得本領(lǐng)域技術(shù)人員實(shí)施這里所描述的本發(fā)明的各個(gè)方面。本說(shuō)明書提供本發(fā)明的各個(gè)例子，但是并不限于這些例子。各種修改對(duì)于本領(lǐng)域技術(shù)人員是透明的，并且這里所定義的一般原則可以適用于其它方面。77與本說(shuō)明書的各個(gè)方面的元素相等同的、對(duì)于本領(lǐng)域技術(shù)人員已知或?qū)?huì)已知的結(jié)構(gòu)和功能引入本文并包括在權(quán)利要求書的范圍中。另外，本說(shuō)明書沒(méi)有公開(kāi)的內(nèi)容視為已經(jīng)貢獻(xiàn)給大眾，無(wú)論該描述是否已經(jīng)在權(quán)利要求書中公開(kāi)引用。除非明確使用用語(yǔ)“用于……的裝置”描述元素，否則不應(yīng)當(dāng)對(duì)權(quán)利要求中的元素基于35 U.S.C.§112第6段的規(guī)定進(jìn)行解釋，或者在方法權(quán)利要求書中，使用“用于……的步驟”對(duì)元素進(jìn)行引用。另外，對(duì)于使用“包括”、“具有”或類似用語(yǔ)的情況，應(yīng)該理解為包括的含義，這類似于用于權(quán)利要求的過(guò)渡用詞“由……..組成”的解釋。78本說(shuō)明書的標(biāo)題、背景技術(shù)、發(fā)明內(nèi)容
和摘要引入本說(shuō)明書并且作為本說(shuō)明書的示例，而非限制性描述。應(yīng)當(dāng)理解，它們并非用于限制權(quán)利要求書的范圍或含義。另外，在具體實(shí)施例部分，可以看出，描述提供了示例性的例子，并且為了簡(jiǎn)化描述，在各個(gè)實(shí)施例中將各個(gè)特征進(jìn)行編組。這種描述方法不應(yīng)當(dāng)解釋為所主張的技術(shù)比每個(gè)權(quán)利要求書中明確描述的特征需要更多的特征。正如所附權(quán)利要求書所反應(yīng)的，本發(fā)明基于少于單個(gè)公開(kāi)的配置或操作的全部特征。權(quán)利要求書引入具體實(shí)施例，而每個(gè)權(quán)利要求單獨(dú)作為一個(gè)主張權(quán)利的主題。79權(quán)利要求書并不 旨在限制本發(fā)明的方面，而是與語(yǔ)言上表述的范圍一致并且包含所有的等同實(shí)施方式。但是，任何權(quán)利要求都不包括不滿足35 U.S.C.§ 101，102，或103規(guī)定的發(fā)明主題，也不應(yīng)當(dāng)以此方式進(jìn)行解釋。任何無(wú)意的包含都予以放棄。
權(quán)利要求
1.一種用于將模擬輸入信號(hào)轉(zhuǎn)換為數(shù)字輸出信號(hào)的模數(shù)轉(zhuǎn)換器(ADC)電路，包括: 電流模式(CM)數(shù)模轉(zhuǎn)換器(DAC)電路，用于提供DAC電流； 跨導(dǎo)電路，配置為根據(jù)所述模擬輸入信號(hào)生成輸入電流； 比較器電路，配置為響應(yīng)于根據(jù)DAC電流和輸入電流確定的誤差信號(hào)產(chǎn)生比較器信號(hào)；以及 逐次逼近寄存器(SAR)電路，配置為接收所述比較器信號(hào)并生成DAC代碼信號(hào)或數(shù)字輸出信號(hào)中的至少一個(gè)， 其中，所述CM DAC電路配置為使用DAC代碼信號(hào)來(lái)控制DAC電流。
2.根據(jù)權(quán)利要求1所述的ADC電路，其中，所述CMDAC電路包括配置為將DAC代碼信號(hào)解碼為控制信號(hào)的解碼器電路。
3.根據(jù)權(quán)利要求2所述的ADC電路，其中，所述CMDAC電路配置為使用控制信號(hào)來(lái)控制DAC電流。
4.根據(jù)權(quán)利要求2所述的ADC電路，其中，所述CMDAC電路包括多個(gè)電流源，并且其中，所述多個(gè)電流源中的至少一個(gè)或多個(gè)電流源配置為根據(jù)控制信號(hào)提供DAC電流。
5.根據(jù)權(quán)利要求1所述的ADC電路，其中，所述CMDAC信號(hào)配置為通過(guò)第一級(jí)聯(lián)電路(例如圖4、圖5中的432、532或其一部分)提供DAC電流，并且其中，DAC電流為差分電流。
6.根據(jù)權(quán)利要求1所述的ADC電路，還包括誤差電路，配置為提供基于DAC電流和輸入電流之間差值而確定的電壓誤 差信號(hào)，并且其中，誤差電路包括用于開(kāi)關(guān)，用于減少電壓誤差信號(hào)中的干擾。
7.根據(jù)權(quán)利要求1所述的ADC電路，還包括取樣保持(SH)電路，配置為從所述模擬輸入信號(hào)生成取樣輸入信號(hào)。
8.根據(jù)權(quán)利要求7所述的ADC電路，其中，所述跨導(dǎo)電路還配置為從所述取樣輸入信號(hào)生成輸入電流。
9.根據(jù)權(quán)利要求8所述的ADC電路，其中，所述跨導(dǎo)電路配置為通過(guò)第二級(jí)聯(lián)電路提供差分輸入電流。
10.根據(jù)權(quán)利要求1所述的ADC電路，其中，所述SAR電路配置為在多個(gè)SAR周期的最后一個(gè)周期生成數(shù)字輸出信號(hào)。
11.根據(jù)權(quán)利要求10所述的ADC電路，其中，所述SAR電路配置為在多個(gè)SAR周期的第一個(gè)周期生成包含中間代碼的DAC代碼信號(hào)。
12.一種用于將模擬輸入信號(hào)轉(zhuǎn)換為數(shù)字輸出信號(hào)的模數(shù)轉(zhuǎn)換器(ADC)電路，包括: 電流模式(CM)數(shù)模轉(zhuǎn)換器(DAC)電路，配置為提供DAC電流； 比較器電路，配置為響應(yīng)于根據(jù)DAC電流和模擬輸入信號(hào)確定的誤差信號(hào)產(chǎn)生比較器信號(hào)；以及 逐次逼近寄存器(SAR)電路，配置為響應(yīng)于比較器信號(hào)生成DAC代碼信號(hào)或數(shù)字輸出信號(hào)中的至少一個(gè)， 其中，所述CM DAC電路配置為使用DAC代碼信號(hào)來(lái)控制DAC電流。
13.一種用于將模擬輸入信號(hào)轉(zhuǎn)換為數(shù)字輸出信號(hào)的方法，所述方法包括: 通過(guò)以下步驟在電流轉(zhuǎn)換模式中操作逐次逼近模數(shù)轉(zhuǎn)換器(ADC)電路: 根據(jù)模擬輸入信號(hào)產(chǎn)生輸入電流；操作電流模式(CM)數(shù)模轉(zhuǎn)換器(DAC)電路來(lái)提供DAC電流； 響應(yīng)于根據(jù)DAC電流和輸入電流確定的誤差信號(hào)生成比較器信號(hào)；以及 接收比較器信號(hào)并生成DAC代碼信號(hào)或數(shù)字輸出信號(hào)中的至少一個(gè)， 其中，操作CM DAC電路的步驟包括通過(guò)使用DAC代碼信號(hào)來(lái)控制DAC電流。
14.根據(jù)權(quán)利要求13所述的方法，其中，操作CMDAC電路的步驟包括將DAC代碼信號(hào)解碼為控制信號(hào)。
15.根據(jù)權(quán)利要求14所述的方法，其中，操作CMDAC電路的步驟包括使用控制信號(hào)來(lái)控制DAC電流.
16.根據(jù)權(quán)利要求14所述的方法，其中，操作CMDAC電路的步驟包括操作多個(gè)電流源，并且還包括根據(jù)控制信號(hào)操作多個(gè)電流源中的至少一個(gè)或多個(gè)電流源來(lái)提供DAC電流。
17.根據(jù)權(quán)利要求14所述的方法，其中，操作CMDAC電路的步驟包括通過(guò)第一級(jí)聯(lián)電路提供DAC電流，并且其中，DAC電流為差分電流。
18.根據(jù)權(quán)利要求13所述的方法，還包括提供根據(jù)DAC電流和輸入電流之間的差值確定的電壓誤差信號(hào)，并且其中，提供電壓誤差信號(hào)的步驟包括操作開(kāi)關(guān)來(lái)減少電壓誤差信號(hào)中的干擾。
19.根據(jù)權(quán)利要求13所述的方法，其中，生成輸入電流的步驟包括從取樣輸入信號(hào)產(chǎn)生輸入電流。
20.一種用于將模擬輸入信號(hào)轉(zhuǎn)換為數(shù)字輸出信號(hào)的裝置，所述裝置包括: 用于提供DAC電流的裝置； 用于響應(yīng)于根據(jù)DAC電流和模擬輸入電流確定的誤差信號(hào)產(chǎn)生比較器信號(hào)的裝置；以及 用于響應(yīng)于所述比較器信號(hào)產(chǎn)生DAC代碼信號(hào)或數(shù)字輸出信號(hào)中的至少一個(gè)信號(hào)的裝置， 其中，用于提供DAC電流的裝置配置為使用DAC代碼信號(hào)來(lái)控制DAC電流。
全文摘要
本發(fā)明提供了用于將模擬輸入信號(hào)轉(zhuǎn)換為數(shù)字輸出信號(hào)的系統(tǒng)和方法的例子。系統(tǒng)可以包括電流模式(CM)數(shù)模轉(zhuǎn)換器(DAC)電路以便提供DAC電流。比較器電路可配置為響應(yīng)于根據(jù)DAC電流和模擬輸入信號(hào)確定的誤差信號(hào)來(lái)產(chǎn)生比較器信號(hào)。逐次逼近寄存器電路可配置為響應(yīng)于比較器信號(hào)產(chǎn)生DAC代碼信號(hào)或數(shù)字輸出信號(hào)中的至少一個(gè)信號(hào)。DAC代碼信號(hào)可以由CM DAC電路使用以便控制DAC電流。
文檔編號(hào)H03M1/38GK103095301SQ20121043209
公開(kāi)日2013年5月8日 申請(qǐng)日期2012年11月2日 優(yōu)先權(quán)日2011年11月2日
發(fā)明者阿秋翁, 奧利維耶雅克尼斯 申請(qǐng)人:商升特公司