減少通過升華(pvt)生長的SiC晶體中的位錯的方法
【專利說明】減少通過升華(pvt)生長的SiC晶體中的位錯的方法
[0001]相關(guān)專利串請
[0002]本專利申請要求2013年7月8日提交的美國專利申請N0.13/937，149和2013年
2月5日提交的美國臨時專利申請N0.61/761，165的優(yōu)先權(quán)權(quán)益。
【背景技術(shù)】
[0003]1.摶術(shù)領(lǐng)域
[0004]所公開的發(fā)明涉及制造碳化硅(SiC)晶體和晶片。
[0005]2.相關(guān)技術(shù)
[0006]碳化硅SiC因其寬帶隙特性以及也對于極高硬度、高導(dǎo)熱性和化學(xué)惰性特性，是熟悉材料科學(xué)、電子學(xué)和物理學(xué)的技術(shù)人員所公認(rèn)有利的晶體半導(dǎo)體材料。這些特性使SiC成為對于制造功率半導(dǎo)體器件極具吸引力的半導(dǎo)體，使得與由更常見材料如硅制成的器件相比，功率密度和性能得以增強(qiáng)。
[0007]最常見形式的SiC由原子的立方或六方排列組成。Si和C層的堆疊可呈現(xiàn)多種形式，稱為多型體。碳化硅晶體的類型由表示堆疊序列中的重復(fù)單元數(shù)的數(shù)字加上代表晶形的字母來表示。例如，3C-SiC多型體是指3個重復(fù)單元和立方(C)晶格，而4H-SiC多型體是指4個重復(fù)單元和六方(H)晶格。
[0008]不同的碳化硅多型體在材料特性方面有一些差別，最明顯的是電特性。4H_SiC多型體具有相對較大的帶隙，而3C-SiC具有較小的帶隙，大多數(shù)其他多型體的帶隙則落在兩者之間。對于高性能功率器件應(yīng)用，當(dāng)帶隙較大時，理論上，材料更能夠提供相對更高的功率和導(dǎo)熱性能。
[0009]SiC晶體并非天然存在的，因此必須合成。SiC晶體的生長可通過升華或化學(xué)氣相沉積來進(jìn)行。
[0010]通過升華(也稱為物理氣相運輸-PVT)的SiC的生長極具挑戰(zhàn)性。通過升華來生成Si/c物質(zhì)的蒸氣流要求溫度超過2，000°C，這極大地限制了反應(yīng)池組件和熔爐設(shè)計。最初，將通過如艾奇遜法之類的工藝形成的SiC研磨材料用作晶體的Si和C原子的來源，并隨著技術(shù)成熟，多個團(tuán)隊開發(fā)出了合成專用于SiC晶體生長的SiC源粉末的裝置。通常在處于真空室內(nèi)的石墨容器中進(jìn)行該生長。通過電阻法或感應(yīng)法加熱石墨容器。以小心的方式隔絕容器以便在體積內(nèi)形成受控的溫度梯度。使用形狀通常類似于板狀或盤狀的晶種。晶種通常以其生長表面面向源材料而取向。容器中的晶種的位置被設(shè)計成使得當(dāng)加熱容器時，晶種位于相對較低溫度位置，而S1-C源材料位于較高溫度位置。當(dāng)將容器加熱至足以使源材料升華的溫度時，蒸汽將向低溫區(qū)域穿行并冷凝在晶種上。雖然該過程在概念上看似簡單，但在實施過程中，SiC的生長非常復(fù)雜并且是操作人員公認(rèn)很難進(jìn)行的。
[0011]歷史上，基于SiC升華的晶體生長的最初進(jìn)展首次由LelyOJS 2，854，364)描述，其未加晶種的晶體生長的方法得到小六方SiC片晶。在1970年代和1980年代，產(chǎn)生對于制備器件具有吸引力的尺寸的首種晶體的技術(shù)由Tairov和Tsvetkov在俄羅斯完成(Journalof Crystal Growth, 52 (1981) p.146-50 (《晶體生長雜志》，第 52 卷，1981 年，第 146-150 頁)和 Progress in Controlling the Growth of Polytypic Crystals in Crystal Growthand Characterizat1n of Polytype Structures， P.Krishna， ed.， Pergammon Press，London, p.111(1983)(《控制晶體生長中多型晶體的生長及多型體結(jié)構(gòu)的表征的進(jìn)展》，P.Krishna編輯，帕加蒙出版社，倫敦，第111頁，1983年))。他們的方法使用Lely晶體作為晶種，并通過如上所述的升華和運輸進(jìn)行生長。這些結(jié)果顯示了通過晶種、壓力控制和溫度梯度的選擇來進(jìn)行多型體控制的方法。隨后，Davis (US 4，866，005)揭示了通過源材料和梯度控制的恰當(dāng)選擇所實現(xiàn)的改進(jìn)。對Tairov、Tsvetkov和Davis的方法的改良至今仍在不斷揭示。
[0012]當(dāng)產(chǎn)生較大晶體的方法出現(xiàn)時，關(guān)注點也會轉(zhuǎn)移到控制晶體中的缺陷。缺陷可歸類為包裹物和晶體位錯。SiC晶體中的主要晶體缺陷是螺旋位錯。稱為微管或空芯螺旋位錯的特例就屬于該類型。另外，還存在基面位錯和螺紋型刃位錯。這些缺陷源于多種來源。例如，晶種中所含的缺陷可傳遞到新生長的晶體體積中。溫度梯度和熱膨脹不匹配所產(chǎn)生并傳遞給生長過程中的晶種和晶體的應(yīng)力可導(dǎo)致位錯的形成。在來自形成SiC所需物的升華蒸汽流中的化學(xué)計量的偏差可導(dǎo)致不穩(wěn)定多型體生長，繼而在生長的晶體中產(chǎn)生多型體包裹物，導(dǎo)致多型體邊界處的位錯的形成。甚至位錯之間的相互作用也可形成或消除位錯。
[0013]由所指出的方法產(chǎn)生的SiC晶體具有高濃度的位錯。截至本申請?zhí)峤粫r為止，螺旋位錯和基面濃度的通常報告值在標(biāo)稱上分別為5，000-10, 000/cm2。位錯最常通過在垂直于晶體對稱軸的平面中對晶體切片來進(jìn)行評估。用熔融鹽如氫氧化鉀在350-500°C范圍內(nèi)的溫度下蝕刻暴露的晶體表面將揭示位錯。每種位錯類型具有獨特的形狀，從而可對它們獨特地計數(shù)。位錯通常以數(shù)量除以檢測面積來計數(shù)和報告。該表征方法是有用的，因為其使得在晶體平面上形成的平面半導(dǎo)體器件中所含的缺陷容易關(guān)聯(lián)。文獻(xiàn)中有許多例子顯示位錯在觀察平面中不均勻地分布。較大計數(shù)的位錯使得對每個位錯計數(shù)顯得非常不切實際，特別是由于如今要求對大于或等于相當(dāng)于10mm直徑圓形的截面進(jìn)行檢測。因此，對蝕刻區(qū)取樣以確定位錯的量。不正確的取樣方法可導(dǎo)致與較大晶體相關(guān)的位錯濃度的估值錯誤。在大多數(shù)報告中，未提供取樣方法的細(xì)節(jié)，因此報告的結(jié)果通常難以重現(xiàn)(如果并非不可能的話)。
[0014]在固態(tài)物理學(xué)和半導(dǎo)體器件方面富有經(jīng)驗的科學(xué)家認(rèn)識到，位錯導(dǎo)致器件性能低于材料的理論特性。因此，現(xiàn)今的努力集中于改善半導(dǎo)體SiC晶體質(zhì)量外觀以識別和控制那些可減少源于晶體生長的缺陷的因素。
[0015]—旦產(chǎn)生足夠大的晶體，就必須將晶體切割并制造成晶片，以便可用于使用平面制造方法制造半導(dǎo)體器件。由于許多半導(dǎo)體晶體(如，硅、砷化鎵)已成功開發(fā)并商業(yè)化為晶片產(chǎn)品，由大塊晶體制造晶片的方法是已知的。晶片制造的常見方法和要求及表征的標(biāo)準(zhǔn)方法的綜述可見于 Wolf and Tauber, Silicon Processing for the VLSI Era,Vol.1-Process Technology, Chapter I (Lattice Press-1986) (Wolf 和 Tauber，《超大規(guī)模集成電路時代的硅處理，第I卷-工藝技術(shù)》，第I章，萊迪思出版社，1986年)。
[0016]由于其硬度，與處理其他常見半導(dǎo)體晶體如硅或砷化鎵相比，SiC晶片襯底的制造帶來了獨特的挑戰(zhàn)。必須對機(jī)器進(jìn)行改造，并且必須改變研磨劑的選擇而不使用常用材料。據(jù)報告，可在鏡面拋光SiC晶片上觀察到大量亞表面損傷，這可通過使用類似于硅行業(yè)中使用的化學(xué)增強(qiáng)機(jī)械拋光方法來減少或移除(Zhou，L.，et al.，ChemomechanicalPolishing of Silicon Carbide，J.Electrochem.Soc.，Vol.144，n0.6，June 1997，pp.L161-L163 (Zhou, L.等人，碳化硅的化學(xué)機(jī)械拋光，《電化學(xué)學(xué)會雜志》，第144卷，第6期，1997 年 6 月，第 L161-L163 頁))。
[0017]為了在SiC晶片上構(gòu)造半導(dǎo)體器件，必須將另外的晶體SiC膜沉積在晶片上以形成具有所需電導(dǎo)率值和導(dǎo)體類型的器件有源區(qū)。這通常使用化學(xué)氣相沉積(CVD)方法完成。自1970年代以來，俄羅斯、日本和美國的多個團(tuán)隊公布了通過CVD外延來生長SiC的技術(shù)。通過CVD來生長SiC的最常見的化學(xué)物質(zhì)是含硅的源氣體(例如，甲硅烷或氯硅烷)和含碳的源氣體(例如，烴氣體)的混合物。低缺陷外延層的生長的關(guān)鍵要素是襯底表面偏離晶體對稱軸傾斜以允許化學(xué)原子以襯底晶體所建立的堆疊順序附接至表面。當(dāng)該傾斜不足時，CVD工藝將在表面上產(chǎn)生三維缺陷，并且此類缺陷將產(chǎn)生不可操作的半導(dǎo)體器件。表面瑕疵諸如裂紋、亞表面損傷、凹坑、顆粒、劃痕或污染會妨礙通過CVD工藝復(fù)制晶片的晶體結(jié)構(gòu)(參見例如 Powell and Larkin, Phys.Stat.Sol.(b) 202，529 (1997) (Powell 和Larkin，《固體物理(b)》，第202卷，第529頁，1997年))。重要的是用于制造晶片的拋光和清洗工藝要最大程度減少表面瑕疵。在存在這些表面瑕疵的情況下，可在外延膜中產(chǎn)生若干缺陷，包括基面位錯和立方SiC包裹物(參見例如Powell，et.al.Transact1ns ThirdInternat1nal High-Temperature Electronics Conference, Volume 1，pp.11-3-11—8，Sandia Nat1nal Laboratories, Albuquerque, NM USA，9_l4June 1996 (Powell 等人，《第三屆國際高溫電子學(xué)會議匯刊》，第I卷，第I1-3-11-8頁，美國新墨西哥州阿爾伯克基的桑迪亞國家實驗室，199