專利名稱：電路板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電路板。
背景技術(shù)：
在現(xiàn)今的電路板設計中，對于應用的彈性化要求愈見頻繁，高速差分信號的共存布線應用也更加廣泛。共存布線即為以單一布線實現(xiàn)兩種線路連接方式來針對不同市場規(guī)格需求，擴充產(chǎn)品功能之彈性。對于三路以上差分對的共存布線設計往往會面臨走線交叉的困擾或因連接的傳輸線無傳輸作用而造成繞線殘段。

發(fā)明內(nèi)容
鑒于以上內(nèi)容，有必要提供一種利用單一布線來實現(xiàn)三路以上線路連接方式的電路板。一種電路板，包含一第一信號層，所述第一信號層設有一耦接一第一電子元器件的第一對焊盤及一耦接一第二電子元器件的第二對焊盤；一第二信號層，所述第二信號層設有第三對至第八對焊盤，所述第四對焊盤設置在所述第三對焊盤與所述第五對焊盤之間，且所述第三對焊盤與所述第二對焊盤對應耦接，所述第七對焊盤設置在所述第六對焊盤與所述第八對焊盤之間，且所述第七對焊盤與所述第五對焊盤耦接，所述六對焊盤與所述第一對焊盤對應耦接，所述第八對焊盤耦接一第三電子元器件；及—控制芯片，所述控制芯片耦接所述第四對焊盤以傳輸一信號對；當將所述第三對焊盤及第四對焊盤耦接時，所述信號對傳輸至所述第二電子元器件；當將所述第四及第五對焊盤耦接，且將所述第六及第七對焊盤耦接時，所述信號對傳輸至所述第一電子元器件；當將所述第四及第五對焊盤耦接，且將所述第七及第八對焊盤耦接時，所述信號傳輸至所述第三電子元器件與現(xiàn)有技術(shù)相比，本發(fā)明通過將所述第三對焊盤及第四對焊盤耦接時，所述信號對傳輸至所述第二電子元器件，或?qū)⑺龅谒募暗谖鍖副P耦接，且將所述第六及第七對焊盤耦接時，所述信號對傳輸至所述第一電子元器件，或?qū)⑺龅谒募暗谖鍖副P耦接，且將所述第七及第八對焊盤耦接時，所述信號對傳輸至所述第三電子元器件，從而選擇性地將第一至第三電子元器件中的一個耦接所述控制芯片，從而避免了所述電路板上走線交叉的問題及傳輸線繞線殘段的現(xiàn)象。


下面結(jié)合附圖及較佳實施方式對本發(fā)明作進一步詳細描述圖1是本發(fā)明電路板較佳實施方式實現(xiàn)的第一種線路連接方式的示意圖。圖2是本發(fā)明電路板較佳實施方式實現(xiàn)的第二種線路連接方式的示意圖。
圖3是本發(fā)明電路板較佳實施方式實現(xiàn)的第三種線路連接方式的示意圖。主要元件符號說明第一電子元器件1第一信號層10第一對焊盤IlAUlB第二對焊盤12A、12B第二電子元器件2第二信號層20第一被動元件21第二被動元件22第三對焊盤23A、23B第四對焊盤24A、24B第五對焊盤25A、25B第六對焊盤第七對焊盤27A、27B第八對焊盤第三電子元器件3第三被動元件31第四被動元件32控制芯片4第一埋孔40A、40B
第二埋孔41A、41B電路板100
具體實施例方式請參考圖1，本發(fā)明電路板100較佳實施方式包括一第一信號層10、一第二信號層 20、一設于所述第一信號層10與所述第二信號層20之間的絕緣層(圖未示)、一第一埋孔 40A、40B、一第二埋孔41A、41B及一控制芯片4。在本實施方式中，所述電路板100為一主機板。所述第一信號層10設有一第一對焊盤11A、1 IB及一第二對焊盤12A、12B。所述第一對焊盤IlAUlB耦接一第一電子元器件1。所述第二對焊盤12A、12B耦接一第二電子元器件2。所述第二信號層20設有一第三對焊盤23A、23B、一第四對焊盤24A、24B、一第五對焊盤25A、25B、一第六對焊盤^AJ6B、一第七對焊盤27A、27B及一第八對焊盤^AJ8B。所述第四對焊盤24A、24B設置在所述第三對焊盤23A、2!3B與所述第五對焊盤25A、25B之間， 且所述第三對焊盤23A、2 與所述第二對焊盤12A、12B相互對應且通過所述第二埋孔41A、 41B耦接。所述第七對焊盤27A、27B設置在所述第六對焊盤^A、26B與所述第八對焊盤 28A.28B之間，且所述第七對焊盤27A、27B與所述第五對焊盤25A、25B耦接，所述六對焊盤 26A.26B與所述第一對焊盤IlAUlB相互對應且通過所述第一埋孔40A、40B耦接。所述第
4七對焊盤27A、27B與所述第五對焊盤25A、25B的耦接是通過在焊盤27A與25A間布設信號線、在27B與25B間布設信號線實現(xiàn)的。所述第四對焊盤24A、24B耦接所述控制芯片4以接收所述控制芯片4產(chǎn)生的一高速信號對如一高速差分信號對。所述第八對焊盤^AJSB 耦接一第三電子元器件3。當需要使所述第二電子元器件2接收所述控制芯片4輸出的高速信號對時，將一第一被動元件21焊接在焊盤23A及焊盤24A上以實現(xiàn)兩焊盤23A及24A的耦接，將一第二被動元件22焊接在焊盤2 及焊盤24B上以實現(xiàn)兩焊盤2 及24B的耦接。所述控制芯片4輸出的高速信號對分別通過所述第四對焊盤24A、24B、所述第一及第二被動元件21、 22、所述第三對焊盤23A、23B、所述第二埋孔41A、41B及所述第二對焊盤12A、12B傳輸至所述第二電子元器件2。請參照圖2所示，當需要使所述第一電子元器件1接收所述控制芯片4輸出的高速信號對時，將所述第一被動元件21焊接在焊盤24A及焊盤25A上以實現(xiàn)兩焊盤24A及25A 的耦接，將所述第二被動元件22焊接在焊盤24B及焊盤25B上以實現(xiàn)兩焊盤24B及25B的耦接；并將一第三被動元件31焊接在焊盤26A及焊盤27A上以實現(xiàn)兩焊盤26A及27A的耦接，將一第四被動元件32焊接在焊盤26B及焊盤27B上以實現(xiàn)兩焊盤26B及27B的耦接。 所述控制芯片4輸出的高速信號對分別通過所述第四對焊盤24A、24B、所述第一及第二被動元件21、22、所述第五對焊盤25A、25B、所述第七對焊盤27A、27B、所述第三及第四被動元件31、32、所述第六對焊盤^AJ6B、所述第一埋孔40A、40B及所述第一對焊盤IlAUlB傳輸至所述第一電子元器件1。請參照圖3所示，當需要使所述第三電子元器件3接收所述控制芯片4輸出的高速信號對時，將所述第一被動元件21焊接在焊盤24A及焊盤25A上以實現(xiàn)兩焊盤24A及25A 的耦接，將所述第二被動元件22焊接在焊盤24B及焊盤25B上以實現(xiàn)兩焊盤24B及25B的耦接；并將所述第三被動元件31焊接在焊盤27A及焊盤28A上以實現(xiàn)兩焊盤27A及28A的耦接，將所述第四被動元件32焊接在焊盤27B及焊盤28B上以實現(xiàn)兩焊盤27B及28B的耦接。所述控制芯片4輸出的高速信號對分別通過所述第四對焊盤24A、24B、所述第一及第二被動元件21、22、所述第五對焊盤25A、25B、所述第七對焊盤27A、27B、所述第三及第四被動元件31、32及所述第八對焊盤^A、28B傳輸至所述第三電子元器件3。所述第一被動元件21與所述第二被動元件22及所述第三被動元件31與所述第四被動元件32相互對應設置，且可為電容器或電阻器，在此第一被動元件21與第二被動元件22及所述第三被動元件 31與所述第四被動元件32皆為一交流耦合電容器。在其實施方式中，所述電路板還可以根據(jù)實際需要增加耦接的電子元器件的數(shù)量，并按照上述相同的布線方式來增設多對焊盤及多個過孔來滿足與增加的多個電子元器件的連接。本發(fā)明電路板100通過單一的布線方式，依據(jù)不同需求改變第一被動元件21、第二被動元件22、第三及第四被動元件31、32耦接的位置，選擇性地將所需電子元器件連接至所述控制芯片4上，從而避免了所述電路板100上走線交叉的問題及傳輸線繞線殘段的現(xiàn)象。
權(quán)利要求
1.一種電路板，包含一第一信號層，所述第一信號層設有一耦接一第一電子元器件的第一對焊盤及一耦接一第二電子元器件的第二對焊盤；一第二信號層，所述第二信號層設有第三對至第八對焊盤，所述第四對焊盤設置在所述第三對焊盤與所述第五對焊盤之間，且所述第三對焊盤與所述第二對焊盤對應耦接，所述第七對焊盤設置在所述第六對焊盤與所述第八對焊盤之間，且所述第七對焊盤與所述第五對焊盤耦接，所述六對焊盤與所述第一對焊盤對應耦接，所述第八對焊盤耦接一第三電子元器件；及一控制芯片，所述控制芯片耦接所述第四對焊盤以傳輸一信號對；當將所述第三對焊盤及第四對焊盤耦接時，所述信號對傳輸至所述第二電子元器件； 當將所述第四及第五對焊盤耦接，且將所述第六及第七對焊盤耦接時，所述信號對傳輸至所述第一電子元器件；當將所述第四及第五對焊盤耦接，且將所述第七及第八對焊盤耦接時，所述信號傳輸至所述第三電子元器件。
2.如權(quán)利要求1所述的電路板，其特征在于所述電路板還包括一第一埋孔及一第二埋孔，所述第一埋孔耦接在所述第三對焊盤與所述第二對焊盤之間以將所述第三對焊盤與所述第二對焊盤對應耦接，所述第二埋孔耦接在所述六對焊盤與所述第一對焊盤之間以將所述六對焊盤與所述第一對焊盤對應耦接。
3.如權(quán)利要求1所述的電路板，其特征在于當所述信號對傳輸至所述第二電子元器件時，所述第三對焊盤及第四對焊盤的耦接是通過將一第一被動元件及一第二被動元件焊接在對應焊盤上實現(xiàn)的；當所述信號對傳輸至所述第一電子元器件時，所述第四及所述第五對焊盤的耦接是通過一第三被動元件及一第四被動元件焊接在對應焊盤上實現(xiàn)的，所述第六及第七對焊盤的耦接是通過一第五被動元件及一第六被動元件焊接在對應的焊盤上實現(xiàn)的，當所述信號對傳輸至所述第三電子元器件時，所述第四及第五對焊盤耦接是通過一第七被動元件及一第八被動元件焊接在對應的焊盤上實現(xiàn)的，所述第七及第八對焊盤的耦接是通過一第九被動元件及一第十被動元件焊接在對應焊盤上實現(xiàn)的。
4.如權(quán)利要求3所述的電路板，其特征在于所述第一至第十被動元件均為電阻器。
5.如權(quán)利要求3所述的電路板，其特征在于所述第一至第四被動元件均為電容器。
6.如權(quán)利要求1所述的電路板，其特征在于所述控制芯片產(chǎn)生的信號對為一高速差分信號對。
全文摘要
一種電路板包含一第一信號層、一第二信號層及一控制芯片，第一信號層設有耦接一第一電子元器件的第一對焊盤及耦接一第二電子元器件的第二對焊盤；第二信號層設有一第三至第八對焊盤，第三對焊盤與所述第二對焊盤對應耦接，第七對焊盤與第五對焊盤耦接，第六對焊盤與第一對焊盤對應耦接，第八對焊盤耦接一第三電子元器件；當將第三及第四對焊盤耦接時，控制芯片輸出的信號對傳輸至第二電子元器件，當將第四及第五對焊盤耦接，且將第六及第七對焊盤耦接時，信號對傳輸至第一電子元器件，當將第四及第五對焊盤耦接，且將第七及第八對焊盤耦接時，信號對傳輸至第三電子元器件。本發(fā)明避免了出現(xiàn)走線交叉及繞線殘段的問題。
文檔編號H05K1/02GK102348323SQ20101024244
公開日2012年2月8日 申請日期2010年8月2日 優(yōu)先權(quán)日2010年8月2日
發(fā)明者白家南, 羅世飄, 許壽國 申請人:鴻富錦精密工業(yè)(深圳)有限公司, 鴻海精密工業(yè)股份有限公司