專利名稱：：多層印刷電路板的制作方法
技術領域：
：本發(fā)明涉及在裝載多個高速高頻電路元件的情況下可降低基于電源電流的電磁感應干擾的多層印刷電路板。在裝載IC(集成電路)和LSI(大規(guī)模集成電路)等高速高頻電路元件的多層印刷電路板上，眾所周知，由于產生電磁噪聲，所以形成對該印刷電路板上裝載的電子裝置本身或其它電子裝置的EMI(電磁干擾)，存在發(fā)生錯誤動作的問題。在EMI中，特別重要的一種情況是共模噪聲，是以大地或接地作為基準電位產生的高頻源造成的電磁噪聲。但是，由于共模噪聲的估計的發(fā)生原因涉及多方面，同時各自的發(fā)生機理復雜，所以即使接近發(fā)生源，也沒有有效的對策方法。因此，以往僅有防止向作為共模噪聲的主傳輸路徑或發(fā)射天線的電纜泄漏或發(fā)射的措施。與此相對，根據最近的研究結果可以表明，在高速數字電路中的共模噪聲的最大產生原因之一是有對于印刷電路板上裝載的高速高頻電路元件的電源電流?；谠撌聦崳鳛榘l(fā)明的技術，例如有根據第273447號專利所記載的技術和根據特愿平9-253519號專利申請的技術。這些技術是這樣的，通過在線路中途插入高頻時呈現高阻抗的電感元件的電源布線來向印刷電路板裝載的高速高頻的電路元件供給直流電源，或者通過用磁性體來包圍線路的周圍，利用供電線路來提高特性阻抗，以及通過在電路元件的電源、地之間連接電容器，一方面使印刷電路板上裝載的電路元件的高速高頻工作順利地進行，一方面可防止伴隨其工作產生的高頻電源電流向整個印刷電路板的擴散。通過在高性能計算機中采用這種技術，確認可大幅度地抑制電磁發(fā)射水平，同時提高對來自外部的電的或電磁的外部干擾的抵抗能力的研究論文，例如發(fā)表在‘磁性體內藏デヵツプリソダ強化多層プリント基板’(內置磁體的去耦合強化多層印刷電路板)(電氣學會マダネティクス研究會(電氣學會磁研究會)；1997-12)，和‘Noveldecouplingcircuitenablingnotableelectromagneticnoisesuppressionandhigh-densitypackinginadigitalprintedcircuitboard’(具有顯著的電磁噪聲抑制效果和在數字印刷電路板中可密度組裝的新型去耦電路)(IEEEInternationalSymposiumonElectromagneticCompatibility(IEEE國際電磁兼容性研討會)；1998-8，Denver)等中。在上述現有技術中，采用在高頻區(qū)域提高印刷電路板的直流供電線路阻抗的線路結構(以下稱為去耦電感器)，同時為了高效率地分流伴隨電路元件的高速高頻工作產生的高頻電源電流，使用電容器(以下稱為旁路電容器)。以下，作為EMI抑制效果顯著的眾所周知的技術，說明第273447號專利的例子。圖5是表示現有技術的印刷電路板的剖面圖，圖6是表示現有技術的印刷電路板中電源層的平面圖，圖7是表示采用現有技術的電源電路的等效電路(去耦電路)的圖，圖8是說明采用現有技術的印刷電路板的高頻電源電流的擴散抑制效果的圖。如圖5的剖面圖所示，現有技術的印刷電路板由電源層101、接地層102、信號層103、磁性絕緣層104、電介質絕緣層105構成，按從上至下方向的順序，形成信號層103、電介質絕緣層105、接地層102、磁性絕緣層104、電源層101、磁性絕緣層104、接地層102、電介質絕緣層105和信號層103。其中，磁性絕緣層104由混合有磁性體的絕緣材料組成，電介質絕緣層105由只有電介質特性的絕緣材料組成。此外，在現有技術的印刷電路板的電源層101中，如圖6的平面圖所示，配置主干布線106和從主干布線106分支的支布線107，在支布線107的前端，通過布線孔(未示出)與印刷電路板的部件面(例如信號層103的表面)上安裝的IC/LSI108連接，同時在支布線107和IC/LSI108的連接部分上，與印刷電路板的部件面(例如信號層103的表面)上安裝的去耦電容器109連接。在現有技術的印刷電路板中，各IC/LSI的電源電路的等效電路如圖7所示，相對于IC/LSI110來說，其通過電源布線112與電源111連接，IC/LSI110和電源111的回路與接地層113連接。此時，在電源層的上下，由于配置了磁性絕緣層104，所以電源層上形成的電源布線的阻抗變高，如圖7所示，變?yōu)榕c插入去耦電感器(L)114等效。利用該電感器114和去耦電容器產生的電容(C)115，由于可形成低通濾波器，所以可以抑制伴隨IC/LSI110工作的供電線路中流動的高頻電源電流。而且，在電源布線112上，使用彎曲細小部分110等構成的阻抗附加電路，也可以具有增大去耦電感器的結構。在該現有技術中，由上述各圖可知，利用在布線結構中插入的電感器來阻止伴隨著IC和LSI工作的流入電源層的高頻電流，同時利用IC和LSI附近配置的旁路電容器來分流高頻電流。采用圖5～圖7所示的現有技術的印刷電路板中的高頻電源電流的擴散抑制效果如圖8所示。在圖8中，按磁場越強顏色越濃來表示印刷電路板附近的磁場分布。在圖8(a)所示的現有技術例中，由于電源層是由整塊平板組成的印刷電路板，所以高頻電源電流在整個印刷電路板上擴散，同時在一部分上用濃顏色表示作為噪聲發(fā)生源的電子裝置，而在圖8(b)所示的第273447號專利的情況中，由于對電源層進行布線，所以顯示高頻電源電流的擴散減少，來自電子裝置的共模發(fā)射也被抑制?？梢哉J為，這是由于對電源層進行布線，使來自IC和LSI的高頻電源電流的擴散減少，利用與電源布線相鄰的接地層形成帶狀線路，減少電源層(線)與信號線的電磁結合，從而減少共模電流的緣故。但是，上述第273447號專利的技術從以往的去耦技術的觀點看是完全正確的，但從實用方面看，有許多問題。第一個問題是如何發(fā)覺伴隨高速高頻工作產生的高頻電源電流。只有了解它，才可以設計去耦電感器和旁路電容器。原來，電路設計是將電路電壓、電流和阻抗中的任何兩個設定為適當值的操作，但尤其在數字電路的情況下，作為輸入信號，由于僅使用“1”和“0”兩個狀態(tài)，所以電路設計僅考慮電壓來進行，在設計上幾乎未考慮電流和阻抗。因此，實際上，從作為世界性標準的設計至用戶規(guī)格的設計，基本上對于所有的半導體IC和LSI來說，沒有進行阻抗與電流的有關特性的明確表達，也難以在不久的將來對此有明確表達。因此，不僅半導體廠家，而且在用戶中，都在考慮可以測定高頻電源電流的方法，同時正在推進向著世界范圍標準化的工作，但工作條件的設定和測定環(huán)境的設定都比較困難，因此，在設計線路上不容易進行高效率地測定。所以在目前，在估計某種程度的設計誤差后，根據可得到的特性數據，必須估計電源電流以代替高頻電源電流數據。第二個問題是基本上必須對各個半導體IC和LSI設計去耦電感器和旁路電容器的參數。為了半導體IC和LSI的高速高頻工作，必須有將伴隨它產生的高頻電源電流高效率地分流給旁路電容器的電路。作為電路設計的基礎，該電路根據半導體IC和LSI的類型及使用條件的變化應該個別地設計是理所當然的，但如上所述，在數字電路中，由于以往基本上未進行這樣的設計，所以短期內設計者的負擔加大，由于這種負擔的增加，所以設計期間變長，同時設計錯誤也增加。就是說，為了將去耦設計用于產品設計，必須有進行設計工具的改良和設計者的再教育等的準備期間。圖9是表示LSI高頻電源電流特性一例的圖。為了解決上述第一和第二問題，對于印刷電路板上裝載的所有IC和LSI來說，如圖9所示，測定高頻電源電流特性，求出作為其一個周期波形積分值的電荷量Q，考慮各個IC、LSI的容許電壓變動，必須求出必要的旁路電容器的容量。而且，根據旁路電容器與去耦電感器之間的阻抗比，計算期望的阻抗值，轉換成布線圖形長度，必須進行電源的布線設計。第三個問題是與半導體IC、LSI的高速高頻化相比，去耦電感器和旁路電容器的材料技術和制造技術滯后。例如，目前個人計算機中使用的CPU(中央處理器)的開關頻率上升至500MHz左右，在進行這樣高速開關的情況下，在構成CPU的半導體IC和LSI的電源電流中包含幾GHz以上的高次諧波。但是，在目前的電容器制造技術中，對于半導體IC和LSI電源所必需的具有0.1μF左右的靜電容量的電容器諧振頻率限制于幾十MHz以下，對于幾十MHz以上的頻率，起不到電容器的作用，而變?yōu)殡姼衅鞯墓ぷ?。為了可以進行今后的數字電路的高速化，必須提高旁路電容器的高頻特性，但不久就可以從市場得到諧振頻率達到幾GHz級的大容量小型電容器的可能性小。對于去耦電感器來說，也必須推進結構和材料方面的研究開發(fā)，而不久從市場上就可以得到有GHz左右的諧振頻率、有幾百nH左右的電感、同時電流容量可達到幾A的電感器的可能性小。在電源電路中，盡管有這樣的各種問題，但是還必須推進數字電路的高速化。因此，至少在當前需要比較容易實用化的代替措施。本發(fā)明是鑒于上述情況的發(fā)明，其第一目的在于提供這樣的多層印刷電路板，其所具有的直流供電線路結構即使在不明確表示伴隨電路高速高頻工作產生的高頻電源電流、并且即使去耦電感器和旁路電容器的高頻性能不充分的情況下，仍可以使用，而且其不過分依賴于半導體IC和LSI的類型及使用條件，可使半導體IC、LSI的電源高速高頻地工作。此外，本發(fā)明的第二目的在于提供根據半導體IC和LSI的高頻電源電流、可以抑制共模噪聲的具有直流供電線路結構的多層印刷電路板。為了解決上述問題，方案1所述的發(fā)明與多層印刷電路板有關，其特征在于，在設有電源布線的電源層的上下兩側，分別通過第一絕緣材料層與接地層層疊，而且在這些接地層的上下單側或兩側上，通過第二絕緣材料層層疊設有信號布線的信號層。此外，方案2所述的發(fā)明與方案1所述的多層印刷電路板有關，其特征在于，所述第一絕緣材料層由薄的絕緣材料構成。此外，方案3所述的發(fā)明與方案1所述的多層印刷電路板有關，其特征在于，所述第一絕緣材料層由高介電常數的薄膜構成。此外，方案4所述的發(fā)明與方案1所述的多層印刷電路板有關，其特征在于，所述接地層由通孔和布線孔以外的切除或不包括獨立布線的整面平板的導體層構成。此外，方案5所述的發(fā)明與方案1所述的多層印刷電路板有關，其特征在于，所述電源布線有在電路電流產生的電壓降達到預定值以下的線路寬度和使該電源布線的特性阻抗達到預定值以下的線路寬度中較寬的線路寬度。此外，方案6所述的發(fā)明與方案5所述的多層印刷電路板有關，其特征在于，所述電源布線由所述電源層內的直流電源輸入端子和各電路元件之間設置的獨立線路結構構成，對于該電路元件所對應的電源電流包含的高頻成分的該線路上的波長，具有乘以由該線路終端條件確定的值以上的長度。此外，方案7所述的發(fā)明與方案5或方案6所述的多層印刷電路板有關，其特征在于，所述電源布線由在一定面積內具有一定寬度的可包含最長布線的線路圖形構成。此外，方案8所述的發(fā)明與方案7所述的多層印刷電路板有關，其特征在于，所述線路圖形由彎曲的細布線構成。此外，方案9所述的發(fā)明與方案5至8其中任何一項所述的多層印刷電路板有關，其特征在于，所述電源布線在電路元件的連接點和接地層之間、以及該電源布線連接的直流電源輸入端子和接地層之間連接各自的電容器。此外，方案10所述的發(fā)明與方案9所述的多層印刷電路板有關，其特征在于，所述電源布線在電路元件側用在電源電流包含的高頻成分的高頻帶中具有低特性阻抗的電容器作為終端，而在直流電源輸入端子側，用在所述電源電流包含的高頻成分的低頻帶中具有低特性阻抗的電容器作為終端。此外，方案11所述的發(fā)明與方案5至10的其中任何一項所述的多層印刷電路板有關，其特征在于，連接所述直流電源輸入端子和外部電源單元的直流供給電纜有比所述電源布線高的共模阻抗。此外，方案12所述的發(fā)明與方案1所述的多層印刷電路板有關，其特征在于，所述第二絕緣材料層由玻璃環(huán)氧樹脂板構成。此外，方案13所述的發(fā)明與方案1所述的多層印刷電路板有關，其特征在于，所述第二絕緣材料層由陶瓷板構成。在本發(fā)明中，形成用接地層夾住電源層的低阻抗線路結構的理由如下。就是說，對于印刷電路板上裝載的IC、LSI等那樣的高速高頻電路元件來說，理想的直流電源形態(tài)是在整個寬頻帶中內部阻抗有充分小的值，并對每個IC、LSI等電路元件設置這樣的電源。因此，使伴隨著IC、LSI等電路元件的高速高頻工作的高頻電源電流順利地接地，其結果是，可以抑制信號波形的失真，同時通過共用直流電源，可以排除由于電壓穩(wěn)定性劣化造成的IC、LSI等電路元件的相互間的干擾。但是，對每個電路元件單獨設置電源的方法使電路部件數增大，裝置的成本上升，同時裝置的尺寸增大，而且，由于產生裝置的故障概率高的問題，所以不現實。因此，在比較小規(guī)模的電子裝置的情況下，除非特別需要，同一電壓的電源大多集中成一個。就是說，印刷電路板使用的直流電源一般是用與印刷電路板獨立的單元來產生，通過不受高頻影響的電線來供給。因此，在這種形態(tài)下必須形成對印刷電路板供給的直流電源，以便在印刷電路板內按接近上述理想的形式供給IC和LSI。在接近理想的形式中，為了分配直流電流，可考慮大致劃分為兩種方法。一種方法是優(yōu)先進行直流電源的單獨設置，同時盡可能降低電源阻抗的考慮方法，包括在以往的電源層上形成附加阻抗電路的方法(例如，參照特愿平8-137904號公報)。另一種考慮方法是優(yōu)先進行電源的低阻抗化，同時保持電源獨立性的方法，本發(fā)明是基于后一種考慮方法。按照本發(fā)明的結構，通過象上述那樣構成多層印刷電路板，對于印刷電路板上裝載的IC、LSI等電路元件來說，由于外表上可以分別地供給理想的直流電源，所以對IC、LSI等電路元件的高速工作來說可以排除因電源部分造成的制約因素，同時可以抑制流過高頻電流的印刷電路板的供電線路和信號線路之間的電磁耦合，以及從印刷電路板的供電線路向裝置內的供電電纜的高頻電流的流動。由此，保證印刷電路板上裝載的IC、LSI等電路元件的高速高頻工作，同時抑制以數字裝置為主的來自高速高頻電子裝置的電磁發(fā)射，此外，可以提高對來自外部的電的或電磁干擾的抗干擾能力。圖1是表示本發(fā)明一實施例的多層印刷電路板結構的剖面圖。圖2是表示本發(fā)明一實施例的多層印刷電路板中電源層結構的平面圖。圖3是表示彎曲細布線例的圖。圖4是說明帶狀線路結構的圖。圖5是現有技術的印刷電路板的剖面圖。圖6是表示現有技術的印刷電路板中電源層的平面圖。圖7是表示采用現有技術的電源電路的等效電路(去耦電路)的圖。圖8是說明采用現有技術的印刷電路板中的高頻電源電流的擴散抑制效果的圖。圖9是表示LSI的高頻電源電流特性一例的圖。以下，參照本發(fā)明的實施例。說明采用實施例來進行。圖1是表示本發(fā)明一實施例的多層印刷電路板結構的剖面圖，圖2是表示本發(fā)明一實施例的多層印刷電路板中電源層結構的平面圖，圖3是表示彎曲細小布線例的圖，圖4是說明帶狀線路結構的圖。如圖1所示，本例的多層印刷電路板由電源層1、接地層2、信號層3、電源絕緣材料層4和基體絕緣材料層5構成。在本例中，按從上到下方向的順序，形成信號層3、基體絕緣材料層5、接地層2、電源絕緣材料層4、電源層1、電源絕緣材料層4、接地層2、基體絕緣材料層5和信號層3，但也可以形成減少一個信號層3和基體絕緣材料層5的結構。電源層1是利用銅箔圖形從直流電源輸入端子形成對各電路元件的電源布線的層。接地層2是利用銅箔形成的用于接地的層，期望形成通孔和布線孔以外的切除或不包括獨立布線的整面平板。信號層3是利用銅箔圖形形成對各電路元件的信號線路的層。電源絕緣材料層4是將電源層1和接地層2進行絕緣的絕緣材料層，由具有大介電常數的充分薄的絕緣材料來形成。基體絕緣材料層5構成印刷電路板的基體層，同時也是對信號層5和接地層3進行絕緣的絕緣材料層。如圖2所示，本例中的電源層1由電源布線6、彎曲細小的布線7和直流電源輸入端子8組成。各電源布線6由銅箔圖形構成，在一端上通過通孔和布線孔(未示出)與印刷電路板部件面(例如信號層3的表面)上安裝的IC/LSI9連接，而另一端與直流電源輸入端子8連接。在一部分電源布線6上，也有設置彎曲細小布線7的情況。在電源布線6和IC/LSI9的連接部分上，通過通孔和布線孔(未示出)，與印刷電路板部件面(例如信號層3的表面)上安裝的旁路電容器10連接。而且，在直流電源輸入端子8上，通過通孔和布線孔(未示出)，與印刷電路板部件面(例如信號層3的表面)上安裝的終端電容器11連接。在直流電源輸入端子8上，通過直流供給電纜13與外部設置的電源單元12連接。在電源布線6上，在一定的面積內，使用具有一定寬度的可以包含最長布線的線路圖形。作為這種線路圖形的例子，例如有如圖3所示的形成彎曲細小狀的線路圖形，有彎曲細小布線14。該線路圖形與單純地連接兩點之間的直線狀的布線圖形相比，可以有效地增加線路長度。電源布線的特性阻抗是線路寬度越寬就越低，線路和接地層之間的間隔越窄就越低，此外，線路和接地層之間的絕緣材料的介電常數越大就越低。保證電源布線特性阻抗的頻率下限與線路長度成比例地下降。此外，可以某種程度保證電源布線特性阻抗的頻率上限由于在使用一般的玻璃纖維強化環(huán)氧樹脂材料的印刷電路板中有望達到幾GHz，所以在某個頻率以上的高頻區(qū)域中可以形成低阻抗的線路。再有，電源布線的形狀不限于圖3所示的彎曲細小布線，按照比單純的兩點間直線布線長度(主布線長度)長的布線方法，也可以是任意的形狀。在進行電源層設計的情況下，在印刷電路板材料設計時決定線路和接地層之間的間隔以及絕緣材料的介電常數，接著，根據消耗功率將印刷電路板上裝載的半導體IC和LSI自由分類，在對各個組決定了電源布線的線路寬度后，依據適當的規(guī)則進行布線設計，根據其結果，選定每個半導體IC、LSI的旁路電容器，通過比較簡單的作業(yè)，就可以進一步設計。與旁路電容器的選定有關，為了保證電源布線的高頻帶的阻抗，其選定自由度高，因此可認為造成成本增加和設計錯誤的可能性小。在本例中，在電源布線的寬度達到某種程度后，通過將電源層1和接地層2之間的電源絕緣材料層4形成得薄，使電源布線的特性阻抗在寬范圍的高頻帶中下降。如圖4所示的電源布線那樣，通過將電源布線作為帶狀導體15，將接地層作為上下的接地導體16，將電源絕緣材料層作為接地絕緣體17的帶狀線路，可求出這種情況下的電源布線的特性阻抗。這種情況下的帶狀線路的特性阻抗(Zo)通過采用眾所周知的以下的簡易等式就可以容易地決定。t帶狀導體的厚度a帶狀導體的寬度b接地絕緣體的厚度但是0.05＜t/b＜0.5εr夾住帶狀導體的絕緣體的介電常數(=有效介電常數εeff)作為降低電源布線的特性阻抗的方法，為了使電源絕緣材料層4形成得薄，例如可以利用印刷(噴涂)方法來形成，可以使用薄膜或厚膜的電介質構成的絕緣材料。而且，在本例中，通過提高形成電源絕緣材料層4的絕緣材料的介電常數，可進一步降低特性阻抗。具體地說，例如，可以采用用高介電常數材料構成的絕緣膜夾住電源布線，而且從其兩側利用接地層進行層疊，形成多層印刷電路板的方法。這樣一來，在同一布線寬度的情況下，決定電源布線的特性阻抗變得非常小的多層印刷電路板結構，而且，在按消耗功率分類印刷電路板上裝載的IC、LSI等電路元件的組中，從允許電流的角度來決定最小布線寬度。決定布線寬度的其它條件有特性阻抗值，但對于它來說，也按消耗功率來分組，根據式(1)來決定最小布線寬度。實際上，從這樣決定的布線寬度中采用其中任何一個寬度值都可以。利用電源布線的線路長度來規(guī)定保證特性阻抗值的最低頻率。具體地說，在比預計電介質產生的波長縮短的為原波長的1/4或1/2的情況下，大致可保證特性阻抗。達到波長的1/4還是達到1/2取決于線路的終端條件(斷路或短路)。在圖1的例中，由于供電線路的兩端以具有充分低阻抗的(例如，0.1歐姆左右)電容器作為終端，所以這種情況下的線路長度為1/2波長。在IC、LSI等電路元件側的電源布線中使用的電容器以比較高的頻率區(qū)域(例如，從30MHz至100MHz)的供電線路作為終端，而在印刷電路板的直流電源輸入端子側的電源布線中使用的電容器以比較低的頻率區(qū)域(例如，從150KHz至30MHz)的供電線路作為終端。因此，在這些電路元件側將伴隨半導體IC、LSI的高速高頻工作的高頻電源電流平滑地分流給旁路電容器和電源布線，同時利用特性阻抗的差，可以抑制從電源布線高頻區(qū)域至低頻區(qū)域的寬頻帶的電源電流向印刷電路板供給的直流流入直流電源輸入端子8中。此外，為了使得從印刷電路板的直流電源輸入端子8難以向直流供給電纜13泄漏高頻電流，需要使直流供給電纜13的共模阻抗充分大(例如幾十歐姆以上)。以上，按照附圖詳細說明了本發(fā)明的實施例，但具體的結構并不限于這些實施例的結構，所有不脫離本發(fā)明主要精神范圍的設計變更等都包括在本發(fā)明內。例如，作為構成基體絕緣材料層5的絕緣材料，可以使用玻璃環(huán)氧樹脂板，也可以使用陶瓷板。形成電源絕緣材料層4的薄膜電介質可以利用鍍敷來形成，也可以利用濺射來形成膜厚相同的電介質。如以上說明，按照本發(fā)明，對于多層印刷電路板上裝載的半導體IC和LSI等電路元件來說，可以按與分別設置低阻抗獨立電源情況相同的狀態(tài)供給直流電源，同時不阻礙印刷電路板上裝載的IC、LSI等電路元件的高速高頻工作，可以抑制以數字裝置為主的來自高速高頻電子裝置的電磁發(fā)射，而且，可以提高對來自外部的電的或電磁干擾的抗干擾能力。權利要求1．一種多層印刷電路板，其特征在于，在設有電源布線的電源層的上下兩側，分別通過第一絕緣材料層層疊接地層，而且在這些接地層的上下單側或兩側上，通過第二絕緣材料層層疊設有信號布線的信號層。2．如權利要求1所述的多層印刷電路板，其特征在于，所述第一絕緣材料層由薄的絕緣材料構成。3．如權利要求1所述的多層印刷電路板，其特征在于，所述第一絕緣材料層由高介電常數的薄膜構成。4．如權利要求1所述的多層印刷電路板，其特征在于，所述接地層由通孔和布線孔以外的切除或不包括獨立布線的整面平板的導體層構成。5．如權利要求1所述的多層印刷電路板，其特征在于，所述電源布線的寬度為使電路電流產生的電壓降達到預定值以下的線路寬度和使該電源布線的特性阻抗達到預定值以下的線路寬度中的較寬的一個線路寬度。6．如權利要求5所述的多層印刷電路板，其特征在于，所述電源布線由所述電源層內的直流電源輸入端子和各電路元件之間設置的獨立線路結構構成，對于該電路元件所對應的電源電流包含的高頻成分來說，其在該線路上的波長具有比乘以由該線路終端條件確定的值更大的長度。7．如權利要求5或6所述的多層印刷電路板，其特征在于，所述電源布線由在一定面積內具有一定寬度的可包含最長布線的線路圖形構成。8．如權利要求7所述的多層印刷電路板，其特征在于，所述線路圖形由彎曲的細布線構成。9．如權利要求5至8中任何一項所述的多層印刷電路板，其特征在于，所述電源布線在電路元件的連接點和接地層之間、以及該電源布線連接的直流電源輸入端子和接地層之間連接各自的電容器。10．如權利要求9所述的多層印刷電路板，其特征在于，所述電源布線在電路元件側用在電源電流包含的高頻成分的高頻帶中具有低特性阻抗的電容器作為終端，而在直流電源輸入端子側，用在所述電源電流包含的高頻成分的低頻帶中具有低特性阻抗的電容器作為終端。11．如權利要求5至10中任何一項所述的多層印刷電路板，其特征在于，連接所述直流電源輸入端子和外部電源單元的直流供電電纜有比所述電源布線高的共模阻抗。12．如權利要求1所述的多層印刷電路板，其特征在于，所述第二絕緣材料層由玻璃環(huán)氧樹脂板構成。13．如權利要求1所述的多層印刷電路板，其特征在于，所述第二絕緣材料層由陶瓷板構成。全文摘要在裝載多個高速、高頻電路元件的多層印刷電路板中降低基于電源電流的電磁感應干擾。本發(fā)明所公開的多層印刷電路板具有這樣的結構,在設有電源布線6的電源層1的上下兩側上分別通過電源絕緣材料層4層疊接地層,而且在這些層的上下單側或兩側上通過基體絕緣材料層5層疊設有信號布線的信號層3。文檔編號H05K9/00GK1284835SQ00121558公開日2001年2月21日申請日期2000年8月10日優(yōu)先權日1999年8月13日發(fā)明者遠矢弘和,吉田史朗申請人:日本電氣株式會社