LVDS圖像產生模塊4根據LVDS圖像產生方式參數，與RGB解碼參數(6bit、8bit、10bit、12bit色階設置)將同步后的LVDS link信號進行RGB解碼，獲得各圖像信號源各link的RGB圖像信號；
[0081 ] (6)V-BY-0NE圖像恢復模塊5根據LVDS圖像產生方式參數和V-BY-ONE模組Iane數，對各圖像信號源各link的RGB數據進行組合，生成原始的V-BY-ONE圖像;并將該圖像數據依次的輪流的分配到各個link上，生成并行的標準的多l(xiāng)ink的V-BY-ONE圖像數據，以及與之對應的V-BY-ONE Iane時序，包括VSync、HSync、DE;
[0082]不同顯示Lane數的V-BY-ONE模組，模塊5分配輸出V-BY-ONE圖像的I ink數也不同；當被點屏的模組為4Lane V-BY-ONE模組時，模塊5將全部V-BY-ONE圖像數據放到單個link上輸出，即為單link形式數據輸出，由此可同時點亮8塊41ane模組；
[0083]當被點屏的模組為8LaneV_BY_0NE模組時，模塊5則將原始V-BY-ONE圖像分配到2個I i nk RGB信號輸出，即雙I i nk形式數據輸出，從而I i nk I?I i nk8為四對相同的雙I i nk數據，由此可同時點亮4塊41ane模組；
[0084]當被點屏V-BY-ONE模組的每行圖像數據為(1、2、3、……、3838、3839、3840)，則分配的雙link數據形式如下所示:
[0085]Linkl:(1、3、5、……、3835、3837、3839)
[0086]Link2:(2、4、6、……、3836、3838、3840)
[0087]當被點屏的模組為161aneV_BY_0NE模組，則模塊5將原始V_BY_0NE圖像分配成四I ink形式數據輸入，如下所示:
[0088]Linkl:(1、5、9、……、3829、3833、3837)
[0089]Link2:(2、6、10、……、3830、3834、3838)
[0090]Link3: (3、7、11、……、3831、3835、3839)
[0091]Link4:(4、8、12、……、3832、3836、3840)
[0092]當被點屏的模組為321aneV-BY-ONE模組，則模塊5將原始V-BY-ONE圖像分配成八I ink形式數據輸入，如下所示:
[0093]Linkl:(l、9、……、3825、3833)
[0094]Link2:(2、10、……、3826、3834)
[0095]Link3:(3、ll、……、3827、3835)
[0096]Link4:(4、12、……、3828、3836)
[0097]Link5:(5、13、……、3829、3837)
[0098]Link6:(6、14、……、3830、3838)
[0099]Link7:(7、15、……、3831、3839)
[0100]Link8:(8、16、……、3832、3840);
[0101](7) V-BY-ONE各Lane圖像數據產生模塊6根據V-BY-ONE模組lane數、V-BY-ONE模組分屏模式設置參數，對上述標準化的各link RGB數據和時序進行數據排列方式轉換，獲得V-BY-ONE數據格式的各lane數據及時序;該模塊6輸出8路的混合4個lane的數據的信號，以及與各lane數據對應的時序；
[0102]該時序信號的特性參數，包括前肩、后肩、有效值以及脈寬均與上述各link的RGB信號時序保持同步；
[0103]上述數據轉換能同步并行的無延遲的進行，對于不同的lane數類型、不同的分屏方式子類型的V-BY-ONE模組，V-BY-ONE各Lane圖像數據產生模塊6輸出的lane數據信號形式如下:
[0? CM]當被點屏的模組為4Lane不分屏的4k分辨率模組時，模塊6輸出的Iane數據信號形式(對應于輸入端的單I ink數據形式)為:
[0105] Iane數據1: (1、2、3、4、……、3837、3838、3839、3840)；
[0? 06]當被點屏的模組為41ane兩分屏的4k分辨率模組時，模塊6輸出的Iane數據信號形式(對應于輸入端的單I ink數據形式)為:
[0107]Iane數據1:(1、2、1921、1922、……、1919、1920、3839、3840);
[0108]對于41ane模組，模塊6可同時輸出8路相同的lane數據I信號復制，可同時點亮8塊41ane模組。
[0? O9 ]當被點屏的模組為8 Iane不分屏的4k分辨率模組時，模塊6輸出的Iane數據信號形式(對應于輸入端的雙I ink數據形式)為:
[0110]Iane 數據 1:
[0111](1、2、3、4、9、10、11、12、……、3833、3834、3835、3836);
[0112]Iane 數據 2:
[0113](5、6、7、8、13、14、15、16、……、3837、3838、3839、3840);
[0?14]當被點屏的模組為8 Iane兩分屏的4k分辨率模組時，模塊6輸出的Iane數據信號形式(對應于輸入端的雙I ink數據形式)為:
[0115]Iane數據1:(1、2、3、4、……、1917、1918、1919、1920);
[0116]Iane數據2: (1921、1922、1923、1924、……、3837、3838、3839、3840);
[0?17]當被點屏的模組為81ane四分屏的4k分辨率模組時，模塊6輸出的Iane數據信號形式(對應于輸入端的雙I ink數據形式)如下:
[0118]lane數據1:(1、2、961、962、3、4、963、964、……、959、960、1919、1920);
[0119]Iane 數據 2:
[0120](1921、1922、2881、2882、1923、1924、2883、2884、……、2879、2880、3839、3840);
[0121]對于在Slane模組，模塊6可同時輸出4路相同的lane數據1、2信號復制，即可同時點亮4塊8 lane模組。
[0122]當被點屏的模組為16lane八分屏的4k分辨率模組時，模塊6輸出的Iane數據信號形式(對應于輸入端的四I ink數據形式)為:
[0123]Iane 數據 1:
[0124](1、2、481、482、3、4、483、484、……、479、480、959、960);
[0125]Iane 數據 2:
[0126](961、962、1441、1442、963、964、1443、1444、……、1439、1440、1919、1920);
[0127]Iane 數據 3:
[0128](1921、1922、2401、2402、1923、1924、2403、2404、……、2399、2400、2879、2880);
[0129]Iane 數據 4:
[0130](2881、2882、3361、3362、2883、2884、3363、3364、……、3359、3360、3839、3840);
[0131 ]對于161ane模組，模塊6可同時輸出2路相同的Iane數據I?4信號復制，可同時點亮2塊161ane模組。
[0132]當被點屏的模組為32lane十六分屏的4k分辨率模組時，其模塊6輸出的lane數據信號形式(對應于輸入端的八link數據形式)為:
[0133]lane 數據 1:
[0134](1、2、241、242、3、4、243、244、……、237、238、437、438、239、240、479、480);
[0135]Iane 數據 2:
[0136](481、482、721、722、483、484、723、724、……、717、718、957、958、719、720、959、960)；
[0137]Iane 數據 3:
[0138](961、962、1201、1202、963、964、1203、1204、……、I137、I138、1437、1438、I139、1200、1439、1440);
[0139]Iane 數據 4:
[0140](1441、1442、1681、1682、1443、1444、1683、1684、……、1677、1678、1917、1918、1679、1680、1919 1920)；
[0141]Iane 數據 5:
[0142](1921、1922、2161、2162、1923、1924、2163、2164、……、2157、2158、2397、2398、2159、2160、2399、2400);
[0143]Iane 數據 6:
[0144](2401、2402、2641、2642、2403、2404、2643、2644、……、2637、2638、2877、2878、2639、2640、2879、2880);
[0145]Iane 數據 7:
[0146](2881、2882、3121、3122、2883、2884、3123、3124、……、3117、3118、3357、3358、3119、3120、3359、3360);
[0147]Iane 數據 8:
[0148](3361、3362、3661、3662、3363、3364、3663、3664、……、3357、3358、3837、3838、3359、3360、3839、3840);
[0149]對于321ane模組，模塊6可同時輸出I路的lane數據I?8信號復制，可同時點亮I塊32 lane 模組。
[0150]如此將RGB數據排列到各路輸出的Lane數據信號線上，使得每四個lane的數據依次交替的混合排列在每路數據信號上;對于其他的各種lane數和分屏模組的模組，以及對于8k或1k分辨率的模組，模塊6排列和輸出lane數據形式的操作原理與上訴相同。
[0151 ] (8)在上述與Iane數據對應的時序的控制下，V-BY-ONE圖像同步模塊7對V-BY-ONE各Lane圖像數據產生模塊6輸出的各路lane數據進行緩存以及同步處理，以確保點屏的各Iane信號完全保持同步；
[0152]為了適應V-BY-ONE模組高分辨率、高場頻、嚴格的圖像時序的特性，導致模塊6輸出的lane數據信號較多，且每路圖像的數據量很大，數據處理時鐘速度很高，在具體的電子器件(FPGA、ASIC或高速PCB)上實現(xiàn)時，其各路輸出的數據信號可能在該器件的不同區(qū)域上完成操作，由于器件內部工藝或外部工作環(huán)境的差異或變化，在不同區(qū)域完成的操作之間具有號相位差異、時序差異、電氣差異；
[0153]為確保后續(xù)模塊可靠穩(wěn)定的工作、確保點屏的各lane信號嚴格保持同步，通過模塊7進行緩存和同步;模塊7