專利名稱：產(chǎn)生復(fù)合視頻信號的雙工作方式存儲器的制作方法
本申請是專利申請?zhí)枮?6101887(發(fā)明名稱“畫中畫顯示器的視頻信號處理系統(tǒng)”)的發(fā)明專利申請的分案申請。
本申請是關(guān)于一種用于產(chǎn)生復(fù)合視頻信號的雙工作方式存儲器。
在畫中畫顯示器中，由副信號所產(chǎn)生的縮小的且因而使分辨力降低的影像嵌入到由主信號產(chǎn)生的影像中的某一部份。關(guān)于具有畫中畫顯示器的電視接收機(jī)在美國專利第4，298，891號題為“電視接收機(jī)”的專利中有所說明。
典型的畫中畫電視接收機(jī)使用相互獨(dú)立的調(diào)諧器、中頻放大器和視頻信號解調(diào)器，以獲得兩組亮度及色差信號，一組供主影像用，另一組供副影像用。一般來說，副信號通過防混疊濾波器處理，并進(jìn)行行和場的輔助取樣，以產(chǎn)生代表縮小影像的信號。
防混疊濾波器用來降低信號在水平(行)及垂直(場)方向上的信號帶寬，以降低由輔助取樣所引起的失真成份。這些失真成份也稱為混疊失真。當(dāng)以低于公認(rèn)的奈奎斯特準(zhǔn)則所訂的頻率對一信號取樣時，會產(chǎn)生混疊誤差成份?；殳B成份的頻率在原信號的頻率范圍內(nèi)，并在輔助取樣信號的頻譜之外，通過輔助取樣過程轉(zhuǎn)換為在輔助取樣信號的頻譜內(nèi)不同頻率的成份。盡管防混疊濾波器為輔助取樣系統(tǒng)中所必須，但卻可能帶有使再生影像線條模糊的副作用。
典型的畫中畫電視接收機(jī)含有遠(yuǎn)較標(biāo)準(zhǔn)單影像接收機(jī)為多的電路，因此制造成本高。此外電路大部分為存儲器，諸如電荷耦合器件或隨機(jī)存取存儲器(RAM)等，以儲存輔助取樣影像的一場或更多場的圖像信息。存儲器還用來使副信號與主信號適當(dāng)同步，以再生穩(wěn)定的副影像。
副圖像取樣樣品與副信號同步寫入存儲器中，并與主信號同步地從存儲器中讀出，以供顯示。由于主、副信號可能不相關(guān)連，故該系統(tǒng)需要同時在存儲器中寫入樣品及從存儲器中讀出取樣樣品。存儲器的合理設(shè)計(jì)可避免使該讀出-寫入對立的存儲器裝置過于昂貴。
存儲器成本的另一因素是需要相當(dāng)大數(shù)量的像素儲存單元，以儲存副影像樣品。例如，具有取樣頻率為彩色副載波頻率的四倍的NTSC數(shù)字電視接收機(jī)產(chǎn)生每行910個取樣樣品。視頻信號的一場圖像包含262.5行。如以1∶3的比率在行及場上對影像輔助取樣，且如僅處理70%的行及每行上75%的取樣樣品，則每一場圖像產(chǎn)生13，935個像素。由于每一像素可包含八比特位數(shù)的亮度信息及六比特位數(shù)的色彩信息，故一個畫中畫系統(tǒng)需要195，090個比特位數(shù)的存儲器，以儲存縮小的副信號的一場圖像。
本發(fā)明目的是提供一種用于產(chǎn)生復(fù)合視頻信號的雙工作方式存儲器。
本發(fā)明體現(xiàn)在一種設(shè)備中，該設(shè)備響應(yīng)于主視頻信號源和副視頻信號源，以便將所述副視頻信號與所述主視頻信號的一部分進(jìn)行非相加組合從而形成復(fù)合信號，其中所述副視頻信號被實(shí)現(xiàn)為一個嵌入在所述主視頻信號代表的畫面影像之中的畫面影像，其特征在于該設(shè)備包括存儲器裝置，用于至少存儲一場所述副視頻信號，所述存儲器裝置被控制用于在第一預(yù)定時間間隔內(nèi)讀所述被存儲的副視頻信號，并被控制在不同于所述讀時間間隔的第二時間間隔內(nèi)存儲所述副視頻信號;處理裝置;緩沖存儲器裝置;定時和控制裝置，用于交替地控制所述緩沖存儲器裝置，以便在第一種工作方式下，與所述副視頻信號源和所述處理裝置配合工作，從而產(chǎn)生和存儲垂直向輔助取樣的副視頻信號，在第二種工作方式下，與作為取樣速率緩沖器的所述存儲器裝置配合工作，從而將輔助取樣的副視頻信號提供到所述存儲器裝置;一種裝置，與所述存儲器裝置和所述主視頻信號源相連接，用于組合從所述存儲器裝置讀出的所述副視頻信號與所述主視頻信號。上述的本發(fā)明主要是基于將同一個行存儲器在第一種工作方式下用于實(shí)現(xiàn)垂直信號平均;然后在第二種工作方式下則用作將信息寫入場存儲器的緩沖存儲器(顯然，本分案申請的發(fā)明具有完全不同于原申請的發(fā)明的發(fā)明構(gòu)思)。


圖1為含有本發(fā)明一個實(shí)例的畫中畫電視接收機(jī)的整體方塊圖。
圖2A及2B分別為適用於圖1所示接收機(jī)中的亮度及色度行信號處理器的方塊圖。
圖3A及3B分別為適用於圖1所示接收機(jī)中的亮度及色度場信號處理器的方塊圖。
圖4為可用於圖1所示接收機(jī)中的數(shù)據(jù)編碼器的方塊圖。
圖5為適用於圖1所示接收機(jī)中的存儲器輸入地址及時鐘信號產(chǎn)生器的方塊圖。
圖6為可用於圖1所示接收機(jī)中的數(shù)據(jù)解碼器的方塊圖。
圖7為適用於圖1所示接收機(jī)中的存儲器輸出地址及時鐘信號產(chǎn)生器的方塊圖。
圖8為時序圖，它有助於說明圖1所示接收機(jī)的作用。
在附圖中，寬箭頭代表多比特并行數(shù)字信號的母線。線箭頭代表攜帶模擬信號或單比特位數(shù)的數(shù)字信號的連接線。視裝置的處理速度而定，在某些信號路徑中可能需要補(bǔ)償延遲器。精通數(shù)字電路設(shè)計(jì)的工程設(shè)計(jì)人員懂得在特定系統(tǒng)中何處需要這類延遲器。
圖1以方塊圖形式示出畫中畫處理電路的主要元件。代表主畫面影像的視頻信號來自信號源40。信號源40可包含接收廣播電視信號用的天線，和普通電視接收機(jī)中所有必需的處理電路，如用於產(chǎn)生紅R、綠G、藍(lán)B彩色信號，以驅(qū)動顯示裝置(未繪出)的電路等。主信號源40提供主RGB信號至多工器38的第一組信號輸入端。同時，主信號源40產(chǎn)生主信號行同步MAINHSYNC及場同步MAINVSYNC信號，輸送到畫中畫付信號取樣及同步處理電路11。
副信號源10包含如普通數(shù)字電視接收機(jī)的調(diào)諧器，IF(中頻)放大器，視頻檢波器，同步分離電路，以及亮度/色度信號分離電路等。副信號源分別提供八比特位數(shù)的副亮度及色度信號YA及CA。付信號源10的電路還產(chǎn)生副行及場同步脈波(分別為AUX HSYNC及AUX VSYNC)，以及一個時鐘信號4FSC。時鐘信號在相位上鎖定于副信號的色同步脈沖成份，並具有彩色副載波頻率fSC4倍的頻率4fSC。
副亮度及色度信號YA及CA加到畫中畫輔助取樣及同步處理電路11。取樣及同步電路11減少了亮度Y及色度CA成份的信息/內(nèi)容，因?yàn)楦毙盘枌⒈辉偕梢粋€縮小的影像畫面。電路11還控制副信號成份，將其置換到主信號的預(yù)定順序行數(shù)的預(yù)定部份中。
電路11輸出的副亮度及色度取樣樣品加到數(shù)字與模擬轉(zhuǎn)換器(DAC)及矩陣電路36，將副數(shù)字亮度及色度信號相應(yīng)地轉(zhuǎn)為模擬信號，並以適當(dāng)?shù)谋壤龑⑦@些信號混合，以產(chǎn)生紅R、綠G、及藍(lán)B彩色信號，用以驅(qū)動圖像顯示裝置(未繪出)。這些RGB彩色信號輸送到多工器38的第二組輸入端。
多工器38響應(yīng)來自電路11的一個控制信號MUXCONTROL，以交替選擇輸出來自信號源10的主彩色信號和來自DAC及矩陣電路36的副彩色信號至彩色圖像顯示裝置，以產(chǎn)生畫中畫顯示。
信號源10輸出的信號YA及CA加到電路11的行信號處理器14。同時，由觀看者控制的一個峰化電平源12提供數(shù)字峰化信號PL到行處理器14。例如，該峰化電平源可以是四位置開關(guān)。其峰化信號PL可為0、1/4、1/2或1。存儲器輸入地址及時鐘信號產(chǎn)生器20(下述)提供的時鐘信號4FSC、2FSC、4FSC/5及FSC/5經(jīng)母線CS1送至處理器14。時鐘信號4FSC、2FSC、4FSC/5分別具有彩色副載波頻率的四倍、二倍、五分之四倍及五分之一倍的頻率。
圖2A及2B的方塊圖，分別示出水平行處理器14的亮度及色度部份。在圖2A中，副亮度信號YA及時鐘信號4FSC加到FIR低通濾波器210。低通濾波器210為普通設(shè)計(jì)，並具有由以下等式所確定的轉(zhuǎn)移函數(shù)H(Yh)H(Yh)＝(1+Z-2)2＊(1+Z-3)2/16。
其中Z表示普通的Z變換記法，及Z-i代表等於4FSC時鐘信號的i周期的延遲時間。濾波器210為防混疊濾波器。該濾波器衰減與低頻成份相對的副亮度信號YA的高頻成份，以降低副亮度信號輔助取樣時帶來的混疊失真。
濾波器210輸出的樣品值加到鎖存器212，該鎖存器212由地址及時鐘信號產(chǎn)生器20所輸出的4FSC/5時鐘信號定時啟閉。因此，鎖存器212對經(jīng)濾波器濾波的亮度信號進(jìn)行取樣，以產(chǎn)生在頻率4FSC/5上的亮度取樣樣品，此頻率相當(dāng)於加在其輸入端上的樣品頻率4FS取樣率的1/5。鑒于NTSC的取樣頻率在14.32MHz附近，低通濾波器210的頻率響應(yīng)設(shè)置3dB點(diǎn)約在750Hz處，截止點(diǎn)約在2.3MHz處。根據(jù)奈奎斯特取樣準(zhǔn)則，以4FSC/5頻率對NTSC信號取樣的最大信號頻率為1.43MHz。故低通濾波器210僅部份消除了混疊成份，但，折回到所需信號頻譜上的混疊成份已大為降低。
4FSC/5時鐘信號僅在每一水平行的有效部份的約80%期間起作用，以防止處理消隱信息。在每一行副信號視頻取樣樣品，僅有128個亮度樣品。
由鎖存器212輸出的輔助取樣副亮度信號加到峰化濾波器220。4FSC/5時鐘信號及觀看者控制的峰化電平信號PL也同時加到峰化濾波器220。精通濾波器設(shè)計(jì)的工程設(shè)計(jì)人員可從圖2看出此濾波器的轉(zhuǎn)移函數(shù)TP可由下式以Z變換記法表示。
TP＝Z-1+PL(-1+2Z-1-Z-2)峰化濾波器放大與低頻成份相對的經(jīng)濾波和輔助取樣的亮度信號中的高頻成份。此濾波器具有銳化再生影像的垂直邊緣的作用。峰化濾波器放大混疊成份所折回處的輔助取樣副信號的那一部份。將含有混疊成份在內(nèi)的頻譜一起放大看起來似乎不當(dāng)。然而，主觀的測試發(fā)現(xiàn)，由含有特定的低通濾波器210及峰化濾波器220的系統(tǒng)所產(chǎn)生的影像比無峰化濾波器時所產(chǎn)生的影像悅目。而且，經(jīng)調(diào)整四個可供選擇的峰化電平值，觀看者可通過增加或降低高頻成份的峰化量，以產(chǎn)生最悅目的影像畫面。注意，使用零值峰化電平PL時，由混疊成份所產(chǎn)生的失真最小，然而，高空間分辨率的影像成份的亮度或?qū)Ρ榷葏s較低。增加峰化電平也即增加高空間分辨率影像成份的亮度，可產(chǎn)生較清晰的影像，但失真也稍有增加。從主觀測試來看，增加這些成份的亮度較為適宜，盡管這會帶來少許失真。
由峰化濾波器220所輸出的樣品為八比特位數(shù)寬度的信號。為經(jīng)濟(jì)起見，在信號寫入存儲器之前，需將亮度樣品的比特位數(shù)寬度從八比特降至五比特。在本設(shè)計(jì)中，此降低過程分三步完成。
第一步是將由濾波器220所輸出的取樣樣品減至大致等於黑色電平的偏壓值。黑電平偏壓可視為一個常數(shù)值，代表再生影像中的黑色。此值大於零，以使諸如行同步及場同步脈沖等控制信息能與代表在黑電平以下的影像信息的信號相復(fù)合。黑電平偏壓無需與影像信息一起儲存在存儲器中，因?yàn)榇丝刂菩畔⑴c所儲存的影像無關(guān)。
比特寬度減小法的第二和第三步是以四除各取樣樣品，並分別限制任何一個樣品的最大值使其不超過值31。
在執(zhí)行減少此比特寬度的實(shí)際硬件中，八比特的副亮度樣品加到減法器230的被減數(shù)輸入端，其減數(shù)輸入端。連接以接收來自加法器236的代表黑電平偏壓的脈沖值。數(shù)字信號源234輸出一個28的數(shù)值到加法器236的一個輸入端。同時，脈動信號發(fā)生器232輸出一個偽隨機(jī)的二位數(shù)的脈沖信號到加法器236的第二個輸入端。脈沖信號發(fā)生器232可以是普通的二比特位數(shù)的移位寄存器，且其輸出端經(jīng)一個反相器連接至其輸入端。
由減法器230輸出的取樣樣品加到除法器238。除法器238通過舍掉最低的兩位有效數(shù)字而將八比特位的數(shù)字截為六比特的數(shù)字。由樣品截尾所喪失的量化電平一部份由脈動黑電平偏壓值來恢復(fù)。關(guān)于使用脈沖信號來恢復(fù)量化電平的思想屬技術(shù)問題，故此處不加說明。
除法器238輸出的六比特數(shù)字樣品由限制器電路240降為五比特的數(shù)字樣品。限制器240將任何大於31(五比特位的最高值)的數(shù)字值限為31，而對通過它的小於或等於31的值則不加改變。限制器240可由精通這方面技術(shù)的工程設(shè)計(jì)人員使用普通的零件制成。因其構(gòu)造非本發(fā)明的一部份，故此處不加說明。
在圖2B中，信號源10輸出的八比特位數(shù)的色度樣品及4FSC時鐘信號加到色度多路輸出選擇器250。由理論所知，當(dāng)NTSC色度信號由鎖定在色同步參考成份的相位上并具有頻率4fSC的時鐘信號適當(dāng)取樣時，色度取樣樣品可由序列(R-Y)、(B-Y)、-(R-Y)、-(B-Y)、(R-Y)等表示，其中的符號表示取樣相位而非取樣樣品值的極性。色度解調(diào)器250例如分離此序列為一個(R-Y)樣品序列及一個(B-Y)樣品序列，並顛倒二序列中間隔樣品的極性。由解調(diào)器250輸出的二序列取樣樣品分別代表基頻帶(R-Y)及(B-Y)色差信號。色度解調(diào)器250為普通設(shè)計(jì)。
由解調(diào)器250輸出的(R-Y)及(B-Y)樣品由兩個相同的防混疊濾波器260和270處理，並由相同的鎖存器262和272自2fSC的頻率至fSC/5的頻率對其輔助取樣。
解調(diào)器250輸出八比特數(shù)的(R-Y)樣品至FIR低通濾波器260的輸入端。來自地址及時鐘信號產(chǎn)生器20的2FSC時鐘信號加到濾波器260的時鐘輸入端。此濾波器的轉(zhuǎn)移函數(shù)以Z變換記法表示如下T260＝(1+Z-1)(1+Z-8)/16濾波器260衰減與低頻成份相對的(R-Y)取樣樣品的高頻成份，並在其輸出端上輸出六比特位數(shù)的樣品。濾波器260輸出的數(shù)字(R-Y)信號加到鎖存器262上，該鎖存器以fSC/5的頻率對(R-Y)信號輔助取樣。時鐘信號FSC/5加到鎖存器262的時鐘輸入端。鎖存器262受FSC/5時鐘信號激勵，選取低通濾波器260輸出的每第十個樣品，作為輔助取樣信號(R-Y)的輸出。為避免處理行消隱信息，此時鐘信號僅在每一行的有效部份的約80%期間有效。因此，在每一行視頻樣品中，僅提供32個(R-Y)樣品。
防混疊濾波器270及鎖存器272與濾波器260及鎖存器262相同，並產(chǎn)生取樣信號(B-Y)。
再參考圖1，行信號處理器14輸出的Y、(R-Y)、及(B-Y)副信號和地址及時鐘信號產(chǎn)生器20輸出的經(jīng)母線CS1耦合的時鐘及控制信號加到場信號處理器16。圖3A3B分別為處理器16的亮度及色度信號處理部份的方塊圖。場信號處理器16是一個無限脈脈沖響應(yīng)(IIR)低通濾波器，當(dāng)幀向按1比3的比率輔助取樣時，此濾波器可降低混疊失真成分。
在功能上，濾波器16分三個部分，一部分用於副亮度信號，另外兩部分各分別用於副色差信號上。它們各使用以下方法將輔助取樣的視頻信號中的三行影像的信號平均。第一行不加更改地存入一個移位寄存器中。當(dāng)?shù)诙械拿恳粋€樣品加到濾波器上時，由該樣品值減掉第一行的對應(yīng)樣品值，且將兩樣品值間的差減半。之后來自第一行的對應(yīng)樣品加上此減半的差值，做為復(fù)合樣品存入移位寄存器中。當(dāng)?shù)谌械臉悠芳拥皆摓V波器中時，由該第三行的樣品減掉對應(yīng)的復(fù)合樣品，并將此樣品值間的差乘3/8。然后，對應(yīng)的復(fù)合樣品加上這個乘3/8后的差值，以形成平均的樣品值，并被存入移位寄存器中。此平均法使用了具有與其所平均的樣品相同的比特位數(shù)寬度的移位寄存器，它還具有比簡單的平均濾波器為低的舍位誤差，而簡單的平均濾波器的平均方法是累積三行樣品的總和，每一行樣品值事先各乘三分之一。再者，此法所用的比例因數(shù)1、1/2、及3/8可通過簡單的移位和加法而施于各樣品值。此法並不產(chǎn)生三行樣品的精確平均值，但它所產(chǎn)生的近似值發(fā)現(xiàn)在主觀上較為悅目。
濾波器的三個部分各使用二個移位寄存器，兩寄存器在工作狀態(tài)上交替進(jìn)行。當(dāng)其中之一產(chǎn)生平均樣品時，另一個則用來輸出樣品至副圖像場存儲器22，如下述。
圖3A為場信號處理器16的亮度信號處理級的方塊圖。來自行信號處理器14的五比特位數(shù)的亮度樣品加到減法器310的被減數(shù)輸入端。來自移位寄存器328或330(視何者現(xiàn)準(zhǔn)備操作于信號平均模式而定)的五比特位數(shù)的樣品經(jīng)多工器334輸送至減法器310的減數(shù)輸入端。減法器310產(chǎn)生輸入進(jìn)來的樣品值與由移位寄存器輸出的樣品值間的差信號，并將這一差樣值信號送至樣值比例換算電路320，該電路以適當(dāng)?shù)谋壤驍?shù)K乘每一差樣品。比例因數(shù)K由地址及時鐘信號產(chǎn)生器20產(chǎn)生。在三行平均處理過程的第一行程期間，由移位寄存器328(330)輸出的樣品為零值樣品，且在平均處理過程的第二行及第三行程期間，相當(dāng)於來自前行及前兩行的垂直對對準(zhǔn)的像素。如上所述，比例因數(shù)隨樣品來自加到場信號處理器16的三行信號組中的第一、第二、還是第三行而分別取1、1/2和3/8。由樣值比例換算器320輸出的樣品加到加法器322的一個輸入端。來自移位寄存器328(330)的樣品經(jīng)多工器334及延遲元件323輸送至加法器322的第二個輸入端。延遲元件323補(bǔ)償了減法器310及樣品比例換算器320的處理時間。加法器322合并經(jīng)比例換算及延遲后的樣品，並輸出這些樣品之和至多路輸出選擇器324。324由一方波信號控制，該信號的頻率(fH/6)為行掃描頻率fH的六分之一且占空比為50%。
在上述三個行期間，F(xiàn)H/6控制信號處在邏輯高電平狀態(tài)，此時，多路輸出選擇器324輸出五比特數(shù)的亮度樣品至移位寄存器328。在下一個三個行期間，控制信號處在邏輯低電平狀態(tài)，此時324輸出亮度樣品至移位寄存器330。FH/6信號是由地址及時鐘信號產(chǎn)生器20輸出的FH/3脈沖信號經(jīng)分頻器326分頻得到的。
移位寄存器328及330相同。各含有128個五比特數(shù)的儲存位置。328及330的時鐘信號由開關(guān)電路332提供。4FSC/5時鐘信號及存儲器寫入時鐘信號WCLK加到開關(guān)電路332的輸入端。FH/3信號控制開關(guān)電路332，將4FS/5時鐘信號輸送至正在接收來自多路輸出選擇器的數(shù)據(jù)的移位寄存器，并將WCLK信號輸送至另一個移位寄存器。
兩個移位寄存器328及330的輸出端連接至多工器334和336的各自的二個輸入端。由分頻器326所產(chǎn)生的信號FH/6加到多工器336的控制輸入端及反相器338。反相器338的輸出信號送到多工器334的控制輸入端，以控制多工器334連接正在接收多路輸出選擇器324輸出數(shù)據(jù)的移位寄存器至減法器310和延遲元件323。同時，F(xiàn)H/6信號控制多工器336連接另一移位寄存器至數(shù)據(jù)編碼器電路18，以下述之。
圖3B是(R-Y)及(B-Y)色差信號的場信號處理器的方塊圖。(R-Y)及(B-Y)處理器與亮度信號處理器相似。在減法器350中從輸入進(jìn)來的(R-Y)樣品中減掉來自前行中所儲存的對應(yīng)(R-Y)樣品，而在減法器360中從輸入進(jìn)來的(B-Y)樣品中減掉來自前行中所儲存的對應(yīng)(B-Y)樣品。樣值比例換算器352以比例因數(shù)K乘(R-Y)差值，而樣值比例換算器362以比例因數(shù)K乘(B-Y)差值。比例因數(shù)K與圖3A的比例電路320中的比例因數(shù)相同。(R-Y)及(B-Y)樣品值經(jīng)乘K后的差值分別由加法器354及364與所儲存的對應(yīng)樣品值相加。
在這里，色差信號處理器與亮度信號處理器不同。為降低系統(tǒng)的成本，這里僅使用一對移位寄存器374及376，來儲存(R-Y)及(B-Y)色差信號。為保持這兩個寄存器處在低比特寬度，來自加法器354及364的六比特數(shù)的(R-Y)及(B-Y)樣品分別由多路輸出選擇器356及366分解為三比特位數(shù)的樣品序列，其頻率是六比特位數(shù)的樣品序列的兩倍。356及366各自輸出的三比特位數(shù)序列中所對應(yīng)的樣品再由多路輸出選擇器370聯(lián)結(jié)形成六比特位數(shù)的序列。
由移位寄存器374及376輸出通過多工器380及382的樣品並非單色差信號，而是復(fù)合樣品，其中，三個最高有效比特位數(shù)(MSB′s)為(R-Y)樣品的一半，三個最低有效比特位數(shù)。(LSB′s)為(B-Y)樣品的一半。
多工器382輸出的六比特位數(shù)的樣品值中的三個MSB被送到多工器358，多工器358在FSC/5時鐘信號的控制下，逐次合并各對三比特位數(shù)的MSB樣品值，以再生六比特位數(shù)的(R-Y)樣品，并將它送到減法器350，再經(jīng)補(bǔ)償延遲元件355最后送到加法器354。同理，多工器382輸出的六比特位數(shù)的樣品值中的三LSB被送到多工器368，該多工器在信號FSC/5的控制下，由逐對的三LSB再生六比特位數(shù)的(B-Y)樣品，并送到減法器360，再經(jīng)延遲元件365輸送至加法器364。
多路選擇輸出器370，移位寄存器374及376，和多工器380及382執(zhí)行與圖3A所對應(yīng)的多路輸出選擇器324，移位寄存器328及330，和多工器336及334相同的功能，唯移位寄存器374及376各僅包含64個六比特位數(shù)的儲存單元，並由時鐘信號2FSC/5和WCLK/2交替定時控制。分頻器372，開關(guān)電路378，及反相器384相應(yīng)地執(zhí)行與分頻器326、開關(guān)電路332、及反相器338相同的功能，可參考圖3A。
由多工器380提供的六比特位數(shù)的樣品值被等分為三比特位數(shù)的(R-Y)及(B-Y)成份，並輸送到圖1中的數(shù)據(jù)編碼器18中。
數(shù)據(jù)編碼器18合并五比特位數(shù)的亮度樣品值及三比特位數(shù)的色差信號樣品值，以產(chǎn)生八比特的樣品，然后輸送到副圖像場存儲器22中。數(shù)據(jù)編碼器18還加入了額外的信號數(shù)據(jù)控制信息，以供每一影像行使用。
額外的控制信息加入存儲器中所儲存的副信號中，其理由如下圖1中方塊11所圍的系統(tǒng)是為將來實(shí)現(xiàn)應(yīng)用集成電路構(gòu)成而設(shè)。此電路將分為三個部分電路，其中之一為市售的存儲器裝置。第二電路可能包含行及場信號處理器14及16，數(shù)據(jù)編碼器18，及存儲器輸入地址及時鐘信號發(fā)生器20。第三電路將包含數(shù)據(jù)解碼器34，存儲器輸出地址及時鐘信號發(fā)生器26，以及圖1中未顯示的和非屬本發(fā)明部份的一些其他電路。在加進(jìn)后者額外電路后，預(yù)設(shè)集成電路上現(xiàn)有的輸入/輸出連接線將不足以滿足必須的控制信息至第三集成電路。因此，控制信息將通過存儲裝置提供至第三集成電路。而且，控制信息以與信號信息相同的方式編碼，以避免須對存儲器進(jìn)行特別定址，來取出控制信息，供第三電路使用。
圖4為數(shù)據(jù)編碼器18的方框圖。來自場信號處理器16的三比特位數(shù)的(R-Y)及(B-Y)取樣樣品送到多工器410的二個數(shù)據(jù)輸入端，其控制輸入端由WCLK/2時鐘信號控制。在這種電路布置中，多工器410交替輸出(R-Y)及(B-Y)色差信號的取樣樣品，在WCLK信號的每一脈沖到來時輸出一個樣品。由多工器410輸出的三比特位數(shù)的色差樣品與場信號處理器16輸出的五比特位數(shù)的亮度取樣樣品信號相鏈接，以形成八比特位數(shù)的復(fù)合樣品信號，并輸送到多工器412的一個輸入端。輸送到多工器412的每四個連續(xù)的樣品信號含有由四個五比特位數(shù)的亮度樣品、一個六比特位數(shù)的(R-Y)樣品及一個六比特位數(shù)的(B-Y)樣品所構(gòu)成的信息。加到多工器上的取樣樣品信號組成四組樣品信號，分別為Y1&(R-Y)IMSB′s、Y2&(B-Y)IMSB′s、Y3&(R-Y)ILSB′s、Y4&(B-Y)ILSB′s，其中“&”表示五比特位數(shù)的亮度樣品信號Y與三比特位數(shù)的色差樣品信號樣值的鏈接。
微處理器414經(jīng)耦合聯(lián)接，接收來自觀看者控制器413的有關(guān)觀看者所喜愛的亮度電平及影像畫面插入位置的信息，以及有關(guān)由WCLK及WCLK/2信號儲存的第一色度取樣樣品信號的相位信息。微處理器414根據(jù)這一數(shù)據(jù)產(chǎn)生控制信息，以控制上述存儲器輸出處理信號。根據(jù)觀看者控制器413的輸出值，微處理器414產(chǎn)生HSTART、VSTART及BRT值，且當(dāng)相位寄存器接收到每一行取樣樣品的第一個WCLK脈沖信號時，視WCLK/2為低電平或高電平而存入0值或2值?？刂菩畔⒅械乃膫€樣品與微處理器414產(chǎn)生的時鐘信號同步地寫入四級移位寄存器416中。此時鐘信號是經(jīng)“或”門424輸送到移位寄存器416中的。加到“或”門424上的第二時鐘信號控制數(shù)據(jù)自移位寄存器416傳輸?shù)蕉喙て?12的第二數(shù)據(jù)輸入端。此時鐘信號由“與”門422、計(jì)數(shù)器418、及反相器420產(chǎn)生。
由地址及時鐘信號產(chǎn)生器20輸出的信號FH/3經(jīng)母線CS1耦合到計(jì)數(shù)器418的復(fù)位輸入端。計(jì)數(shù)器418的輸出端連接到多工器412的控制輸入端及反相器420。反相器420的輸出端連接到“與”門422的一個輸入端。來自地址及時鐘信號產(chǎn)生器20的寫入時鐘信號WCLK耦合到“與”門422的另一個輸入端。門422的輸出端連接到計(jì)數(shù)器418的輸入端和“或”門424的一個輸入端。
當(dāng)信號FH/3使計(jì)數(shù)器418復(fù)位時，場信號處理器16輸出新的一行數(shù)據(jù)，并寫入場存儲器22中。由于計(jì)數(shù)器418被復(fù)位，一個邏輯低電平信號輸入到多工器412的控制輸入端，使該多工器放行來自移位寄存器416的數(shù)據(jù)信號到三態(tài)緩沖器426。來自計(jì)數(shù)器418的邏輯低電平信號由反相器420反相成為邏輯高電平信號，使“與”門422放行時鐘脈沖信號WCLK到計(jì)數(shù)器418及“或”門424。WCLK信號的前四個脈沖信號被移位寄存器416轉(zhuǎn)換成四個控制信息并送至多工器412的數(shù)據(jù)輸入端。此控制信息包含代表插入畫面影像的亮度，插入畫面影像的場及行開始位置的三個八比特數(shù)值，以及指明在現(xiàn)行行中的第一色差信號取樣樣品(R-Y或B-Y)的相位的第四個值。WCLK信號的第五個脈沖信號使計(jì)數(shù)器418的輸出改變?yōu)檫壿嫺唠娖綘顟B(tài)。此信號使“與”門422不起作用(關(guān)閉)，并使多工器412放行影像取樣樣品通過處理器16至三態(tài)緩沖器426。三態(tài)緩沖器426由MEM FREE信號控制，該信號由存儲輸出地址及時鐘信號產(chǎn)生器26產(chǎn)生，並經(jīng)地址及時鐘信號產(chǎn)生器20通過母線CS1輸送到數(shù)據(jù)編碼器18。當(dāng)數(shù)據(jù)可被寫入存儲器時，MEM FREE處在邏輯高電平狀態(tài)。且當(dāng)MEMFREE處在邏輯高電平狀態(tài)時，緩沖器426輸出數(shù)據(jù)信息至存儲器22的輸入端母線上。但當(dāng)MEMFREE處在邏輯低電平狀態(tài)時，緩沖器426的輸出端呈現(xiàn)一個高阻狀態(tài)至數(shù)據(jù)總線。
圖5為存儲器輸入地址及時鐘信號產(chǎn)生器20的方塊圖。來自副信號源10的副行及場同步信號AUX HSYNC及AUX VSYNC分別輸入到計(jì)數(shù)器510的輸入端及復(fù)位端。AUX VSYNC在副信號的每一圖場的開始時使計(jì)數(shù)器510復(fù)位。在每一圖場中，計(jì)數(shù)器510以三個一組來計(jì)算副行同步脈沖。計(jì)數(shù)器510輸出等于副圖場現(xiàn)行行數(shù)(模數(shù)為3)的二比特位數(shù)的輸出信號。在現(xiàn)電路布置中，此二比特位數(shù)的信號加到只讀存儲器(ROM)511，該存儲器將三個行號數(shù)轉(zhuǎn)換成三個K信號的值(1，1/2，及3/8)，這些值輸入到場信號處理器16，如上述。計(jì)數(shù)器510同時還產(chǎn)生具有頻率fH/3(AUX HSYNC信號頻率之1/3)的輸出脈沖信號。此輸出脈沖信號加到延遲元件512及D型觸發(fā)器514的時鐘信號輸入端。觸發(fā)器514的D輸入端連接一個邏輯高電平信號。延遲元件512的輸出端連接觸發(fā)器514的復(fù)位輸入端。在這一布置中，觸發(fā)器514產(chǎn)生一個窄脈沖，它的脈沖寬度大致等于延遲元件512的延遲時間。這一脈沖與計(jì)數(shù)器512的輸出脈沖信號的前沿同步。由觸發(fā)器514輸出的信號即為上述的FH/3信號。
計(jì)數(shù)器510的輸出脈沖信號還加到“與”門516的一個輸入端。反相器520輸出的信號加到“與”門516的另一個輸入端?！芭c”門516的輸出端連接計(jì)數(shù)器518的輸入端，該計(jì)數(shù)器的輸出端連接反相器520的輸入端。在每一圖場開始時，計(jì)數(shù)器518由加到其復(fù)位端上的AUXVSYNC信號復(fù)位。
當(dāng)計(jì)數(shù)器復(fù)位時，其輸出信號處在邏輯低電平狀態(tài)，使反相器520的輸出信號處在邏輯高電平狀態(tài)。此信號使“與”門516打開，讓計(jì)數(shù)器510輸出的脈沖信號輸送到計(jì)數(shù)器518的輸入端。當(dāng)?shù)?6個脈沖加到計(jì)數(shù)器518上時，其輸出信號轉(zhuǎn)換為邏輯高電平狀態(tài)，使“與”門516不作用(關(guān)閉)，不能放行信號到計(jì)數(shù)器518的輸入端。因此，計(jì)數(shù)器518的輸出信號將保持邏輯高電平狀態(tài)，直到計(jì)數(shù)器由下一個AUXVSYNC脈沖被復(fù)位為止。
計(jì)數(shù)器518的輸出信號加到“與”門522的一個輸入端，來自觸發(fā)器514的FH/3信號加到另一個輸入端，反相器526的輸出信號則加到“與”門522的第三個輸入端?！芭c”門522提供輸入信號至計(jì)數(shù)器524。計(jì)數(shù)器524輸出七比特位數(shù)的輸出信號，此信號中的MSB(前面有所介紹)加到反相器526的輸入端。
在每一副圖場的開始，計(jì)數(shù)器524由加在其復(fù)位端上的AUX VSYNC信號復(fù)位。當(dāng)計(jì)數(shù)器524被復(fù)位后，其輸出信號中的MSB處在低電平，它使反相器526輸出一個邏輯高電平信號至“與”門522。在FH/3信號的16個脈沖過后，計(jì)數(shù)器518的輸出信號轉(zhuǎn)換成邏輯高電平狀態(tài)時，“與”門522輸出FH/3信號至計(jì)數(shù)器524。在計(jì)數(shù)器524計(jì)算FH/3信號中的64個脈沖之后，其輸出信號的MSB轉(zhuǎn)換為邏輯高電平狀態(tài)，使“與”門522不作用(關(guān)閉)，不能放行FH/3信號。由計(jì)數(shù)器524輸出的六個LSB信號為場存儲器22的行地址碼。該地址碼加到三態(tài)緩沖器528，此緩沖器由MEM FREE信號控制。當(dāng)MEM FREE處在邏輯高電平狀態(tài)時，緩沖器528輸出地址碼至存儲器的地址總線;當(dāng)MEM FREE處在邏輯低電平狀態(tài)時，該緩沖器輸出高阻抗至地址總線。這些行地址碼各相當(dāng)于副圖像的一個平均行，即由信號源10輸出的信號的三個行。
如上述，副畫面影像在垂直(場)方向上減小約百分之20，以消除場消隱信息，然后進(jìn)行輔助取樣，使所顯示的畫面影像的每一行相當(dāng)於原信號的三行。由觸發(fā)器514輸出的FH/3信號輸送至場信號處理器16，該處理器在場方向上對副信號輔助取樣。由計(jì)數(shù)器524產(chǎn)生並經(jīng)三態(tài)緩沖器528加至場存儲器22上的行地址碼限制每場所儲存的行數(shù)為64，或?yàn)樵诟毙盘柕拿繄鲋杏蓤鲂盘柼幚砥?6輸出的80個有效行的約百分之80。計(jì)數(shù)器518消除了由處理器16輸出的最靠前的16行，以置副畫面影像於垂直方向的中心位置。選用16這個數(shù)是為了簡化電路。當(dāng)然，其他值也可選用。
場存儲器中的各行相當(dāng)於副畫面影像的各行，各縱列則相當(dāng)於每一行中的各像素。以下所述的裝置產(chǎn)生列地址及存儲器寫入時鐘信號WCLK和WCLK/2，用以處理各像素，並將其寫入存儲器22中。來自信號源10并與副信號的參考色同步脈沖成份同步的4FSC時鐘信號輸送到分頻器530，該分頻器產(chǎn)生一個頻率為4FSC一半的時鐘信號2FSC。4FSC信號和2FSC信號一起經(jīng)過控制信號母線CS1輸送到行信號處理器14。2FSC信號另外還輸送到“與”門532的一個輸入端?！芭c”門532的另兩個輸入信號是MEM FREE和由反相器542輸出的信號?！芭c”門532的輸出端連接到分頻器534的輸入端。分頻器534產(chǎn)生一個頻率為其輸入信號頻率的1/3的輸出信號。分頻器534的輸出端連接到計(jì)數(shù)器538和分頻器536的輸入端。計(jì)數(shù)器538計(jì)算輸入到其輸入端上的時鐘脈沖信號，并以八比特位數(shù)的輸出信號做為計(jì)數(shù)值輸出。此輸出信號中的MSB連接到反相器542的輸入端。
分頻器534和536以及計(jì)數(shù)器538由FH/3信號復(fù)位。當(dāng)計(jì)數(shù)器538復(fù)位后，其輸出信號的MSB為邏輯低電平狀態(tài)，使反相器542輸出一個邏輯高電平信號到“與”門532。當(dāng)MEM FREE信號也處在邏輯高電平時，則表明數(shù)據(jù)可寫入存儲器中，“與”門532放行2FSC時鐘信號通過分頻器530到達(dá)分頻器534。分頻器534產(chǎn)生的一時鐘信號WCLK，頻率為2FSC/3。此信號為場存儲器22的寫入時鐘信號。計(jì)數(shù)器538計(jì)算WCLK信號的脈沖數(shù)，以產(chǎn)生七比特位數(shù)的列位址信號，供場存儲器22使用。此地址信號的每一位數(shù)值都分別輸入到一個獨(dú)立的“與”門540。各“與”門540的其他端輸入信號為計(jì)數(shù)器518的輸出信號及反相器526的輸出信號。“與”門540各具有三態(tài)輸出。門540由信號MEM FREE控制，在MEM FREE處在邏輯高電平狀態(tài)時，自計(jì)數(shù)器538輸出列地址碼至付場存儲器22的地址母線;在MEM FREE處在邏輯低電平狀態(tài)時，輸出高阻抗至數(shù)據(jù)母線上。
由FH/3信號復(fù)位的分頻器536將WCLK信號的頻率減半，以產(chǎn)生WCLK/2信號，該信號經(jīng)母線CS1輸入到場信號處理器16和數(shù)據(jù)編碼器18。
“與”門550產(chǎn)生寫入驅(qū)動信號WE，供副場存儲器22使用。加到“與”門550上的信號為計(jì)數(shù)器518的輸出信號，以及反相器526和542的輸出信號，和信號MEMFREE。僅當(dāng)場輔助取樣影像的中央64個行輸送到該存儲器中時，由計(jì)數(shù)器518和反相器526輸出的信號才能都處在邏輯高電平狀態(tài)。僅當(dāng)由編碼器18輸出的128個像素加到該存儲器中時，反相器542的輸出才處在邏輯高電平狀態(tài)。當(dāng)不需寫入數(shù)據(jù)到副場存儲器22中時，MEMFREE信號使“與”門550不起作用(關(guān)閉)，使WE信號處在低電平狀態(tài)。
MEMFREE信號由存儲器輸出地址及時鐘信號產(chǎn)生器26產(chǎn)生，說明如下。簡單講，當(dāng)數(shù)據(jù)正由存儲器22讀出時，此信號處在邏輯低電平狀態(tài)，在其他時間，此信號處在邏輯高電平狀態(tài)。如上述，當(dāng)MEMFREE處在低電平狀態(tài)時，該信號使三態(tài)緩沖器528和“與”門540在存儲器22的地址總線上呈高阻抗。該信號還使三態(tài)緩沖器426在存儲器22的數(shù)據(jù)總線上呈現(xiàn)高阻抗。而且，當(dāng)MEMFREE處在邏輯低電平狀態(tài)時，“與”門532不起作用(關(guān)閉)，故不輸出WCLK和WCLK/2信號，且列地址碼不再前進(jìn)。如此，當(dāng)MEMFREE處在低電平時，使自場信號處理器16到數(shù)據(jù)編碼器18和自數(shù)據(jù)編碼器18到副場存儲器22的數(shù)據(jù)傳遞中斷。當(dāng)MEMFREE轉(zhuǎn)換為邏輯高電平狀態(tài)時，操作恢復(fù)，數(shù)據(jù)並不喪失。存儲器22的數(shù)據(jù)寫入及讀出的同步化過程可參考圖8說明如下。
存儲輸入地址及時鐘信號產(chǎn)生器20的最后部份輸出4FSC/5、2FSC/5、及FSC/5時鐘信號，這些信號供行信號處理器14及場信號處理器16使用。來自信號源10的4FSC時鐘信號加到“與”門560的一個輸入端，該門的另一個輸入端連接到反相器564的輸出端?！芭c”門560的輸出端連接到計(jì)數(shù)器562的輸入端，該計(jì)數(shù)器的輸出端連接到反相器564的輸入端。在副信號的每一行的開始處，計(jì)數(shù)器562由信號AUX HSYNC復(fù)位。當(dāng)計(jì)數(shù)器復(fù)位后，其輸出為低電平，反相器564的輸出信號為高電平狀態(tài)，且“與”門560輸出4FSC時鐘信號到計(jì)數(shù)器562的輸入端。當(dāng)計(jì)數(shù)器562計(jì)算到128個時鐘脈沖時，產(chǎn)生一個邏輯高電平輸出信號。在計(jì)數(shù)器562的輸出端上的邏輯高電平由反相器564反相，使“與”門560不能輸出4FSC時鐘信號到計(jì)數(shù)器562。因此，計(jì)數(shù)器562的輸出信號一直保持在高電平狀態(tài)，直到該計(jì)數(shù)器由下一個副信號的行同步脈沖復(fù)位為止。
計(jì)數(shù)器562的輸出端連接到“與”門566的一個輸入端?！芭c”門566的另一個輸入端連接到反相器576的輸出端，它的第三個輸入端連接4FSC時鐘信號。當(dāng)“與”門566受到驅(qū)動時，4FSC時鐘信號便被耦合到串連起來的分頻器568、569、570、及572中。在副信號的每一行的開始處，所有這些分頻器及計(jì)數(shù)器574由AUX HSYNC信號復(fù)位。當(dāng)計(jì)數(shù)器574復(fù)位后，該計(jì)數(shù)器輸出一個邏輯低電平信號到反相器576，該反相器輸出一個邏輯高電平信號到“與”門566。當(dāng)計(jì)數(shù)器562輸出一個邏輯高電平輸出信號時，“與”門566輸出4FSC時鐘信號到分頻器568。分頻器568以5除4FSC時鐘信號，產(chǎn)生信號4FSC/5。此4FSC/5時鐘信號加到分頻率569，分頻器569以2除該信號，產(chǎn)生時鐘信號2FSC/5。分頻器569輸出此時鐘信號到分頻器570，該分頻器以2除2FSC/5時鐘信號，產(chǎn)生FSC/5時鐘信號。FSC/5時鐘信號再輸出到分頻器572，該分頻器以32除FSC/5時鐘信號。當(dāng)4FSC時鐘信號的640個脈沖已加到該分頻器系統(tǒng)上時，分頻器572的輸出信號由邏輯低電平狀態(tài)轉(zhuǎn)換為邏輯高電平狀態(tài)。每640個脈沖各對應(yīng)于行信號處理器14及場信號處理器16所處理的副信號的一個取樣樣品。分頻器572的輸出信號加到“與”門573的一個輸入端，該門的另一個輸入端連接到分頻器568的輸出端。在分頻器572的輸出端上的一個邏輯高電平信號驅(qū)動“與”門573，以輸出4FSC/5的時鐘信號到處理延遲計(jì)數(shù)器574。計(jì)數(shù)器574計(jì)算4FSC/5時鐘脈沖到一個預(yù)定數(shù)，並鎖定其輸出信號在高電平狀態(tài)。此高電平信號使反相器576輸出一個低電平信號到“與”門566，使其不能輸出4FSC時鐘信號到分頻器568，且因而中斷時鐘信號4FSC/5、2FSC/5、及FSC/5。
如上述，副信號的每一行的有效部份中的取樣樣品的約百分之80，也即以4FSC所取樣的910個樣品中的640個樣品產(chǎn)生副影像的一行像素。分頻器568、569、570、及572輸出足夠數(shù)量的時鐘脈沖，以處理640個樣品值，且處理延遲計(jì)數(shù)器574使時鐘信號延長充分的時間，使每行的最后的取樣樣品能被傳送通過行及場信號處理電路。計(jì)數(shù)器574所提供的延遲量視所用裝置的處理速度而定。精通數(shù)字電路設(shè)計(jì)的工程設(shè)計(jì)人員懂得在一個特定的系統(tǒng)中需要多少延遲量。
計(jì)數(shù)器562延遲所產(chǎn)生的與水平同步脈沖相關(guān)的時鐘信號的開始時間到640個副畫面影像取樣樣品的有效區(qū)的中間部分。選擇128個樣品的延遲，是為了簡化電路。當(dāng)然，也采用其他可使用的延遲方法。
副場存儲器22與寫入時鐘信號WCLK的脈沖同步接收來自數(shù)據(jù)編碼器18的代表副畫面影像的取樣樣品，並根據(jù)需要，與讀出時鐘信號RCLK脈沖同步輸出取樣樣品到數(shù)據(jù)解碼器34。WCLK信號由存儲器輸入地址及時鐘信號產(chǎn)生器20經(jīng)三態(tài)緩沖器24加到存儲器22上。緩沖器24由信號MEMFREE控制，當(dāng)MEMFREE為高電平時，它輸出WCLK到存儲器22的時鐘信號輸入端，當(dāng)MEMFREE為低電平時，輸出一高阻抗。
同樣，讀出時鐘信號RCLK由存儲器輸出地址及時鐘信號產(chǎn)生器26經(jīng)三態(tài)緩沖器30加到存儲器22的時鐘輸入端。緩沖器30由反相器28輸出的反相的MEMFREE信號控制。因此，當(dāng)MEMFREE為低電平時，緩沖器30輸出RCLK信號到存儲器，當(dāng)MEMFREE為高電平時，輸出一高阻抗。
一般來說，宜在主信號行的細(xì)致地控制部份期間進(jìn)行存儲器讀出操作，這樣可使顯示付畫面影像時不致帶來不平坦的邊沿。因此，在本電路設(shè)計(jì)中，存儲器的讀出操作由一個時鐘信號控制，該時鐘信號的頻率及相位鎖定在主信號的水平行同步脈沖上。存儲器將副畫面影像中一行的數(shù)據(jù)存入的操作是在三個主畫面行間隔期間且數(shù)據(jù)不從存儲器中讀出時進(jìn)行的。存儲器輸出地址及時鐘信號產(chǎn)生器26輸出一個信號MEMFREE，它指示數(shù)據(jù)可被寫入存儲器中的時間。當(dāng)MEMFREE由高電平轉(zhuǎn)為低電平時，存儲器輸入地址及時鐘信號產(chǎn)生器停止產(chǎn)生寫入時鐘信號WCLK及WCLK/2，並改變寫入驅(qū)動信號WE，以允許數(shù)據(jù)能從存儲器中讀出。當(dāng)存儲器讀出操作完畢后，信號MEMFREE從低電平轉(zhuǎn)為高電平，並在寫入操作中斷時所進(jìn)行到的像素及地址值處恢復(fù)寫入操作。寫入操作以原方式繼續(xù)進(jìn)行，直至代表副影像行中的128個取樣樣品值和控制數(shù)據(jù)均寫進(jìn)存儲器中為止。
副畫面的場存儲器22可以是普通的八比特位數(shù)隨機(jī)存取的8K存儲器。當(dāng)存儲器受時鐘信號控制且寫入驅(qū)動信號WE為高電平時，取樣樣品由數(shù)據(jù)總線寫入存儲器中。在本設(shè)計(jì)中，存儲器寫入時鐘信號的頻率為2FSC/3。在NTSC系統(tǒng)中，這一寫入時鐘信號頻率可使每一樣品在約420ns中寫入存儲器中。本設(shè)計(jì)中所用的讀出時鐘信號工作于12FSC/5的頻率上，它使每一樣品可在約115ns中由存儲器中讀出。這些讀出及寫入定時信號都在市售的隨機(jī)存取存儲器所要求的定時信號的范圍內(nèi)。
在每個樣品需420ns的情況下，約需54μs或0.85H的時間使128個取樣樣品全部寫進(jìn)存儲器中。然而，在每個樣品需115ns的情況下，僅需約14μs或0.23H的時間便可從存儲器中讀出128個樣品。圖8為時序圖，顯示出了付信號中的每一行信號被輔助取樣并存入付場存儲器中的過程。
副畫面信號的一圖場中的三個連續(xù)行經(jīng)濾波及輔助取樣而成128個取樣樣品，它們代表副視頻信號的一行中有效部份的約百分之80的信息。這些128個取樣樣品包含4個帶有控制信息的樣品，在存儲器讀出操作間歇期間，這些樣品被寫進(jìn)存儲器。在圖8所示的例子中，副影像嵌在主影像內(nèi)的水平中心位置，故存儲器的讀出操作是在主信號行的中央1/4部份的時間間隔內(nèi)進(jìn)行的。
參考圖8，其中某一讀出操作在時間T1開始並終止于時間T2。由于在時間T2沒有未完成的寫入操作，故存儲器空閑，直至?xí)r間T3。在T3處，一行新樣品出現(xiàn)，并被寫入存儲器22中。由于此時無讀出操作在進(jìn)行，故存儲器可在時間T3到T4之間對樣品進(jìn)行寫入操作。在時間T4處，產(chǎn)生讀出操作，且寫入操作中止，在T5處，讀出操作結(jié)束。存儲器在時間T5到T6之間對其余樣品進(jìn)行寫入操作。存儲器在T6到T7期間空閑在T7時產(chǎn)生讀出操作。
在本設(shè)計(jì)中，每一副信號行的樣品有約143μs或225H的時間供其寫入存儲器22中之用。此時間足以確保一個副信號行的樣品在副信號的三個行間隔期間被寫入存儲器中，同時數(shù)據(jù)由存儲器中讀出，與主信號同步顯示，而不必考慮主信號與副信號間的相對時間如何。
在上述的設(shè)計(jì)中，由讀出時鐘信號及存儲器讀出地址碼控制選擇操作的存儲器22輸出數(shù)據(jù)信息，并輸送給數(shù)據(jù)解碼器34。
數(shù)據(jù)解碼器34接受來自存儲器22的經(jīng)編碼的信號，并從所儲存的每一副影像行的開始部分提取出控制信息，分離出亮度及色差信號，以產(chǎn)生按比例的平行的亮度及色差信號。
圖6示出了數(shù)據(jù)解碼器34的示范電路。在圖6中，由存儲器輸出地址及時鐘信號產(chǎn)生器26輸出的取樣樣品頻率時鐘信號PCLK和控制信號MEM READ以及控制數(shù)據(jù)H START和V START經(jīng)母線CS2(圖1)輸出至數(shù)據(jù)解碼器34樣品頻率時鐘信號PCLK僅在存儲器讀出間隔期間含有脈沖。
由存儲器22中讀出的數(shù)據(jù)加到“與”門610，該門由存儲器讀出信號MEMREAD選擇驅(qū)動?！芭c”門610的設(shè)置可降低數(shù)據(jù)母線和DATA的負(fù)荷，并防止在數(shù)據(jù)未由存儲器22讀出期間有寄生數(shù)據(jù)混入多工器612中。“與”門610的輸出加到多工器612的輸入端，該多工器由計(jì)數(shù)器616的輸出信號制約，并將每一個影像行的前四個樣品數(shù)據(jù)輸送到寄存器622，將每一影像行中的剩余樣品輸送到鎖存器632和多路選擇輸出器626。如早先所述，每一影像行中的前四個樣品含有用來控制記存儲器輸出地址及時鐘信號產(chǎn)生器26的信息。這四個樣品被由“與”門614在每行開始時所輸出的四個時鐘脈沖按時間順序輸入四級串入並出的寄存器622中。寄存器622的每一級為一個並列比特位數(shù)級，以容納各個控制樣品的所有數(shù)元。在由存儲器所讀出的現(xiàn)行副信號影像行的剩余期間，各個控制樣品信號都在母線HSTART、VSTART、及BRT上。每一付信號場中最后一行的控制數(shù)據(jù)存入寄存器中，并一直保留到下一個付信號場中第一行的信號數(shù)據(jù)被讀入數(shù)據(jù)解碼器中為止。來自一場中最后一行的控制數(shù)據(jù)控制讀出下一個付信號圖場中第一個行的信號數(shù)據(jù)的時間。
當(dāng)圖示的系統(tǒng)最初啟動時，數(shù)據(jù)解碼器34尚未收到適當(dāng)?shù)挠靡燥@示第一付影像場的HSTART及VSTART參數(shù)。然而，寄存器622將含有一些數(shù)值。即使這些值全為零，亦足以裝載來自存儲器中所儲存的至少一個影像行的數(shù)據(jù)的控制數(shù)據(jù)，供其后的系統(tǒng)做適當(dāng)參考。名義上，在接收機(jī)準(zhǔn)備顯示副影像之前即出現(xiàn)這種假設(shè)。
記數(shù)器616輸出至多工器612上的控制信號是由主信號行同步脈沖MAINHSYNC和取樣樣品時鐘信號PCLK派生出來的。MAINHSYNC信號在每一水平影像行開始時將計(jì)數(shù)器616復(fù)位。復(fù)位操作使該計(jì)數(shù)器輸出一個邏輯低電平信號。該信號加到多工器612的控制端控制多工器傳送輸入信號至寄存器622。當(dāng)該信號為邏輯高電位時，它控制多工器612傳送輸入信號至多路輸出選擇器626。
計(jì)數(shù)器616的輸出信號在邏輯反相器618中被反相，然后輸入到“與”門614的一個輸入端。來自計(jì)數(shù)器616的邏輯低電平輸出驅(qū)動“與”門614將樣品頻率時鐘信號PCLK耦合到計(jì)數(shù)器616的時鐘輸入端。此后計(jì)數(shù)器616一直保持在復(fù)位狀態(tài)，直到一個存儲器讀出循環(huán)開始且在PCLK連接線上產(chǎn)生脈沖為止。計(jì)數(shù)器616計(jì)算前四個PCLK脈沖，然后輸出一個邏輯高電平信號。此邏輯高電平輸出使“與”門614不起作用(關(guān)閉)，停止再輸出PCLK脈沖至計(jì)數(shù)器616，強(qiáng)制其輸出保持在邏輯高電平狀態(tài)，直到下一個MAINHSYNC信號產(chǎn)生為止。
“與”門614的輸出還連接到寄存器622的時鐘輸入端。將它輸出的前四個PCLK脈沖耦合到寄存器622，使它們與多工器612輸出至寄存器622輸入端的前四個取樣數(shù)據(jù)同時移位。
在前四個PCLK脈沖之后，來自存儲器22的數(shù)據(jù)總線上的輸入取樣信號耦合到多路輸出選擇器626和異步鎖存器632由每一個取樣樣品中輸入到鎖存器632的最高五比特位有效樣值和輸入到多路輸出選擇器626的最低三比特位有效樣值，可分離開每一樣品中的亮度和色度取樣信號成份。鎖存器632為八比特位數(shù)的鎖存器，且五比特的亮度樣品輸入到該鎖存器的五個最高有效位的輸入端。零值加到八比特位數(shù)的鎖存器632的三個最低有效輸入端。這樣由鎖存器632所輸出的八比特位數(shù)的輸出樣品相當(dāng)于乘8后的輸入亮度成分。
亮度樣品加到加法器633。來自寄存器622的副信號亮度數(shù)據(jù)BRT輸入到加法器633的第二個輸入端。加法器633的輸出Y″由以PCLK頻率產(chǎn)生並經(jīng)亮度控制數(shù)據(jù)修改的亮度樣品構(gòu)成。輸出信號Y″連接到圖1的數(shù)字與模擬轉(zhuǎn)換器和矩陣電路36的亮度信號輸入端。
前面曾提到，加在數(shù)據(jù)解碼器上的輸入數(shù)據(jù)由四個取樣樣品序列Yn&(R-Y)nMSB、Yn+1&(B-Y)nMSB、Yn+2&(R-Y)nLSB和Yn+3&(B-Y)nLSB排列構(gòu)成，加在多路選擇輸出器626上的數(shù)據(jù)由三比特位數(shù)的四個取樣樣品序列(R-Y)nMSB，(B-Y)nMSB，(R-Y)nLSB，(B-Y)nLSB組成。多路輸出選擇器626合并每一序列的第一個和第三個樣品，以重新組合成(R-Y)色差樣品信號，並合并每一序列的第二個和第四個樣品，以重新組合成(B-Y)色差樣品信號。在多路輸出選擇器626中，三比特位數(shù)的樣品信號數(shù)據(jù)被耦合到鎖存器626A～626D的數(shù)據(jù)輸入端。由四相時鐘信號發(fā)生器624所產(chǎn)生的四相時鐘信號加到鎖存器626A-626D的各自的時鐘信號輸入端。四相信號各具有PCLK脈沖頻率的1/4脈沖頻率。時鐘信號相位的排列使(R-Y)MSB、(R-Y)LSB、(B-Y)MSB及(B-Y)LSB取樣樣品分別存入鎖存器626A、626B、626C、及626D中。
鎖存器626A輸出的三比特MSB(R-Y)樣品與鎖存器626B輸出的三比特LSB(R-Y)樣品相合并，形成六比特位數(shù)的(R-Y)樣品。這些樣品耦合到八比特位數(shù)的鎖存器626E的六比特MSB數(shù)據(jù)輸入聯(lián)接端。鎖存器626E的二比特LSB數(shù)據(jù)輸入聯(lián)接端接入零值。在每四樣品順序存入鎖存器626A-626D中后，鎖存器626E受時鐘信號控制，將加到其輸入端上的已合并成(R-Y)取樣樣品存入626E。同理，由鎖存器626C和鎖存器626D的輸出合并成(B-Y)樣品的數(shù)據(jù)存入鎖存器626F中。
如圖中所示，時鐘相位φ4使每四個樣品的最后一個樣品(B-Y)LSB順序存入鎖存器626D中。此際，一特定順序的四個樣品分別儲存于鎖存器626A-626D中。當(dāng)時鐘相位φ4降至低電平時，它控制由鎖存器626A和626B輸出的數(shù)據(jù)進(jìn)入鎖存器626E，同時控制由鎖存器626C和626D輸出的數(shù)據(jù)進(jìn)入鎖存器626F中。
鎖存器626E和626F的輸出信號分別為八比特位數(shù)的樣品，其頻率為PCLK頻率的1/4，通過將已合并的六比特取樣信號置于八比特鎖存器626E和626F中的六MSB位置，這些信號相當(dāng)于將(R-Y)和(B-Y)色差取樣信號放大四倍的信號。
四相時鐘信號產(chǎn)生器624是可預(yù)置的，且為普通的設(shè)計(jì)。預(yù)置值由寄存器622的“相位”控制數(shù)據(jù)提供。這一相位數(shù)據(jù)響應(yīng)于反相器618處在邏輯高狀態(tài)的輸出信號而存入時鐘信號產(chǎn)生器624中。因此，在控制數(shù)據(jù)存入移位寄存器622中的四個時鐘信號脈沖結(jié)束時刻，時鐘信號產(chǎn)生器624被預(yù)置在該行的相位值上。時鐘信號產(chǎn)生器624由讀出時鐘信號PCLK的脈沖波定時控制，產(chǎn)生大致與PCLK的各脈沖同時發(fā)生的時鐘相位脈沖信號。時鐘信號產(chǎn)生器624之所以需要預(yù)置，是因?yàn)槊恳粩?shù)據(jù)行上的第一色差樣品信號可能為(R-Y)MSB樣品也可能為(B-Y)MSB樣品。相位控制數(shù)據(jù)經(jīng)編碼，以指示第一樣品應(yīng)為何種樣品。此相位控制數(shù)據(jù)預(yù)置時鐘信號產(chǎn)生器，以使φ1、φ2、φ3、及φ4時鐘相位分別與現(xiàn)行影像行的(R-Y)MSB、(B-Y)MSB、(R-Y)LSB及(B-Y)LSB對準(zhǔn)。
加法器633輸出的亮度樣品Y″及鎖存器626E和626F分別輸出的(R-Y)″和(B-Y)″色差樣品分別耦合到數(shù)字與模擬轉(zhuǎn)換器及矩陣電路36的輸入端。在電路36中，各數(shù)字樣品分別被轉(zhuǎn)換為模擬亮度及色差信號。這些模擬信號以適當(dāng)?shù)谋嚷式Y(jié)合，以產(chǎn)生紅R，綠G，及藍(lán)B彩色信號，用以驅(qū)動顯示裝置(未繪出)。
RGB信號分別送到多工器38的一組輸入端。來自主視頻信號源40的RGB信號分別送到多工器38的另一組輸入端。多工器38由存儲器輸出地址及時鐘信號產(chǎn)生器26提供的連接到MUXCONTROL端上的信號控制，選擇以副RGB信號取代在其輸出端上所產(chǎn)生的主RGB信號做為輸出影像信號。
圖7所示的電路用以產(chǎn)生對存儲器22輸出數(shù)據(jù)的讀出時鐘信號及讀出地址碼。而且，該電路產(chǎn)生一個影像嵌入控制信號給多工器38，和PCLK信號給數(shù)據(jù)編碼器。
在圖7中，一鎖相環(huán)路(PLL)710產(chǎn)生一個與主視頻信號的行同步脈沖同步的時鐘頻率信號。在本設(shè)計(jì)中，時鐘頻率為主信號行頻率的1092倍。此頻率在除法器712中被二除，以產(chǎn)生一個主信號行同步頻率的546倍的頻率信號。頻率546H為從存儲器中讀出樣品並在再生影像上顯示的頻率。以此頻率掃描所儲存的每行中的副信號樣品時產(chǎn)生的副影像，比由行處理器14所取樣的原付影像部份縮小1/3。因此，副影像在垂直(幀)及水平(行)幅度上同等縮小。
由除法器712輸出的546H時鐘信號加到“與”門718和720?！芭c”門718和720由來自“與”門742的存儲器讀出驅(qū)動信號MEMREAD驅(qū)動?！芭c”門720輸出一個讀出時鐘信號RCLK至存儲器22，并通過所加的讀出地址依次閱讀存儲器的內(nèi)容。讀出時鐘信號的脈沖頻率恒為546H?！芭c”門718提供取樣頻率時鐘信號PCLK給數(shù)據(jù)解碼器34。PCLK電路制造與RCLK電路分開進(jìn)行，因?yàn)轭A(yù)期在特定的系統(tǒng)裝置中，PCLK信號可能需要是RCLK的二倍頻率。在此情形，“與”門718可直接聯(lián)接到PLL710的輸出端，而不需聯(lián)接到除二電路712的輸出端。
546時鐘信號輸送到水平位置檢測器，該檢測器由計(jì)數(shù)器714及比較器726構(gòu)成。計(jì)數(shù)器714在主信號的每一個場開始時由主信號場同步信號MAINVSYNC復(fù)位，然后開始計(jì)算546H時鐘脈沖。計(jì)數(shù)器714輸送二進(jìn)位輸出到比較器726的一個輸入端。該二進(jìn)位輸出相當(dāng)於自上次復(fù)位脈沖后加到計(jì)數(shù)器714輸入端上的546H脈沖累計(jì)數(shù)。546H時鐘信號的每一個連續(xù)脈沖相當(dāng)於在現(xiàn)行主影像行上的一個連續(xù)行像素位置。行像素位置HSTART信號加到比較器726的另一個輸入端，此位置為副影像左邊之開始點(diǎn)。當(dāng)計(jì)數(shù)器714中的累積計(jì)數(shù)到達(dá)該值HSTART時，比較器726產(chǎn)生一個邏輯高電平輸出。比較器726的該輸出一直維持在高電平上，直到計(jì)數(shù)器在下一個行上被復(fù)位為止。
比較器726的輸出加到“與”門734的一個輸入端。546H時鐘信號加到“與”門734的第二個輸入端，“與非”門740的輸出加到“與”門734的第三個輸入端?！芭c非”門740的輸入端分別連接到二進(jìn)位計(jì)數(shù)器736二進(jìn)位的兩個比特輸出端上。由二進(jìn)位計(jì)數(shù)器736所提供的可能的二進(jìn)位的輸出值范圍在0至127間(十進(jìn)位數(shù))。除值127(十進(jìn)位)之外，在二進(jìn)位計(jì)數(shù)器736輸出所有值時，“與非”門740的輸出都為邏輯高電平狀態(tài)，唯獨(dú)輸出值為127使“與非”門740產(chǎn)生邏輯低電平輸出。
每當(dāng)計(jì)數(shù)器736的輸出值小於127，且在比較器726的輸出為邏輯高電位以指示行開始位置已到來時，“與”門734受驅(qū)動，輸出546H信號至二進(jìn)位計(jì)數(shù)器736的時鐘輸入端。
在每一影像行的開始處，二進(jìn)位計(jì)數(shù)器736由MAINHSYNC復(fù)位置零。當(dāng)比較器726的輸出升至高電位時，二進(jìn)位計(jì)數(shù)器736開始計(jì)數(shù)，並產(chǎn)生自零至127的順序輸出值。當(dāng)輸出達(dá)到值127時，由“與非”門740的輸出升至高電位來防止其轉(zhuǎn)換至另一狀態(tài)。
二進(jìn)位計(jì)數(shù)器736的二進(jìn)位輸出值聯(lián)接到三態(tài)門744。三態(tài)門744的輸出聯(lián)接到存儲器22的位址輸入端。當(dāng)三態(tài)門744被“與”門742的輸出驅(qū)動時，二進(jìn)位計(jì)數(shù)器736的輸出值相當(dāng)於用以讀出存儲器的數(shù)據(jù)的到地址碼。
計(jì)數(shù)器714產(chǎn)生另一個輸出信號至連接線715上。此輸出信號時鐘脈沖間隔小於546H時鐘信號，並在計(jì)數(shù)器714計(jì)算到546個脈沖時發(fā)生。546個脈沖之一計(jì)數(shù)相當(dāng)於主畫面顯示器中的一條行線。當(dāng)一個脈沖產(chǎn)生在連接線715上時，計(jì)數(shù)器714內(nèi)部復(fù)位置零。
計(jì)數(shù)器714的第二個輸出輸送至二進(jìn)位計(jì)數(shù)器716的時鐘輸入端。計(jì)數(shù)器716從零值計(jì)數(shù)到262(十進(jìn)位)，然后停止，直到由下一個MAINVSYNC脈沖復(fù)位為止。計(jì)數(shù)器716因此產(chǎn)生二進(jìn)位輸出，該輸出相當(dāng)於自上一個MAINVSYNC脈沖起所產(chǎn)生的影像行的現(xiàn)累計(jì)數(shù)，即現(xiàn)行數(shù)(減一)。計(jì)數(shù)器716的二進(jìn)位輸出輸送到減法器728的一個輸入端和比較器732的一個輸入端。來自數(shù)據(jù)編碼器34的值VSTART輸送到比較器732的第二個輸入端和減法器728的減數(shù)輸入端，值VSTART對應(yīng)于顯示器上副影像開始的頂影像行。
當(dāng)計(jì)數(shù)器716的累計(jì)值等於值VSTART時，比較器732產(chǎn)生一個邏輯高電平輸出信號。之后比較器732的輸出保持在高電位狀態(tài)，直到二進(jìn)位計(jì)數(shù)器716由下一個MAINVSYNC脈沖復(fù)位為止。
減法器728的輸出值送到三態(tài)門730，該閘的輸出聯(lián)接到存儲器22的地址輸入端的行地址連接線上。減法器728的輸出值等於現(xiàn)行數(shù)減VSTART值。在存儲器受觸發(fā)以讀出數(shù)據(jù)的期間，即當(dāng)三態(tài)門730受觸發(fā)的期間，其順序輸出值從零至63。
副信號數(shù)據(jù)被儲存在存儲器中由64行地址碼定址的位置中，並被顯示在主影像的連續(xù)64個影像行中。因此須從垂直開始線開始(含)計(jì)算64行，以產(chǎn)生一個僅在垂直開始位置產(chǎn)生后64個行的期間，觸發(fā)三態(tài)門730和744的信號。計(jì)數(shù)器750，“與”門746，和反相器748的設(shè)置用來計(jì)算64個行的時間。計(jì)數(shù)器750計(jì)算由計(jì)數(shù)器714輸出的經(jīng)連接線715和“與”門746耦合的水平脈沖。“與”門746具有各自的輸入端連接至比較器732的輸出端和反相器748的輸出端。反相器748的輸入端與計(jì)數(shù)器750的輸出端相連。計(jì)數(shù)器750由來自MAINVSYNC的垂直脈沖復(fù)位，置其輸出于邏輯低電平。因此，反相器748的輸出為高電平。在這種情況下，在比較器732檢測到開始水平行后，“與”門746受觸發(fā)，以放行水平行脈沖至計(jì)數(shù)器750。在64個行脈沖送到計(jì)數(shù)器750后，該計(jì)數(shù)器產(chǎn)生邏輯高電平輸出信號。它迫使反相器748的輸出降為低電平，使“與”門746不起作用(關(guān)閉)。因此，反相器748的輸出從每一圖場周期開始為高電平，而在副影像的最后一行過后，該輸出降至低電平。
僅在副影像信號處在實(shí)際顯示的期間，用以觸發(fā)三態(tài)門730、744、和“與”門718及720的控制信號方處在高電平狀態(tài)，以使存儲器30有最大量的空余時間，供寫入新的數(shù)據(jù)。因此，在比較器732升到高電平后，即自垂直行開始后，直到存儲器讀出64行，也即當(dāng)計(jì)數(shù)器750產(chǎn)生一個輸出脈沖時的期間“與”門742的輸出為高電平，以讀出水平行的位置。因此，比較器726、“與”非門740、比較器732和反相器748的輸出信號分別輸送到“與”門742的輸入端。
由“與”門742所產(chǎn)生的輸出信號限定存儲器的讀出時間。因此，這個信號的反相信號限定了存儲器可寫入新數(shù)據(jù)的時間。連接到“與”門742的輸出端上的反相器752產(chǎn)生的信號MEMFREE，即為MEMREAD信號的反相型。
然而，可設(shè)想在主影像的每一行的一部份期間從存儲器中讀出數(shù)據(jù)。在這一更改的設(shè)計(jì)中，僅在副影像顯示時方處理并顯示從存儲器中讀出的數(shù)據(jù)。存儲器讀出操作定期更新所儲存的數(shù)據(jù)，使存儲器22可使用廉價的動態(tài)RAM。
在副信號從存儲器中讀出的間隔期間，多工器38以副視頻(RGB)信號取代主視頻(RGB)信號。這一期間相當(dāng)於信號MEMREAD的邏輯高電平期間。然而，必須引起注意的是存儲器中讀出的每行的前四個樣品包含控制信息。為計(jì)算由此四個樣品所占的時間，MEMREAD信號的每一邏輯高電平時間間隔被預(yù)先縮小四個樣品周期，以產(chǎn)生控制信號MUXCONTROL，供多工器38使用。這一過程由耦合信號MEMREAD至“與”門724的一個輸入端來實(shí)現(xiàn)。MEMREAD信號經(jīng)延遲四個樣品周期，加到“與”門724的第二個輸入端，以產(chǎn)生信號MUXCONTROL。
權(quán)利要求
1.一種響應(yīng)于主視頻信號源和副視頻信號源，以便將所述副視頻信號與所述主視頻信號的一部分進(jìn)行非相加組合從而形成復(fù)合信號的設(shè)備，其中所述副視頻信號被實(shí)現(xiàn)為一個嵌入在所述主視頻信號代表的畫面影像之中的畫面影像，其特征在于該設(shè)備包括存儲器裝置(22)，用于至少存儲一場所述副視頻信號，所述存儲器裝置被控制(26)用于在第一預(yù)定時間間隔內(nèi)讀所述被存儲的副視頻信號，并且被控制(20)用于在不同于所述讀時間間隔的第二時間間隔內(nèi)存儲所述副視頻信號；處理裝置(310-323，圖3A)；緩沖存儲器裝置(328)；定時和控制裝置(324、332、336和圖5)，用于交替地控制所述緩沖存儲器裝置，以便在第一種工作方式下，與所述副視頻信號源和所述處理裝置配合工作，從而產(chǎn)生和存儲垂直向輔助取樣的副視頻信號，在第二種工作方式下，與作為取樣速率緩沖器的所述存儲器裝置配合工作，從而將輔助取樣的副視頻信號提供到所述存儲器裝置；一種裝置(38)，與所述存儲器裝置和所述主視頻信號源相連接，用于組合從所述存儲器裝置讀出的所述副視頻信號與所述主視頻信號。
全文摘要
一種響應(yīng)于主視頻信號源和副視頻信號源，以便將副視頻信號與主信號的一部分進(jìn)行非相加組合而形成復(fù)合信號的設(shè)備，該副信號被實(shí)現(xiàn)為嵌入主信號代表的圖象之中的圖象。該設(shè)備包括存儲器裝置(22)、處理器裝置(310—323，圖3A)、緩沖存儲器裝置(328)、裝置(38)以及定時和控制裝置(324、332、336和圖5)。本發(fā)明是基于將同一個行存儲器在第一工作方式下用于實(shí)現(xiàn)垂直信號平均；而在第二工作方式下用作將信息寫入場存儲器的緩沖存儲器。
文檔編號H04N5/45GK1071796SQ9211066
公開日1993年5月5日 申請日期1992年9月11日 優(yōu)先權(quán)日1985年3月25日
發(fā)明者托德·J·克里斯托弗 申請人:Rca許可公司