本實(shí)用新型屬于通用接口技術(shù)領(lǐng)域，尤其涉及一種DVI接口電路及電視機(jī)。

背景技術(shù)：

DVI(Digital Visual Interface，數(shù)字視頻接口)接口是一種數(shù)字視頻顯示接口，連接于上位機(jī)的顯卡與顯示屏控制電路之間，負(fù)責(zé)接收來(lái)自上位機(jī)輸出的數(shù)字視頻圖像信息，并將該數(shù)字視頻圖像信息輸出至顯示屏控制電路。

傳統(tǒng)的DVI接口電路只包括DVI接口，DVI接口將接收到的數(shù)字視頻圖像信息直接輸出至顯示屏控制電路，電路中的靜電會(huì)直接串入顯示屏控制電路，給顯示屏控制電路中的芯片造成損壞。因此，現(xiàn)有技術(shù)存在DVI接口電路中的靜電直接串入顯示屏控制電路，造成顯示屏控制電路的芯片損壞的問(wèn)題。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型的目的在于提供一種DVI接口電路及電視機(jī)，旨在解決現(xiàn)有的DVI接口電路中的靜電直接串入顯示屏控制電路，造成顯示屏控制電路的芯片損壞的問(wèn)題。

本實(shí)用新型提供了一種DVI接口電路，連接于上位機(jī)的顯卡與顯示屏控制電路之間，所述DVI接口電路包括DVI接口，所述DVI接口連接上位機(jī)的顯卡及顯示屏控制電路，其特征在于，所述DVI接口電路還包括數(shù)字靜電保護(hù) 單元和模擬靜電保護(hù)單元；

所述數(shù)字靜電保護(hù)單元的輸入端和所述模擬靜電保護(hù)單元的輸入端均連接于所述DVI接口，所述數(shù)字靜電保護(hù)單元的輸出端和所述模擬靜電保護(hù)單元的輸出端均與所述顯示屏控制電路的輸入端連接；

當(dāng)所述DVI接口輸出數(shù)字信號(hào)至所述數(shù)字靜電保護(hù)單元時(shí)，所述數(shù)字靜電保護(hù)單元對(duì)所述DVI接口所輸出的靜電進(jìn)行吸收處理；當(dāng)所述DVI接口輸出模擬信號(hào)至所述模擬靜電保護(hù)單元時(shí)，所述模擬靜電保護(hù)單元對(duì)所述DVI接口所輸出的靜電進(jìn)行吸收處理。

本實(shí)用新型還提供了一種電視機(jī)，其包括顯卡和顯示屏控制電路，所述電視機(jī)還包括上述的DVI接口電路。

本實(shí)用新型通過(guò)在DVI接口和顯示屏控制電路之間設(shè)置數(shù)字靜電保護(hù)單元和模擬靜電保護(hù)單元，數(shù)字靜電保護(hù)單元的輸入端和模擬靜電保護(hù)單元的輸入端均連接于DVI接口，數(shù)字靜電保護(hù)單元的輸出端和模擬靜電保護(hù)單元的輸出端均與顯示屏控制電路的輸入端連接，當(dāng)DVI接口輸出數(shù)字信號(hào)至數(shù)字靜電保護(hù)單元時(shí)，數(shù)字靜電保護(hù)單元對(duì)DVI接口所輸出的靜電進(jìn)行吸收處理；當(dāng)DVI接口輸出模擬信號(hào)至模擬靜電保護(hù)單元時(shí)，模擬靜電保護(hù)單元對(duì)DVI接口所輸出的靜電進(jìn)行吸收處理，從而解決DVI接口電路中的靜電直接串入顯示屏控制電路，造成顯示屏控制電路的芯片損壞的問(wèn)題。

附圖說(shuō)明

為了更清楚地說(shuō)明本實(shí)用新型實(shí)施例中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖是本實(shí)用新型的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造 性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1是本實(shí)用新型實(shí)施例一提供的DVI接口電路的單元結(jié)構(gòu)示意圖；

圖2是本實(shí)用新型實(shí)施例一提供的DVI接口電路的電路結(jié)構(gòu)示意圖；

圖3是本實(shí)用新型實(shí)施例二提供的DVI接口電路的單元結(jié)構(gòu)示意圖；

圖4是本實(shí)用新型實(shí)施例二提供的DVI接口電路的電路結(jié)構(gòu)示意圖。

具體實(shí)施方式

為了使本實(shí)用新型的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本實(shí)用新型進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本實(shí)用新型，并不用于限定本實(shí)用新型。

需要說(shuō)明的是，本實(shí)用新型的說(shuō)明書(shū)和權(quán)利要求書(shū)中的術(shù)語(yǔ)“包括”以及它們?nèi)魏巫冃?，意圖在于覆蓋不排他的包含。例如包含一系列單元的系統(tǒng)、產(chǎn)品或設(shè)備沒(méi)有限定于已列出的單元，而是可選地還包括沒(méi)有列出的步驟或單元，或可選地還包括對(duì)于這些產(chǎn)品或設(shè)備固有的其它單元。此外，術(shù)語(yǔ)“第一”、“第二”和“第三”等是用于區(qū)別不同對(duì)象，而非用于描述特定順序。

本實(shí)用新型實(shí)施例為了解決DVI接口電路中的靜電直接串入顯示屏控制電路，造成顯示屏控制電路的芯片損壞的問(wèn)題，提供了一種DVI接口電路及電視機(jī)，其中主要通過(guò)在DVI接口和顯示屏控制電路之間設(shè)置數(shù)字靜電保護(hù)單元和模擬靜電保護(hù)單元，當(dāng)DVI接口輸出數(shù)字信號(hào)至數(shù)字靜電保護(hù)單元時(shí)，數(shù)字靜電保護(hù)單元對(duì)DVI接口所輸出的靜電進(jìn)行吸收處理；當(dāng)DVI接口輸出模擬信號(hào)至模擬靜電保護(hù)單元時(shí)，模擬靜電保護(hù)單元對(duì)DVI接口所輸出的靜電進(jìn)行吸收處理，從而解決DVI接口電路中的靜電直接串入顯示屏控制電路，造成顯示屏控制電路的芯片損壞的問(wèn)題。

為了具體說(shuō)明上述DVI接口電路及電視機(jī)，以下結(jié)合具體實(shí)施例進(jìn)行詳細(xì)說(shuō)明：

實(shí)施例一：

圖1示出了本實(shí)用新型實(shí)施例一提供的DVI接口電路的單元結(jié)構(gòu)，為了便于說(shuō)明，僅示出了與本實(shí)施例相關(guān)的部分，詳述如下：

如圖1所示，本實(shí)用新型實(shí)施例提供的DVI接口電路，連接于上位機(jī)的顯卡與顯示屏控制電路之間，DVI接口電路包括DVI接口11，DVI接口連接上位機(jī)的顯卡及顯示屏控制電路，其特征在于，DVI接口電路還包括數(shù)字靜電保護(hù)單元12和模擬靜電保護(hù)單元13。

其中，數(shù)字靜電保護(hù)單元12的輸入端和模擬靜電保護(hù)單元13的輸入端均連接于DVI接口11，數(shù)字靜電保護(hù)單元12的輸出端和模擬靜電保護(hù)單元13的輸出端均與顯示屏控制電路的輸入端連接。

當(dāng)DVI接口11輸出數(shù)字信號(hào)至數(shù)字靜電保護(hù)單元12時(shí)，數(shù)字靜電保護(hù)單元12對(duì)DVI接口11所輸出的靜電進(jìn)行吸收處理；當(dāng)DVI接口11輸出模擬信號(hào)至模擬靜電保護(hù)單元13時(shí)，模擬靜電保護(hù)單元12對(duì)DVI接口11所輸出的靜電進(jìn)行吸收處理。

在本實(shí)用新型實(shí)施例中，具體的，在DVI接口11和顯示屏控制電路之間設(shè)置數(shù)字靜電保護(hù)單元12和模擬靜電保護(hù)單元13，當(dāng)DVI接口11輸出數(shù)字信號(hào)至數(shù)字靜電保護(hù)單元12時(shí)，數(shù)字靜電保護(hù)單元12對(duì)DVI接口11所輸出的靜電進(jìn)行吸收處理；當(dāng)DVI接口11輸出模擬信號(hào)至模擬靜電保護(hù)單元13時(shí)，模擬靜電保護(hù)單元13對(duì)DVI接口11所輸出的靜電進(jìn)行吸收處理，從而解決DVI接口電路中的靜電直接串入顯示屏控制電路，造成顯示屏控制電路的芯片損壞的問(wèn)題。

圖2示出了本實(shí)用新型實(shí)施例一提供的DVI接口電路的電路結(jié)構(gòu)，為了便于說(shuō)明，僅示出了與本實(shí)用新型實(shí)施例相關(guān)的部分，詳述如下：

如圖2所示，作為本實(shí)用新型一實(shí)施例，數(shù)字靜電保護(hù)單元12包括第一靜電保護(hù)芯片U1和第二靜電保護(hù)芯片U2。

第一靜電保護(hù)芯片U1的第一輸入引腳IN1、第二輸入引腳IN2、第三輸入引腳IN3以及第四輸入引腳IN4和第二靜電保護(hù)芯片U2的第一輸入引腳IN1、第二輸入引腳IN2、第三輸入引腳IN3以及第四輸入引腳IN4構(gòu)成數(shù)字靜電保護(hù)單元12的輸入端。

第一靜電保護(hù)芯片U1的第一輸出引腳NC1、第二輸出引腳NC2、第三輸出引腳NC3以及第四輸出引腳NC4和第二靜電保護(hù)芯片U2的第一輸出引腳NC1、第二輸出引腳NC2、第三輸出引腳NC3以及第四輸出引腳NC4構(gòu)成數(shù)字靜電保護(hù)單元12的輸出端。

第一靜電保護(hù)芯片U1的第一輸入引腳IN1、第二輸入引腳IN2、第三輸入引腳IN3以及第四輸入引腳IN4分別與DVI接口11的負(fù)時(shí)鐘引腳TXC-、正時(shí)鐘引腳TXC+、第一數(shù)據(jù)負(fù)極引腳TX0-以及第一數(shù)據(jù)正極引腳TX0+連接，第二靜電保護(hù)芯片U2的第一輸入引腳IN1、第二輸入引腳IN2、第三輸入引腳IN3以及第四輸入引腳IN4分別與DVI接口11的第二數(shù)據(jù)負(fù)極引腳TX1-、第二數(shù)據(jù)正極引腳TX1+、第三數(shù)據(jù)負(fù)極引腳TX2-以及第三數(shù)據(jù)正極引腳TX2+連接。

具體的，在本實(shí)用新型實(shí)施例中，第一靜電保護(hù)芯片U1和第二靜電保護(hù)芯片U2均是型號(hào)為AZ1045-04F的靜電保護(hù)芯片。靜電保護(hù)芯片AZ1045-04F實(shí)質(zhì)是一個(gè)可控二極管，具有極快的靜電保護(hù)速度，由很低容量的控向二極管和一個(gè)等同于TVS二極管組成。當(dāng)DVI接口11輸出信號(hào)到上述靜電保護(hù)芯片 AZ1045-04F，該芯片的控向二極管把該信號(hào)中的靜電導(dǎo)向地，即對(duì)DVI接口11所輸出的靜電進(jìn)行吸收處理。

模擬靜電保護(hù)單元13包括第一單路雙向二極管D1、第一電容C1、第二單路雙向二極管D2、第二電容C2、第三單路雙向二極管D3、第三電容C3、穩(wěn)壓二極管ZD1、第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4以及第三靜電保護(hù)芯片U3。

第一單路雙向二極管D1的第一端、第二單路雙向二極管D2的第一端、第三電容C3的第一端、第三靜電保護(hù)芯片U3的第二輸入引腳I/O2及第三靜電保護(hù)芯片U3的第三輸入引腳I/O3構(gòu)成模擬靜電保護(hù)單元13的輸入端。

第二電阻的第二端和第三電阻的第二端構(gòu)成模擬靜電保護(hù)單元13的輸出端。

第一單路雙向二極管D1的第一端連接DVI接口11的熱插拔檢測(cè)信號(hào)引腳HP Detect，第一電容C1的第一端連接第一單路雙向二極管D1的第一端，第一電阻R1的第一端連接第一電容C1的第一端，第一電阻R1的第一端連接第三靜電保護(hù)芯片U3的第四輸入引腳I/O4，第二單路雙向二極管D2的第一端連接DVI接口11的電源端，第二電容C2的第一端連接第二單路雙向二極管D2的第一端，穩(wěn)壓二極管ZD1的高電位端連接第二電容C2的第一端且接直流電源VCC，第三電容C3的第一端連接DVI接口11的接地端GND，第三單路雙向二極管D3的第一端連接第三電容C3的第一端，第二電阻R2的第一端連接第三單路雙向二極管D3的第一端，第二電阻R2的第二端連接第三靜電保護(hù)芯片U3的第一輸入引腳I/O1，第三電阻R3的第一端接直流電源VCC，第三電阻R3的第二端接第一電容C1的第一端，第四電阻R4的第一端連接所述第三靜電保護(hù)芯片的電源輸入引腳VDD，第四電阻R4的第二端連接第三單 路雙向二極管D3的第一端，第一單路雙向二極管D1的第二端、第一電容C1的第二端、第二單路雙向二極管D2的第二端、第二電容C2的第二端、第三單路雙向二極管D3的第二端、第三電容C3的第二端以及穩(wěn)壓二極管ZD1的低電位端共同接地，第三靜電保護(hù)芯片U3的第二輸入引腳I/O2連接DVI接口11的時(shí)鐘引腳DDC CLK，第三靜電保護(hù)芯片U3的第三輸入引腳I/O3連接DVI接口11的數(shù)據(jù)引腳DDC DATA。

具體的，在本實(shí)用新型實(shí)施例中上述單路雙向二極管的型號(hào)為AZ5325-01F。AZ5325-01F實(shí)質(zhì)上是一瞬態(tài)電壓抑制器，是一種二極管形式的高效能保護(hù)器件，單路雙向二極管并聯(lián)與電路中，當(dāng)單路雙向二極管的兩極受到反向瞬態(tài)高能量沖擊時(shí)，它能以10-12秒量級(jí)的速度，將其兩極間的高阻抗變?yōu)榈妥杩?，吸收高達(dá)數(shù)千瓦的浪涌功率，使兩極間的電壓箝位于一個(gè)預(yù)定值，有效地保護(hù)電子線路中的精密元器件，免受各種浪涌脈沖的損壞。即當(dāng)DVI接口11輸出信號(hào)到單路雙向二極管AZ5325-01F時(shí)，上述單路雙向二極管吸收該信號(hào)中的靜電。

具體的，在本實(shí)用新型實(shí)施例中第三靜電保護(hù)芯片U3是型號(hào)為AZC099-04S的靜電保護(hù)芯片。AZC099-04S實(shí)質(zhì)上為浪涌額定二極管陣列對(duì)和一等同于TVS二極管的夾緊單元組成。當(dāng)DVI接口11輸出模擬信號(hào)到為AZC099-04S時(shí)，浪涌額定二極管陣列對(duì)和一等同于TVS二極管的夾緊單元直接將該模擬信號(hào)中的靜電進(jìn)行吸收處理。

需要說(shuō)明的是，上述的直流電源VCC為+5V的直流電源。

實(shí)施例二：

圖3示出了本實(shí)用新型實(shí)施例二提供的DVI接口電路的單元結(jié)構(gòu)，為了便于說(shuō)明，僅示出了與本實(shí)施例相關(guān)的部分，詳述如下：

如圖3所示，本實(shí)用新型實(shí)施例提供的DVI接口電路還包括存儲(chǔ)單元24。

存儲(chǔ)單元24的輸入端連接于DVI接口21，存儲(chǔ)單元24儲(chǔ)存DVI接口21傳輸?shù)目蛻粜畔?、版本序列?hào)及機(jī)器條碼。

圖4示出了本實(shí)用新型實(shí)施例二提供的DVI接口電路的電路結(jié)構(gòu)，為了便于說(shuō)明，僅示出了與本實(shí)用新型實(shí)施例相關(guān)的部分，詳述如下：

DVI接口電路包括DVI接口21、數(shù)字靜電保護(hù)單元22、模擬靜電保護(hù)單元23及存儲(chǔ)單元24。

其中，數(shù)字靜電保護(hù)單元22包括第一靜電保護(hù)芯片U1和第二靜電保護(hù)芯片U2。

第一靜電保護(hù)芯片U1的第一輸入引腳IN1、第二輸入引腳IN2、第三輸入引腳IN3以及第四輸入引腳IN4和第二靜電保護(hù)芯片U2的第一輸入引腳IN1、第二輸入引腳IN2、第三輸入引腳IN3以及第四輸入引腳IN4構(gòu)成數(shù)字靜電保護(hù)單元22的輸入端。

第一靜電保護(hù)芯片U1的第一輸出引腳NC1、第二輸出引腳NC2、第三輸出引腳NC3以及第四輸出引腳NC4和第二靜電保護(hù)芯片U2的第一輸出引腳NC1、第二輸出引腳NC2、第三輸出引腳NC3以及第四輸出引腳NC4構(gòu)成數(shù)字靜電保護(hù)單元22的輸出端。

第一靜電保護(hù)芯片U1的第一輸入引腳IN1、第二輸入引腳IN2、第三輸入引腳IN3以及第四輸入引腳IN4分別與DVI接口11的負(fù)時(shí)鐘引腳TXC-、正時(shí)鐘引腳TXC+、第一數(shù)據(jù)負(fù)極引腳TX0-以及第一數(shù)據(jù)正極引腳TX0+連接，第二靜電保護(hù)芯片U2的第一輸入引腳IN1、第二輸入引腳IN2、第三輸入引腳IN3以及第四輸入引腳IN4分別與DVI接口21的第二數(shù)據(jù)負(fù)極引腳TX1-、第二數(shù)據(jù)正極引腳TX1+、第三數(shù)據(jù)負(fù)極引腳TX2-以及第三數(shù)據(jù)正極引腳 TX2+連接。

具體的，在本實(shí)用新型實(shí)施例中，第一靜電保護(hù)芯片U1和第二靜電保護(hù)芯片U2均是型號(hào)為AZ1045-04F的靜電保護(hù)芯片。靜電保護(hù)芯片AZ1045-04F實(shí)質(zhì)是一個(gè)可控二極管，具有極快的靜電保護(hù)速度，由很低容量的控向二極管和一個(gè)等同于TVS二極管組成。當(dāng)DVI接口21輸出的信號(hào)為數(shù)字信號(hào)時(shí)，上述靜電保護(hù)芯片AZ1045-04F中的控向二極管把該數(shù)字信號(hào)中的靜電導(dǎo)向地，即對(duì)DVI接口21所輸出的靜電進(jìn)行吸收處理。

模擬靜電保護(hù)單元23包括第一單路雙向二極管D1、第一電容C1、第二單路雙向二極管D2、第二電容C2、第三單路雙向二極管D3、第三電容C3、穩(wěn)壓二極管ZD1、第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4以及第三靜電保護(hù)芯片U3。

第一單路雙向二極管D1的第一端、第二單路雙向二極管D2的第一端、第三電容C3的第一端、第三靜電保護(hù)芯片U3的第二輸入引腳I/O2及第三靜電保護(hù)芯片U3的第三輸入引腳I/O3構(gòu)成模擬靜電保護(hù)單元23的輸入端。

第二電阻的第二端和第三電阻的第二端構(gòu)成模擬靜電保護(hù)單元23的輸出端。

第一單路雙向二極管D1的第一端連接DVI接口21的熱插拔檢測(cè)信號(hào)引腳HP Detect，第一電容C1的第一端連接第一單路雙向二極管D1的第一端，第一電阻R1的第一端連接第一電容C1的第一端，第一電阻R1的第一端連接第三靜電保護(hù)芯片U3的第四輸入引腳I/O4，第二單路雙向二極管D2的第一端連接DVI接口21的電源端，第二電容C2的第一端連接第二單路雙向二極管D2的第一端，穩(wěn)壓二極管ZD1的高電位端連接第二電容C2的第一端且接直流電源VCC，第三電容C3的第一端連接DVI接口21的接地端GND，第三單 路雙向二極管D3的第一端連接第三電容C3的第一端，第二電阻R2的第一端連接第三單路雙向二極管D3的第一端，第二電阻R2的第二端連接第三靜電保護(hù)芯片U3的第一輸入引腳I/O1，第三電阻R3的第一端接直流電源VCC，第三電阻R3的第二端接第一電容C1的第一端，第四電阻R4的第一端所述第三靜電保護(hù)芯片的電源輸入引腳VDD，第四電阻R4的第二端連接第三單路雙向二極管D3的第一端，第一單路雙向二極管D1的第二端、第一電容C1的第二端、第二單路雙向二極管D2的第二端、第二電容C2的第二端、第三單路雙向二極管D3的第二端、第三電容C3的第二端以及穩(wěn)壓二極管ZD1的低電位端共同接地，第三靜電保護(hù)芯片U3的第二輸入引腳I/O2連接DVI接口21的時(shí)鐘引腳DDC CLK，第三靜電保護(hù)芯片U3的第三輸入引腳I/O3連接DVI接口21的數(shù)據(jù)引腳DDC DATA。

具體的，在本實(shí)用新型實(shí)施例中上述單路雙向二極管的型號(hào)為AZ5325-01F。AZ5325-01F實(shí)質(zhì)上是一瞬態(tài)電壓抑制器，是一種二極管形式的高效能保護(hù)器件，單路雙向二極管并聯(lián)與電路中，當(dāng)單路雙向二極管的兩極受到反向瞬態(tài)高能量沖擊時(shí)，它能以10-12秒量級(jí)的速度，將其兩極間的高阻抗變?yōu)榈妥杩?，吸收高達(dá)數(shù)千瓦的浪涌功率，使兩極間的電壓箝位于一個(gè)預(yù)定值，有效地保護(hù)電子線路中的精密元器件，免受各種浪涌脈沖的損壞。即當(dāng)DVI接口11輸出模擬信號(hào)到單路雙向二極管AZ5325-01F時(shí)，上述單路雙向二極管吸收該模擬信號(hào)中的靜電。

具體的，在本實(shí)用新型實(shí)施例中第三靜電保護(hù)芯片U3是型號(hào)為AZC099-04S的靜電保護(hù)芯片。AZC099-04S實(shí)質(zhì)上為浪涌額定二極管陣列對(duì)和一等同于TVS二極管的夾緊單元組成。當(dāng)DVI接口11輸出模擬信號(hào)到為AZC099-04S時(shí)，浪涌額定二極管陣列對(duì)和一等同于TVS二極管的夾緊單元直 接將該模擬信號(hào)中的靜電進(jìn)行吸收處理。

存儲(chǔ)單元24包括第四單路雙向二極管D4、第五單路雙向二極管D5、第五電阻R5、第六電阻R6、第七電阻R7、第八電阻R8、第九電阻R9、第十電阻R10、第一二極管D6、第二二極管D7以及存儲(chǔ)芯片U4。

第四單路雙向二極管D4的第一端連接DVI接口21的數(shù)據(jù)引腳DDCDATA，第五單路雙向二極管D5的第一端連接DVI接口21的時(shí)鐘引腳DCCCLK，第四單路雙向二極管D4的第二端與第五單路雙向二極管D5的第二端共同接地，第五電阻R5的第一端連接第五單路雙向二極管D5的第一端，第五電阻R5的第二端連接存儲(chǔ)芯片U4的串行時(shí)鐘輸入引腳SCL，第六電阻R6的第一端連接第四單路雙向二極管D4的第一端，第六電阻R6的第二端連接存儲(chǔ)芯片U4的串行數(shù)據(jù)引腳SDA，第七電阻R7、第八電阻R8以及第九電阻R9的第一端共同連接第四電阻的第一端，第七電阻R7的第二端連接第六電阻R6的第二端，第八電阻R8的第二端連接第五電阻R5的第二端，第九電阻R9的第二端連接第十電阻R10的第一端，第十電阻R10的第二端連接存儲(chǔ)芯片U4的寫(xiě)保護(hù)引腳WP，第一二極管D6的高電位端連接DVI接口21的直流電源VCC，第二二極管D7的高電位端接直流電源VCC，第一二極管D6和第二二極管D7的低電位端連接存儲(chǔ)芯片U4的直流電源VCC。

具體的，在本實(shí)用新型實(shí)施例中存儲(chǔ)芯片U4是型號(hào)為M24C02的存儲(chǔ)芯片。M24C02存儲(chǔ)芯片實(shí)質(zhì)是串行非易失性存儲(chǔ)器EEPROM，是基于I2C-BUS的存儲(chǔ)器件，其用以儲(chǔ)存DVI接口21傳輸?shù)目蛻粜畔?、版本序列?hào)及機(jī)器條碼等信息。

需要說(shuō)明的是，上述的直流電源VCC為+5V的直流電源。

在本實(shí)用新型實(shí)施例中，具體的，在DVI接口和顯示屏控制電路之間設(shè)置 數(shù)字靜電保護(hù)單元和模擬靜電保護(hù)單元，當(dāng)DVI接口輸出數(shù)字信號(hào)至數(shù)字靜電保護(hù)單元時(shí)，數(shù)字靜電保護(hù)單元對(duì)DVI接口所輸出的靜電進(jìn)行吸收處理；當(dāng)DVI接口輸出模擬信號(hào)至模擬靜電保護(hù)單元時(shí)，模擬靜電保護(hù)單元對(duì)DVI接口所輸出的靜電進(jìn)行吸收處理，從而解決DVI接口電路中的靜電直接串入顯示屏控制電路，造成顯示屏控制電路的芯片損壞的問(wèn)題。

以上所述僅為本實(shí)用新型的較佳實(shí)施例而已，并不用以限制本實(shí)用新型，凡在本實(shí)用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。