一種fpga質(zhì)量診斷測試系統(tǒng)的制作方法
【專利摘要】一種FPGA質(zhì)量診斷測試系統(tǒng)，包括硬件電路和FPGA軟件邏輯，硬件電路包括測試FPGA、被測試FPGA、PROM、SRAM、電源及配置電路、被測試FPGA溫度獲取電路、FPGA間IO接口電路、RS232接口電路以及SMA輸出測試電路。本發(fā)明克服現(xiàn)有技術(shù)對FPGA內(nèi)部資源測試覆蓋率低的不足，實(shí)時(shí)性好，通用性強(qiáng)，操作簡單，滿足航天相機(jī)視頻電子系統(tǒng)測試過程中對FPGA芯片的要求。
【專利說明】—種FPGA質(zhì)量診斷測試系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于航天遙感器【技術(shù)領(lǐng)域】，涉及一種應(yīng)用于航天相機(jī)視頻電子系統(tǒng)的FPGA質(zhì)量診斷測試系統(tǒng)。
【背景技術(shù)】
[0002]FPGA芯片是航天遙感相機(jī)視頻電子系統(tǒng)中的關(guān)鍵器件。在航天遙感相機(jī)視頻電子系統(tǒng)中，CCD傳感器接收來自光學(xué)系統(tǒng)的光信號(hào)，完成光信號(hào)到電信號(hào)的轉(zhuǎn)換，將轉(zhuǎn)換后的電信號(hào)經(jīng)過信號(hào)處理器相關(guān)雙采樣、A/D轉(zhuǎn)換等操作后轉(zhuǎn)換為數(shù)字信號(hào)，傳送給FPGA芯片數(shù)字信號(hào)處理器，完成多路圖像信號(hào)的合成、圖像處理及輸出成像。其中FPGA芯片是系統(tǒng)的控制核心，用于產(chǎn)生CCD傳感器控制時(shí)序，產(chǎn)生信號(hào)處理器控制時(shí)序，產(chǎn)生多路圖像數(shù)據(jù)合成、圖像處理及數(shù)傳時(shí)序，航天遙感相機(jī)視頻電子系統(tǒng)原理框圖如圖1所示。由于航天遙感相機(jī)應(yīng)用環(huán)境要求較高，在視頻電子系統(tǒng)的研制過程中，需要對系統(tǒng)控制核心FPGA芯片進(jìn)行多功能及性能測試，有可能出現(xiàn)部分FPGA芯片不滿足系統(tǒng)要求的情況，造成經(jīng)濟(jì)損失的同時(shí)也影響了后續(xù)視頻處理電路的測試工作，進(jìn)而影響相機(jī)整體的研發(fā)周期。
[0003]因此研制一種應(yīng)用于航天相機(jī)視頻電子系統(tǒng)的FPGA質(zhì)量診斷測試系統(tǒng)，在FPGA芯片落焊之前做詳盡診斷測試是很有必要的。

【發(fā)明內(nèi)容】

[0004]本發(fā)明技術(shù)解決問題:克服現(xiàn)有技術(shù)對FPGA內(nèi)部資源測試覆蓋率低的不足，提供了一種FPGA質(zhì)量診斷測試系統(tǒng)，實(shí)時(shí)性好，通用性強(qiáng)，操作簡單，可以深入到寄存器級(jí)測試，不僅可以實(shí)現(xiàn)對未使用FPGA的質(zhì)量篩選，也有助于定位發(fā)生永久性故障FPGA的問題所在，以滿足航天相機(jī)視頻電子系統(tǒng)測試過程中對FPGA芯片的要求。
[0005]一種FPGA質(zhì)量診斷測試系統(tǒng)，其特征在于包括:測試FPGA、被測試FPGA、PR0M、SRAM、電源及配置電路、被測試FPGA溫度獲取電路、FPGA間IO接口電路、第一 RS232接口電路、第二 RS232接口電路及SMA輸出測試電路；PR0M用于存儲(chǔ)測試FPGA配置數(shù)據(jù)、被測試FPGA配置數(shù)據(jù)和用于回讀功能驗(yàn)證的掩碼數(shù)據(jù)；SRAM用于在線存儲(chǔ)被測試FPGA配置數(shù)據(jù)和掩碼數(shù)據(jù)；系統(tǒng)加電后，測試FPGA完成配置后，從PROM中讀取被測試FPGA配置數(shù)據(jù)及掩碼數(shù)據(jù)，并轉(zhuǎn)存到外部SRAM中，用于被測試FPGA配置與回讀功能驗(yàn)證；電源及配置電路為測試FPGA提供正常工作所需要的電源和配置芯片；溫度獲取電路用于提取被測試FPGA工作溫度；IO接口電路實(shí)現(xiàn)測試FPGA與被測試FPGA通信；SMA輸出測試電路用于驗(yàn)證被測試FPGA全局時(shí)鐘網(wǎng)絡(luò)驗(yàn)證，IO輸出電平類型及驅(qū)動(dòng)能力測試；PC機(jī)通過第一 RS232接口與測試FPGA通信，以獲取測試FPGA工作狀態(tài)；測試FPGA通過第二 RS232接口與被測試FPGA通信，獲取被測試FPGA工作狀態(tài)；
[0006]測試FPGA根據(jù)上位機(jī)來的RS232指令通過SelectMAP并行接口進(jìn)行被測試FPGA配置與回讀功能驗(yàn)證；完成被測試FPGA實(shí)現(xiàn)DSP48s乘法器單元功能測試；完成被測試FPGA寄存器級(jí)聯(lián)測試；完成被測試FPGA內(nèi)部BRAM功能驗(yàn)證；通過溫度測試電路獲取被測試FPGA工作溫度；
[0007]被測試FPGA根據(jù)上位機(jī)來的RS232指令，完成所有內(nèi)部DSP48s乘法器單元功能測試，并向測試FPGA反饋測試結(jié)果；完成全局時(shí)鐘網(wǎng)絡(luò)驗(yàn)證；完成IO輸出電平類型及驅(qū)動(dòng)能力測試；完成溫度傳感單兀功能驗(yàn)證。
[0008]所述SMA輸出測試電路包括24路FPGA時(shí)鐘性能測試電路、24路IO電平類型測試電路和32路IO驅(qū)動(dòng)能力測試電路。
[0009]所述測試FPGA具體實(shí)現(xiàn)如下:
[0010](I)系統(tǒng)加電后,測試FPGA從外部配置PROM進(jìn)行配置,配置完成后，從外部存儲(chǔ)PROM讀取被測試FPGA配置數(shù)據(jù)、比對數(shù)據(jù)和掩碼數(shù)據(jù)，并將被測試FPGA配置數(shù)據(jù)、比對數(shù)據(jù)和掩碼數(shù)據(jù)分別存儲(chǔ)到外部不同的SRAM中，然后進(jìn)入等待指令狀態(tài)。
[0011](2)測試FPGA收到指令后，對指令進(jìn)行解譯，根據(jù)具體收到的指令，完成(3)?(7)過程對應(yīng)測試。
[0012](3)若測試FPGA收到被測試FPGA配置與回讀功能驗(yàn)證指令，測試FPGA首先讀取SRAM中被測試FPGA配置數(shù)據(jù)，并通過SelectMAP并行接口對被測試FPGA進(jìn)行配置；配置完成后，被測試FPGA進(jìn)入工作狀態(tài)；經(jīng)過至少3秒后，測試FPGA通過SelectMAP并行接口對被測試FPGA進(jìn)行回讀，并將回讀數(shù)據(jù)與SRAM中存放的比對數(shù)據(jù)、掩碼數(shù)據(jù)進(jìn)行實(shí)時(shí)比較，統(tǒng)計(jì)有差異的比特位，并將統(tǒng)計(jì)數(shù)值通過第一 RS232接口發(fā)送到PC機(jī)。
[0013](4)若測試FPGA收到被測試FPGA內(nèi)部DSP48s乘法器單元功能測試指令，測試FPGA通過第二 RS232接口將指令轉(zhuǎn)發(fā)到被測試FPGA，并通過第二 RS232接口接收被測試FPGA內(nèi)部DSP48s乘法器單元的測試結(jié)果，通過第一 RS232接口反饋測試結(jié)果到PC機(jī)。
[0014](5)若測試FPGA收到被測試FPGA內(nèi)部BRAM功能驗(yàn)證指令，測試FPGA通過IO接口向被測試FPGA寫入測試數(shù)據(jù)，并通過IO接口從被測試FPGA內(nèi)部BRAM讀取測試數(shù)據(jù)，統(tǒng)計(jì)有差異的比特位，并將統(tǒng)計(jì)數(shù)值通過第一 RS232接口發(fā)送到PC機(jī)。
[0015](6)若測試FPGA收到獲取被測試FPGA工作溫度指令，測試FPGA通過溫度測試電路獲取被測試FPGA工作溫度，并將溫度數(shù)值通過第一 RS232接口發(fā)送到PC機(jī)。
[0016](7)若測試FPGA收到被測試FPGA寄存器級(jí)聯(lián)測試指令，測試FPGA通過SelectMAP并行接口對被測試FPGA進(jìn)行配置，使被測試FPGA工作在寄存器級(jí)聯(lián)狀態(tài)；測試FPGA通過
IO接口向被測試FPGA寫入測試數(shù)據(jù)，并通過IO接口從被測試FPGA讀取測試數(shù)據(jù)，統(tǒng)計(jì)有差異的比特位，并將統(tǒng)計(jì)數(shù)值通過第一 RS232接口發(fā)送到PC機(jī)。
[0017](8)測試FPGA完成(3)?(7)中一項(xiàng)測試內(nèi)容后，進(jìn)入等待指令狀態(tài)，然后執(zhí)行過程⑵。
[0018]所述被測試FPGA具體實(shí)現(xiàn)如下:
[0019]被測試FPGA被配置為兩種工作狀態(tài)，配置為自測試狀態(tài)實(shí)現(xiàn)過程:
[0020](I)系統(tǒng)加電后，被測試FPGA由測試FPGA通過SelectMAP并行接口進(jìn)行配置。[0021 ] (2 )配置完成后，被測試FPGA進(jìn)行內(nèi)部DSP48s乘法器單元功能測試，測試完成后，記錄測試結(jié)果。
[0022](3)被測試FPGA進(jìn)行全局時(shí)鐘網(wǎng)絡(luò)驗(yàn)證，被測試FPGA通過IO輸出主時(shí)鐘，主時(shí)鐘2分頻時(shí)鐘和主時(shí)鐘10分頻時(shí)鐘，每種時(shí)鐘均采用單端和差分輸出，使用示波器記錄每種時(shí)鐘的頻率值、占空比和抖動(dòng)幅度。[0023](4)被測試FPGA進(jìn)行IO輸出電平類型及驅(qū)動(dòng)能力測試，被測試FPGA通過IO輸出3種電平類型，分別記錄每種電平類型高低電平的電壓值，以及負(fù)載為IOK Ω時(shí)的驅(qū)動(dòng)能力。
[0024](5)被測試FPGA完成(2)?(4)測試后，進(jìn)入等待指令狀態(tài)，被測試FPGA從第二RS232收到指令后，對指令進(jìn)行解譯，若指令為獲取被測試FPGA內(nèi)部DSP48s乘法器單元功能驗(yàn)證結(jié)果，則被測試FPGA通過第二 RS232反饋測試結(jié)果，其他指令不做任何操作，繼續(xù)進(jìn)入等待指令狀態(tài)。
[0025]被測試FPGA配置為寄存器級(jí)聯(lián)狀態(tài)時(shí)，不進(jìn)行任何操作，被動(dòng)接收測試FPGA控制。
[0026]本發(fā)明與現(xiàn)有技術(shù)相比的優(yōu)點(diǎn)在于:
[0027](I)本發(fā)明克服現(xiàn)有技術(shù)對FPGA內(nèi)部資源測試覆蓋率低的不足；
[0028](2)本發(fā)明可以在FPGA用于航天遙感相機(jī)視頻電子系統(tǒng)之前對FPGA的進(jìn)行質(zhì)量診斷，對FPGA的可靠性進(jìn)行測試，降低了航天遙感相機(jī)視頻電子系統(tǒng)測試過程中FPGA芯片出現(xiàn)功能和性能不滿足要求的風(fēng)險(xiǎn)，提高了 FPGA芯片質(zhì)量診斷測試的可行性。
[0029](3)本發(fā)明可以對FPGA進(jìn)行寄存器級(jí)測試，實(shí)時(shí)性好，通用性強(qiáng)，操作簡單，不僅可以實(shí)現(xiàn)對未使用FPGA的質(zhì)量篩選，也有助于定位發(fā)生永久性故障FPGA的問題所在，以滿足航天相機(jī)視頻電子系統(tǒng)測試過程中對FPGA芯片故障診斷的需求。
[0030](4)本發(fā)明可以通過更改FPGA軟件及更換FPGA測試基座，診斷測試不同型號(hào)的FPGA，通用性強(qiáng)，能滿足航天遙感相機(jī)視頻電子系統(tǒng)對FPGA的需求。
【專利附圖】

【附圖說明】
[0031]圖1遙感相機(jī)視頻電子系統(tǒng)原理框圖；
[0032]圖2本發(fā)明FPGA芯片質(zhì)量診斷測試系統(tǒng)硬件框圖；
[0033]圖3本發(fā)明中測試FPGA的實(shí)現(xiàn)流程圖；
[0034]圖4本發(fā)明中被測試FPGA特定功能單元DPS48s測試原理框圖；
[0035]圖5本發(fā)明中被測試FPGA寄存器級(jí)聯(lián)原理框圖；
[0036]圖6本發(fā)明中被測試FPGA的實(shí)現(xiàn)流程圖。
【具體實(shí)施方式】
[0037]為滿足航天遙感相機(jī)視頻電子系統(tǒng)對FPGA芯片質(zhì)量診斷測試要求，如圖2所示，本發(fā)明包括測試FPGA、PROM、SRAM、電源及配置電路、被測試FPGA溫度獲取電路、FPGA間IO接口電路、第一 RS232接口電路、第二 RS232接口電路及SMA輸出測試電路，PROM用于存儲(chǔ)測試FPGA配置數(shù)據(jù)、被測試FPGA配置數(shù)據(jù)和用于回讀功能驗(yàn)證的比對數(shù)據(jù)、掩碼數(shù)據(jù)，SRAM用于在線存儲(chǔ)被測試FPGA配置數(shù)據(jù)、比對數(shù)據(jù)和掩碼數(shù)據(jù)。本發(fā)明在具體實(shí)施中，測試FPGA選用Xilinx公司的Virtex V系列FPGA XC5FXL130T-1FF1738，被測試FPGA 選用 Xilinx 公司的 Virtex IV 系列 FPGA XC4VSX55-10FF1148。
[0038]首先進(jìn)行相應(yīng)的初始化操作，上電后測試FPGA自動(dòng)完成程序加載和配置。測試FPGA從外部配置PROM進(jìn)行配置，配置完成后，從外部存儲(chǔ)PROM讀取被測試FPGA配置數(shù)據(jù)、比對數(shù)據(jù)和掩碼數(shù)據(jù)，并將被測試FPGA配置數(shù)據(jù)、比對數(shù)據(jù)和掩碼數(shù)據(jù)分別存儲(chǔ)到外部不同的SRAM中。測試FPGA循環(huán)檢測第一 RS232接口電路的信號(hào)輸入，若從第一 RS232接口接收到被測試FPGA配置與回讀功能驗(yàn)證指令、被測試FPGA內(nèi)部DSP48s乘法器單元功能測試指令、被測試FPGA內(nèi)部BRAM功能驗(yàn)證指令、獲取被測試FPGA工作溫度指令或被測試FPGA寄存器級(jí)聯(lián)測試指令，測試FPGA執(zhí)行相應(yīng)的操作，并通過第一 RS232接口電路向上位機(jī)發(fā)送測試信息。被測試FPGA的配置及工作狀態(tài)則由測試FPGA決定。
[0039]如圖3所示，為本發(fā)明一種FPGA質(zhì)量診斷測試系統(tǒng)測試FPGA工作流程圖。系統(tǒng)上電后，測試FPGA從外部配置PROM進(jìn)行配置，配置完成后，從外部存儲(chǔ)PROM讀取被測試FPGA配置數(shù)據(jù)、比對數(shù)據(jù)和掩碼數(shù)據(jù)，并將被測試FPGA配置數(shù)據(jù)、比對數(shù)據(jù)和掩碼數(shù)據(jù)分別存儲(chǔ)到外部不同的SRAM中，然后進(jìn)入等待指令狀態(tài)。測試FPGA循環(huán)檢測第一 RS232接口電路有無信號(hào)輸入。若無信號(hào)輸入，則繼續(xù)循環(huán)檢測；若有信號(hào)輸入，則對輸入信號(hào)進(jìn)行解碼，獲得上位機(jī)從第一 RS232接口電路發(fā)送來的相應(yīng)控制指令。控制令接收完成后，測試FPGA對指令進(jìn)行判斷:
[0040]測試FPGA收到被測試FPGA配置與回讀功能驗(yàn)證指令，測試FPGA首先讀取SRAM中被測試FPGA配置數(shù)據(jù)，并通過SelectMAP并行接口對被測試FPGA進(jìn)行配置；配置完成后，被測試FPGA進(jìn)入工作狀態(tài)；經(jīng)過至少3秒后，測試FPGA通過SelectMAP并行接口對被測試FPGA進(jìn)行回讀，并將回讀數(shù)據(jù)與SRAM中存放的比對數(shù)據(jù)、掩碼數(shù)據(jù)進(jìn)行實(shí)時(shí)比較，統(tǒng)計(jì)有差異的比特位，并將統(tǒng)計(jì)數(shù)值通過第一 RS232接口發(fā)送到PC機(jī)。
[0041]測試FPGA收到被測試FPGA內(nèi)部DSP48s乘法器單元功能測試指令，測試FPGA通過第二 RS232接口將指令轉(zhuǎn)發(fā)到被測試FPGA，并通過第二 RS232接口接收被測試FPGA內(nèi)部DSP48s乘法器單元的測試結(jié)果，通過第一 RS232接口反饋測試結(jié)果到PC機(jī)。被測試FPGA內(nèi)部DSP48s乘法器單元功能測試如圖4所示，主要通過對DSP48s輸入不同的測試數(shù)據(jù)，獲得相應(yīng)的計(jì)算結(jié)果后，將計(jì)算結(jié)果與預(yù)存在寄存器組中的正確數(shù)值比較，通過結(jié)果比對進(jìn)行驗(yàn)證。
[0042]測試FPGA收到被測試FPGA內(nèi)部BRAM功能驗(yàn)證指令，測試FPGA通過IO接口向被測試FPGA寫入測試數(shù)據(jù)，并通過IO接口從被測試FPGA內(nèi)部BRAM讀取測試數(shù)據(jù)，統(tǒng)計(jì)有差異的比特位，并將統(tǒng)計(jì)數(shù)值通過第一 RS232接口發(fā)送到PC機(jī)。設(shè)計(jì)思路為將被測試FPGA所有內(nèi)部BRAM配置為一個(gè)存儲(chǔ)模塊，然后將此存儲(chǔ)模塊的接口開放給測試FPGA進(jìn)行讀寫操作，來完成其內(nèi)部BRAM存儲(chǔ)單元功能測試。以被測試的Xilinx公司Virtex IV系列FPGAXC4VSX55-10FF1148為例，通過Xilinx的FPGA開發(fā)工具ISE可以獲得存儲(chǔ)模塊端口定義:共需要82個(gè)Pin接口，其中2個(gè)時(shí)鐘，80個(gè)普通10，讀寫數(shù)據(jù)和讀寫地址獨(dú)立，其中數(shù)據(jù)位寬18，地址位寬19，讀寫深度327680，這樣可以使被測試FPGA內(nèi)部320個(gè)18KbitBRAM存儲(chǔ)單元全部使用到。主要通過對內(nèi)部BRAM寫入不同的測試數(shù)據(jù)，然后再讀取數(shù)據(jù)，通過結(jié)果比對進(jìn)行驗(yàn)證。
[0043]測試FPGA收到獲取被測試FPGA工作溫度指令，測試FPGA通過溫度測試電路獲取被測試FPGA工作溫度，并將溫度數(shù)值通過第一 RS232接口發(fā)送到PC機(jī)。
[0044]測試FPGA收到被測試FPGA寄存器級(jí)聯(lián)測試指令，測試FPGA通過SelectMAP并行接口對被測試FPGA進(jìn)行配置，使被測試FPGA工作在寄存器級(jí)聯(lián)狀態(tài)；測試FPGA通過IO接口向被測試FPGA寫入測試數(shù)據(jù)，并通過IO接口從被測試FPGA讀取測試數(shù)據(jù)，統(tǒng)計(jì)有差異的比特位，并將統(tǒng)計(jì)數(shù)值通過第一 RS232接口發(fā)送到PC機(jī)。被測試FPGA寄存器級(jí)聯(lián)測試測試如圖5所示，被測試FPGA配置完成后，內(nèi)部寄存器配置為鏈路，使盡可能多的寄存器級(jí)聯(lián)。以被測試的Xilinx公司Virtex IV系列FPGA XC4VSX55-10FF1148為例，其中實(shí)現(xiàn)的情況為D0:D7為8bit寬，即N為7，M為5994級(jí)，被測試FPGA寄存器使用率達(dá)到97%。主要通過對寄存器鏈路寫入不同的測試數(shù)據(jù)，然后再讀取數(shù)據(jù)，通過結(jié)果比對進(jìn)行驗(yàn)證。
[0045]如圖6所示，為本發(fā)明一種FPGA質(zhì)量診斷測試系統(tǒng)被測試FPGA工作流程圖。被測試FPGA被配置為兩種工作狀態(tài)，配置為自測試狀態(tài)實(shí)現(xiàn)過程:系統(tǒng)加電后，被測試FPGA由測試FPGA通過SelectMAP并行接口進(jìn)行配置。配置完成后，被測試FPGA進(jìn)行內(nèi)部DSP48s乘法器單元功能測試，測試完成后，記錄測試結(jié)果。被測試FPGA進(jìn)行全局時(shí)鐘網(wǎng)絡(luò)驗(yàn)證，被測試FPGA通過IO輸出主時(shí)鐘,主時(shí)鐘2分頻時(shí)鐘和主時(shí)鐘10分頻時(shí)鐘,每種時(shí)鐘均采用單端和差分輸出，調(diào)試時(shí)使用示波器記錄每種時(shí)鐘的頻率值、占空比和抖動(dòng)幅度。被測試FPGA進(jìn)行IO輸出電平類型及驅(qū)動(dòng)能力測試，被測試FPGA通過IO輸出3種電平類型，分別記錄每種電平類型高低電平的電壓值，以及負(fù)載為10ΚΩ時(shí)的驅(qū)動(dòng)能力。被測試FPGA完成上述測試后，進(jìn)入等待指令狀態(tài)，被測試FPGA從第二 RS232收到指令后，對指令進(jìn)行解譯，若指令為獲取被測試FPGA內(nèi)部DSP48s乘法器單元功能驗(yàn)證結(jié)果，則被測試FPGA通過第二RS232反饋測試結(jié)果，其他指令不做任何操作，繼續(xù)進(jìn)入等待指令狀態(tài)。
[0046]被測試FPGA配置為寄存器級(jí)聯(lián)狀態(tài)時(shí)，不進(jìn)行任何操作，被動(dòng)接收測試FPGA控制。
【權(quán)利要求】
1.一種FPGA質(zhì)量診斷測試系統(tǒng)，其特征在于包括:測試FPGA、被測試FPGA、PROM、SRAM、電源及配置電路、被測試FPGA溫度獲取電路、FPGA間IO接口電路、第一 RS232接口電路、第二 RS232接口電路及SMA輸出測試電路；PR0M用于存儲(chǔ)測試FPGA配置數(shù)據(jù)、被測試FPGA配置數(shù)據(jù)和用于回讀功能驗(yàn)證的比對數(shù)據(jù)、掩碼數(shù)據(jù)；SRAM用于在線存儲(chǔ)被測試FPGA配置數(shù)據(jù)、比對數(shù)據(jù)和掩碼數(shù)據(jù)；系統(tǒng)加電后，測試FPGA完成配置后，從PROM中讀取被測試FPGA配置數(shù)據(jù)、比對數(shù)據(jù)及掩碼數(shù)據(jù)，并轉(zhuǎn)存到外部SRAM中，用于被測試FPGA配置與回讀功能驗(yàn)證；電源及配置電路為測試FPGA提供正常工作所需要的電源和配置芯片；溫度獲取電路用于提取被測試FPGA工作溫度；10接口電路實(shí)現(xiàn)測試FPGA與被測試FPGA通信；SMA輸出測試電路用于驗(yàn)證被測試FPGA全局時(shí)鐘網(wǎng)絡(luò)驗(yàn)證，IO輸出電平類型及驅(qū)動(dòng)能力測試；PC機(jī)通過第一 RS232接口與測試FPGA通信，以獲取測試FPGA工作狀態(tài)；測試FPGA通過第二 RS232接口與被測試FPGA通信，獲取被測試FPGA工作狀態(tài)； 測試FPGA根據(jù)上位機(jī)來的RS232控制指令通過SelectMAP并行接口進(jìn)行被測試FPGA配置與回讀功能驗(yàn)證；完成被測試FPGA實(shí)現(xiàn)DSP48s乘法器單元功能測試；完成被測試FPGA寄存器級(jí)聯(lián)測試；完成被測試FPGA內(nèi)部BRAM功能驗(yàn)證；通過溫度測試電路獲取被測試FPGA工作溫度； 被測試FPGA根據(jù)測試FPGA來的RS232控制指令，完成所有內(nèi)部DSP48s乘法器單元功能測試，并向測試FPGA反饋測試結(jié)果；完成全局時(shí)鐘網(wǎng)絡(luò)功能驗(yàn)證；完成IO輸出電平類型及驅(qū)動(dòng)能力測試。
2.根據(jù)權(quán)利要求1所述的FPGA質(zhì)量診斷測試系統(tǒng)，其特征在于:所述SMA輸出測試電路包括24路FPGA時(shí)鐘性能測試電路、24路IO電平類型測試電路和32路IO驅(qū)動(dòng)能力測試電路。
3.根據(jù)權(quán)利要求1所述的FPGA質(zhì)量診斷測試系統(tǒng)，其特征在于:所述測試FPGA具體實(shí)現(xiàn)如下: (1)系統(tǒng)加電后，測試FPGA從外部配置PROM進(jìn)行配置,配置完成后,從外部PROM讀取被測試FPGA配置數(shù)據(jù)、比對數(shù)據(jù)和掩碼數(shù)據(jù)，并將被測試FPGA配置數(shù)據(jù)、比對數(shù)據(jù)和掩碼數(shù)據(jù)分別存儲(chǔ)到外部不同的SRAM中，然后進(jìn)入等待指令狀態(tài)； (2)測試FPGA收到控制指令后，對指令進(jìn)行解譯，根據(jù)具體收到的指令，完成(3)~(7)過程對應(yīng)測試； (3)若測試FPGA收到被測試FPGA配置與回讀功能驗(yàn)證指令，測試FPGA首先讀取SRAM中被測試FPGA配置數(shù)據(jù)，并通過SelectMAP并行接口對被測試FPGA進(jìn)行配置；配置完成后，被測試FPGA進(jìn)入工作狀態(tài)；經(jīng)過3秒后，測試FPGA通過SelectMAP并行接口對被測試FPGA進(jìn)行回讀，并將回讀數(shù)據(jù)與SRAM中存放的比對數(shù)據(jù)、掩碼數(shù)據(jù)進(jìn)行實(shí)時(shí)比較，統(tǒng)計(jì)有差異的比特位，并將統(tǒng)計(jì)數(shù)值通過第一 RS232接口發(fā)送到PC機(jī)； (4)若測試FPGA收到被測試FPGA內(nèi)部DSP48s乘法器單元功能測試指令，測試FPGA通過第二 RS232接口將指令轉(zhuǎn)發(fā)到被測試FPGA，并通過第二 RS232接口接收被測試FPGA內(nèi)部DSP48s乘法器單元的測試結(jié)果，通過第一 RS232接口反饋測試結(jié)果到PC機(jī)； (5)若測試FPGA收到被測試FPGA內(nèi)部BRAM功能驗(yàn)證指令，測試FPGA通過IO接口向被測試FPGA寫入測試數(shù)據(jù)，并通過IO接口從被測試FPGA內(nèi)部BRAM讀取測試數(shù)據(jù)，統(tǒng)計(jì)有差異的比特位，并將統(tǒng)計(jì)數(shù)值通過第一 RS232接口發(fā)送到PC機(jī)；(6)若測試FPGA收到獲取被測試FPGA工作溫度指令，測試FPGA通過溫度測試電路獲取被測試FPGA工作溫度，并將溫度數(shù)值通過第一 RS232接口發(fā)送到PC機(jī)； (7)若測試FPGA收到被測試FPGA寄存器級(jí)聯(lián)測試指令，測試FPGA通過SelectMAP并行接口對被測試FPGA進(jìn)行配置，使被測試FPGA工作在寄存器級(jí)聯(lián)狀態(tài)；測試FPGA通過IO接口向被測試FPGA寫入測試數(shù)據(jù)，并通過IO接口從被測試FPGA讀取測試數(shù)據(jù)，統(tǒng)計(jì)有差異的比特位，并將統(tǒng)計(jì)數(shù)值通過第一 RS232接口發(fā)送到PC機(jī)； (8)測試FPGA完成(3)~(7)中一項(xiàng)測試內(nèi)容后，進(jìn)入等待指令狀態(tài)，然后執(zhí)行過程(2)。
4.根據(jù)權(quán)利要求1所述的FPGA質(zhì)量診斷測試系統(tǒng)，其特征在于:所述被測試FPGA具體實(shí)現(xiàn)如下: (I)系統(tǒng)加電后，被測試FPGA由測試FPGA通過SelectMAP并行接口進(jìn)行配置； (2 )配置完成后，被測試FPGA進(jìn)行內(nèi)部DSP48s乘法器單元功能測試，測試完成后，記錄測試結(jié)果； (3)被測試FPGA進(jìn)行全局時(shí)鐘網(wǎng)絡(luò)驗(yàn)證,被測試FPGA通過IO輸出主時(shí)鐘,主時(shí)鐘2分頻時(shí)鐘和主時(shí)鐘10分頻時(shí)鐘，每種時(shí)鐘均采用單端和差分輸出，使用示波器記錄每種時(shí)鐘的頻率值、占空比和抖動(dòng)幅度； (4)被測試FPGA進(jìn)行IO輸出電平類型及驅(qū)動(dòng)能力測試，被測試FPGA通過IO輸出3種電平類型，分別記錄每種電平類型高低電平的電壓值，以及負(fù)載為10ΚΩ時(shí)的驅(qū)動(dòng)能力； (5)被測試FPGA完成(2)~(4)測 試后，進(jìn)入等待指令狀態(tài)，被測試FPGA從第二RS232接口收到指令后，對指令進(jìn)行解譯，若指令為獲取被測試FPGA內(nèi)部DSP48s乘法器單元功能驗(yàn)證結(jié)果，則被測試FPGA通過第二 RS232接口反饋測試結(jié)果，其他指令不做任何操作，繼續(xù)進(jìn)入等待指令狀態(tài)。
【文檔編號(hào)】H04N17/00GK103796009SQ201410016075
【公開日】2014年5月14日 申請日期:2014年1月14日 優(yōu)先權(quán)日:2014年1月14日
【發(fā)明者】翟國芳, 包斌, 馬飛, 張磊, 史強(qiáng), 李強(qiáng) 申請人:北京空間機(jī)電研究所