技術(shù)總結(jié)
本發(fā)明涉及CAN現(xiàn)場總線領(lǐng)域本發(fā)明屬，為將CAN總線收發(fā)器與CAN總線控制器集成至同一芯片中，實現(xiàn)芯片的小型化設計，簡化CAN總線芯片的使用，提高CAN現(xiàn)場總線系統(tǒng)的集成度與可靠性。本發(fā)明，包含收發(fā)器與控制器的CAN總線節(jié)點芯片，由總線收發(fā)器模塊、CAN總線控制器模塊組成，CAN總線控制器模塊由內(nèi)部寄存器、接口管理邏輯、位流處理器、驗收濾波器、位時序邏輯以及數(shù)據(jù)緩沖器組成；總線收發(fā)器模塊包括兩個部分，分別是發(fā)送部分和接收部分；發(fā)送部分由兩個驅(qū)動控制模塊、非門、兩個開關(guān)MOS管、分壓電阻組成；接收部分由遲滯比較器構(gòu)成。本發(fā)明主要應用于CAN現(xiàn)場總線器件設計制造場合。

技術(shù)研發(fā)人員：趙毅強;解嘯天;束慶冉;朱世賢
受保護的技術(shù)使用者：天津大學
文檔號碼：201611027091
技術(shù)研發(fā)日：2016.11.15
技術(shù)公布日：2017.03.22