專利名稱：一種數(shù)據(jù)通信總線的收發(fā)數(shù)據(jù)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及網(wǎng)絡(luò)數(shù)據(jù)通信總線應(yīng)用領(lǐng)域，尤其涉及一種數(shù)據(jù)通信總線的收發(fā)數(shù)據(jù)方法。
背景技術(shù)：
ANY-PHY是一種多通道高速并行數(shù)據(jù)總線接口，目前中/高端數(shù)據(jù)通信板卡中常采用ANY-PHY總線接口進行數(shù)據(jù)收發(fā)處理?，F(xiàn)有標準的ANY-PHY總線接口的數(shù)據(jù)收發(fā)處理方案中在通信板卡發(fā)送數(shù)據(jù)時，采用數(shù)據(jù)發(fā)送開始信號(Tsx)控制數(shù)據(jù)的發(fā)送，當(dāng)Tsx有效時，數(shù)據(jù)發(fā)送通道(Txdata)會先發(fā)送數(shù)據(jù)通道號，然后直接發(fā)送數(shù)據(jù)包，發(fā)送數(shù)據(jù)包的字節(jié)長度是可變的；在通信板卡接收數(shù)據(jù)時，采用數(shù)據(jù)接收開始信號(Rsx)控制數(shù)據(jù)的接收，當(dāng)Rsx有效時，數(shù)據(jù)接收通道(Rxdata)會線接收數(shù)據(jù)的通道號，然后直接接收數(shù)據(jù)包， 且數(shù)據(jù)包的字節(jié)長度是可變的。
圖1為現(xiàn)有的數(shù)據(jù)通信板卡中采用ANY-PHY總線接口的一種結(jié)構(gòu)示意圖。參見圖 1，數(shù)據(jù)通信板卡100通過串行總線如PCIe總線與外部板卡進行通信，在數(shù)據(jù)通信板卡100 內(nèi)部，包括現(xiàn)場可編程門陣列(FPGA)模塊1，用于實現(xiàn)PCIe總線接口收發(fā)外部數(shù)據(jù)以及直接存儲器存取(DMA，Direct Memory Access)等處理操作，所述數(shù)據(jù)存儲功能由一 DDR2同步動態(tài)隨機存儲器(DDR2 sdram)實現(xiàn)，所述FPGA模塊加和2b通過ANY-PHY總線與FPGA 模塊1連接，用于對所述PCIe總線中的串行數(shù)據(jù)和通信板卡上層程序的并行數(shù)據(jù)之間進行轉(zhuǎn)換，所述FPGA模塊加和2b內(nèi)部主要包括數(shù)據(jù)緩存(DATA buffer)和高級數(shù)據(jù)鏈路控制 (HDLC，High-Level Data Link Control)等處理，所述 FPGA 模塊加和 2b 還分別連接 DDR2 sdram，用于數(shù)據(jù)的存儲。
對于圖1所示的采用PCIe等串行總線且需要進行DMA處理操作的通信板卡，由于現(xiàn)有的ANY-PHY總線接口方案中沒有任何標識信息用于附加控制和調(diào)整，因此其性能不高，功能擴展性差，尤其不方便采用串行總線進行DMA處理操作。發(fā)明內(nèi)容
有鑒于此，本發(fā)明的主要目的在于提供一種數(shù)據(jù)通信總線的收發(fā)數(shù)據(jù)方法，以提高多通道高速并行數(shù)據(jù)總線的性能和功能擴展性。
本發(fā)明的技術(shù)方案是這樣實現(xiàn)的
—種數(shù)據(jù)通信總線的收發(fā)數(shù)據(jù)方法，采用類ANY-PHY總線進行數(shù)據(jù)收發(fā)，其中
采用數(shù)據(jù)發(fā)送開始信號Tsx、發(fā)送數(shù)據(jù)準備信號Trdy、以及發(fā)送數(shù)據(jù)傳輸有效信號Txvld控制數(shù)據(jù)的發(fā)送當(dāng)Tsx有效時，開始在數(shù)據(jù)發(fā)送通道Txdata上發(fā)送數(shù)據(jù)通道號； 當(dāng)Trdy有效時，開始在Txdata上發(fā)送控制機制信息；當(dāng)Txvld有效時，開始在Txdata上發(fā)送數(shù)據(jù)包；
采用數(shù)據(jù)接收開始信號RSX、數(shù)據(jù)包開始接收信號Rsop、以及接收數(shù)據(jù)有效信號 Rval控制數(shù)據(jù)的接收當(dāng)Rsx有效時，開始在數(shù)據(jù)接收通道Rxdata上接收數(shù)據(jù)通道號；當(dāng)Rsop有效時，開始在Rxdata上接收控制機制信息；當(dāng)Rval有效時，開始在Rxdata上接收數(shù)據(jù)包。
優(yōu)選的，所述在Txdata上發(fā)送的控制機制信息包括發(fā)送數(shù)據(jù)的長度信息；該方法進一步包括根據(jù)所述發(fā)送數(shù)據(jù)的長度信息預(yù)先分配存儲數(shù)據(jù)的地址空間。
優(yōu)選的，所述在Txdata上發(fā)送的控制機制信息進一步包括默認數(shù)據(jù)正常發(fā)送標識；該方法進一步包括識別所述Txdata上的控制機制信息，在識別出是默認數(shù)據(jù)正常發(fā)送標識時，對當(dāng)前Txdata上所發(fā)送的數(shù)據(jù)包進行正常數(shù)據(jù)發(fā)送處理。
優(yōu)選的，所述在Txdata上發(fā)送的控制機制信息進一步包括服務(wù)質(zhì)量QOS標識； 該方法進一步包括識別所述Txdata上的控制機制信息，在識別出是QOS標識時，優(yōu)先發(fā)送當(dāng)前Txdata上所發(fā)送的數(shù)據(jù)包。
優(yōu)選的，所述在Txdata上發(fā)送的控制機制信息進一步包括帶內(nèi)管理標識；該方法進一步包括識別所述Txdata上的控制機制信息，在識別出是帶內(nèi)管理標識時，對當(dāng)前 Txdata上所發(fā)送的數(shù)據(jù)包進行帶內(nèi)管理處理。
優(yōu)選的，所述在Rxdata上接收的控制機制信息包括接收數(shù)據(jù)的長度信息；該方法進一步包括根據(jù)所述接收數(shù)據(jù)的長度信息預(yù)先分配存儲數(shù)據(jù)的地址空間。
優(yōu)選的，所述在Rxdata上接收的控制機制信息包括默認數(shù)據(jù)正常接收標識；該方法進一步包括識別所述Rxdata上的控制機制信息，在識別出是默認數(shù)據(jù)正常接收標識時，對當(dāng)前Rxdata上的所接收的數(shù)據(jù)包進行正常數(shù)據(jù)接收處理。
優(yōu)選的，所述在Rxdata上接收的控制機制信息包括帶內(nèi)管理標識；該方法進一步包括識別所述Rxdata上的控制機制信息，在識別出是帶內(nèi)管理標識時，對當(dāng)前Rxdata 上所接收的數(shù)據(jù)包進行帶內(nèi)管理處理。
優(yōu)選的，所述在Txdata上發(fā)送的控制機制信息共有2個字節(jié)，其中前2個比特表示所述默認數(shù)據(jù)正常發(fā)送標識、或QOS標識、或帶內(nèi)管理標識，后14個比特表示發(fā)送數(shù)據(jù)的長度信息；所述在Rxdata上接收的控制機制信息共有2個字節(jié)，其中前2個比特表示所述默認數(shù)據(jù)正常發(fā)送標識、或帶內(nèi)管理標識，后14個比特表示接收數(shù)據(jù)的長度信息。
優(yōu)選的，當(dāng)Txvld有效時，開始在所述Txdata上采用8字節(jié)的固定長度發(fā)送數(shù)據(jù)包；當(dāng)Rval有效時，開始在Rxdata上采用8字節(jié)的固定長度接收數(shù)據(jù)包。
與現(xiàn)有技術(shù)相比，本發(fā)明所提供的方法在標準ANY-PHY總線的收發(fā)數(shù)據(jù)通道上， 增加了控制機制信息，形成了一種類ANY-PHY總線方案，通過類ANY-PHY總線收發(fā)數(shù)據(jù)通道上的這些控制機制信號，可以實現(xiàn)在類ANY-PHY總線中傳輸數(shù)據(jù)的同時標識附加控制和調(diào)整信息，以此為基礎(chǔ)可以實現(xiàn)多種附加功能應(yīng)用，提高了現(xiàn)有多通道高速并行數(shù)據(jù)總線的性能和功能擴展性，為設(shè)計高性能及多功能的數(shù)據(jù)通信板卡提供了一種非常方便的數(shù)據(jù)傳輸基礎(chǔ)方案。尤其是，本發(fā)明可以提高采用PCIe等串行總線且需要進行DMA處理操作的便利性、靈活性、以及處理性能。
更為具體的，本發(fā)明在類ANY-PHY總線的收發(fā)數(shù)據(jù)通道上，增加了 2個字節(jié) (Bytes)的共16比特(bit)的標識位，在這16bit位寬中，其中14bit用于標識發(fā)送數(shù)據(jù)的字節(jié)長度，在這14bit中，主要存放收發(fā)數(shù)據(jù)包的字節(jié)長度，只要發(fā)送數(shù)據(jù)字節(jié)長度不超過214 bit，則將以便于預(yù)留分配不超過214 bit數(shù)據(jù)存儲地址空間，另外2bit用于標識服務(wù)質(zhì)量(Qos)、帶內(nèi)管理等標識信息，以便于識別具有優(yōu)先發(fā)送的Qos數(shù)據(jù)包及管理控制信5息。這些機制可以有效的提升數(shù)據(jù)包處理效率及數(shù)據(jù)收發(fā)調(diào)度優(yōu)先級。


圖1為現(xiàn)有的數(shù)據(jù)通信板卡中采用ANY-PHY總線接口的一種結(jié)構(gòu)示意圖2為本發(fā)明所述的類ANY-PHY總線發(fā)送通道號的輪詢時序圖3為本發(fā)明所述的類ANY-PHY總線的發(fā)送數(shù)據(jù)的時序圖4為本發(fā)明所述的類ANY-PHY總線的接收數(shù)據(jù)的時序圖。
具體實施方式
下面結(jié)合附圖及具體實施例對本發(fā)明再作進一步詳細的說明。
本發(fā)明的核心技術(shù)方案是在標準ANY-PHY總線的Txdata及Rxdata數(shù)據(jù)通道增加標識位，作為控制機制信息的標識位，可以實現(xiàn)在數(shù)據(jù)收發(fā)中的數(shù)據(jù)協(xié)議標識判別，如收發(fā)數(shù)據(jù)的長度、Qos、帶內(nèi)管理等標識信息，從而實現(xiàn)了一種類ANY-PHY總的多通道高速并行數(shù)據(jù)總線，提高多通道高速并行數(shù)據(jù)總線的性能和功能擴展性。
本發(fā)明所述的方法包括數(shù)據(jù)發(fā)送和數(shù)據(jù)接收兩部分。
圖2為本發(fā)明所述的類ANY-PHY總線發(fā)送通道號的輪詢時序圖。該時序圖與發(fā)送數(shù)據(jù)時序圖相對獨立，在發(fā)送數(shù)據(jù)之前，首先需要輪詢發(fā)送數(shù)據(jù)的通道號，知道了發(fā)送數(shù)據(jù)的通道號再發(fā)送數(shù)據(jù)。
圖3為本發(fā)明所述的類ANY-PHY總線的發(fā)送數(shù)據(jù)的時序圖。參見圖2和圖3，在本發(fā)明所述的類ANY-PHY總線中，包括以下發(fā)送信號
Txclk 發(fā)送時鐘信號，作為發(fā)送端信號上升沿采樣時鐘。
Trdy 發(fā)送數(shù)據(jù)準備信號，當(dāng)Trdy有效時，開始在Txdata上發(fā)送控制機制信息。
Txvld 發(fā)送數(shù)據(jù)傳輸有效信號，當(dāng)Txvld有效時，開始在Txdata上發(fā)送數(shù)據(jù)包。
Tsx 數(shù)據(jù)發(fā)送開始信號，當(dāng)Tsx有效時，開始在數(shù)據(jù)發(fā)送通道Txdata上發(fā)送數(shù)據(jù)通道號。
Teop 發(fā)送數(shù)據(jù)傳輸結(jié)束信號，表明正在傳輸最后一個數(shù)據(jù)包。
Terr 發(fā)送數(shù)據(jù)傳輸error信號，當(dāng)Terr高有效，表明數(shù)據(jù)傳輸錯誤。
Txprty 發(fā)送數(shù)據(jù)傳輸奇偶信號。表明Txdata [7:0]信號中奇偶信號
Txdata [7:0]發(fā)送數(shù)據(jù)包。
Txaddr [7:0]發(fā)送通道地址信號。
Tpa 發(fā)送通道號反饋信號，當(dāng)Txaddr [7:0]在地址通道上發(fā)送通道號，Tpa反饋所發(fā)送的通道號，表明發(fā)送的地址通道號。
在現(xiàn)有的標準ANY-PHY總線的收發(fā)數(shù)據(jù)通道中，是沒有用于標識控制機制信息的標識位的，為彌補標準ANY-PHY總線的數(shù)據(jù)收發(fā)通道上這些協(xié)議機制的不足，本發(fā)明在標準的ANY-PHY總線的收發(fā)數(shù)據(jù)通道中，在數(shù)據(jù)通道號的后面增加了用于標識控制機制信息的標識位，所述標識位的長度并不嚴格限定，例如在圖3所示的實施例中，所述標識位長為 2個字節(jié)，即共16bit。
在Txdata中的這16bit的標識位中，其中14bit用于標識發(fā)送數(shù)據(jù)的字節(jié)長度， 在這14bit中，主要存放收發(fā)數(shù)據(jù)包的字節(jié)長度，只要發(fā)送數(shù)據(jù)字節(jié)長度不超過214 bit,則可便于預(yù)留分配不超過214 bit數(shù)據(jù)存儲地址空間，另外2bit用于標識默認數(shù)據(jù)正常發(fā)送、 服務(wù)質(zhì)量(Qos)、帶內(nèi)管理等標識信息，以便于識別具有優(yōu)先發(fā)送的Qos數(shù)據(jù)包及管理控制 fn息ο
與現(xiàn)有標準的ANY-PHY總線相區(qū)別之處，本發(fā)明所述的類ANY-PHY總線中，對于發(fā)送時序?qū)崿F(xiàn)方式，采用所述數(shù)據(jù)發(fā)送開始信號Tsx、發(fā)送數(shù)據(jù)準備信號Trdy、以及發(fā)送數(shù)據(jù)傳輸有效信號Txvld控制數(shù)據(jù)的發(fā)送當(dāng)Tsx有效時，開始在數(shù)據(jù)發(fā)送通道Txdata上發(fā)送數(shù)據(jù)通道號；當(dāng)Trdy有效時，開始在Txdata上發(fā)送控制機制信息；當(dāng)Txvld有效時，開始在 Txdata上發(fā)送數(shù)據(jù)包。
在圖3所述Txdata中的2字節(jié)的標識位中，前2bit可以表示默認數(shù)據(jù)正常發(fā)送標識、或服務(wù)質(zhì)量QOS標識、或數(shù)據(jù)帶內(nèi)管理標識，或者還可以是其他的控制標識。通過這些控制機制標識，可以實現(xiàn)在ANY-PHY總線中傳輸數(shù)據(jù)多種附加功能應(yīng)用，為設(shè)計提高性能及功能提供了更為方便的一種方式。
如表1所示為所述Txdata中的2字節(jié)標識位的前2bit不同值所表示的控制機制 η息
標識位0標識位1控制機制信息的含義00默認數(shù)據(jù)正常發(fā)送10數(shù)據(jù)帶內(nèi)管理01Qos標識11標識保留位(即可以用于標識其他控制標識)
表 1
圖3所述在Txdata中的2字節(jié)的標識位中，后14bit用于標識發(fā)送數(shù)據(jù)的字節(jié)長度，在這14bit中，主要存放收發(fā)數(shù)據(jù)包的字節(jié)長度，只要發(fā)送數(shù)據(jù)字節(jié)長度不超過214bit， 則可便于預(yù)留分配不超過214bit數(shù)據(jù)存儲地址空間。這樣對于接收端，可以根據(jù)發(fā)送字節(jié)長度，預(yù)留分配數(shù)據(jù)存儲地址空間，為接收端采用DMA方式存取數(shù)據(jù)的方式，使用更加靈活。另外，為防止數(shù)據(jù)溢出，在本發(fā)明的另一實施例中，當(dāng)Txvld有效時，開始在所述Txdata 上可以采用8字節(jié)的固定長度發(fā)送數(shù)據(jù)包。
一個完整的類ANY-PHY總線的發(fā)送數(shù)據(jù)過程如下
步驟301、在Txclk同步時鐘上升沿，Txaddr [7:0]在地址通道上發(fā)送通道號，當(dāng) Tpa反饋所發(fā)送的通道號時，表明本次發(fā)送數(shù)據(jù)的通道號準備好。
采用步驟301所述的方式，可以增加地址發(fā)送通道鎖存，提高多通道發(fā)送的性能。 當(dāng)然，此步驟也可以采用現(xiàn)有標準ANY-PHY總線準備通道號的方式。
步驟302、在Txclk同步時鐘上升沿有效時，且當(dāng)Tsx信號高有效時，表明可以開始發(fā)送數(shù)據(jù)信號，此時先在數(shù)據(jù)發(fā)送通道Txdata上發(fā)送已準備好的數(shù)據(jù)通道號。
步驟303、當(dāng)Trdy有效時，開始在Txdata上發(fā)送控制機制信息，例如圖3所示實施例為發(fā)送所述2Bytes的標識位。
步驟304、當(dāng)Txvld有效時，開始在Txdata上發(fā)送數(shù)據(jù)包，并根據(jù)所述控制機制信息對發(fā)送數(shù)據(jù)包進行控制管理。例如
根據(jù)所述控制機制信息的后14bit所標識的發(fā)送數(shù)據(jù)的長度信息，預(yù)先分配存儲數(shù)據(jù)的地址空間，從而提升數(shù)據(jù)包的處理效率。
根據(jù)表1所示內(nèi)容識別控制機制信息中前2bit所標識的信息，如果是默認數(shù)據(jù)正常發(fā)送標識，對當(dāng)前Txdata上所發(fā)送的數(shù)據(jù)包進行正常數(shù)據(jù)發(fā)送處理；如果是QOS標識，優(yōu)先發(fā)送當(dāng)前Txdata上所發(fā)送的數(shù)據(jù)包；如果是帶內(nèi)管理標識，對當(dāng)前Txdata上所發(fā)送的數(shù)據(jù)包進行帶內(nèi)管理處理。
步驟305、當(dāng)數(shù)據(jù)在已知數(shù)據(jù)傳輸長度發(fā)送完成之后，數(shù)據(jù)發(fā)送的最后IBytes信號作為Teop信號判別這一數(shù)據(jù)段傳輸完成的標識信號。當(dāng)這一數(shù)據(jù)段傳輸完成，Teop信號將置為高，以結(jié)束這一數(shù)據(jù)段傳輸。
圖4為本發(fā)明所述的類ANY-PHY總線的接收數(shù)據(jù)的時序圖。參見圖4，在本發(fā)明所述的類ANY-PHY總線中，包括以下接收信號
Rxclk 接收時鐘信號，作為接收端信號上升沿采樣時鐘。
Renb 數(shù)據(jù)接收信號使能，當(dāng)信號為低時，表明數(shù)據(jù)可以傳輸。
Rval 接收數(shù)據(jù)有效信號，當(dāng)Rval有效時，開始在Rxdata上接收數(shù)據(jù)包。
Rsop 數(shù)據(jù)包開始接收信號，當(dāng)Rsop有效時，開始在Rxdata上接收控制機制信息。
Rsx 數(shù)據(jù)接收開始信號，當(dāng)Rsx有效時，開始在數(shù)據(jù)接收通道Rxdata上接收數(shù)據(jù)通道號。
Reop 數(shù)據(jù)接收結(jié)束信號，表明正在接收最后一個數(shù)據(jù)包。
Rerr 數(shù)據(jù)接收error信號，當(dāng)Rerr信號為高，表明數(shù)據(jù)接收錯誤。
Rxprty 接收數(shù)據(jù)傳輸奇偶信號。表明RXdata[7:0]信號中奇偶信號
Rxdata[7:0]數(shù)據(jù)接收通道。
如圖4所示，本發(fā)明在Rxdata中的數(shù)據(jù)通道號的后面增加了用于標識控制機制信息的標識位，所述標識位的長度并不嚴格限定，例如在圖4所示的實施例中，所述標識位長為2個字節(jié)，即共16bit。
在Rxdata中的這16bit的標識位中，其中14bit用于標識接收數(shù)據(jù)的字節(jié)長度， 在這14bit中，主要存放收發(fā)數(shù)據(jù)包的字節(jié)長度，只要接收數(shù)據(jù)字節(jié)長度不超過214bit，則可便于預(yù)留分配不超過214bit數(shù)據(jù)存儲地址空間，另外2bit用于標識默認數(shù)據(jù)正常接收、 帶內(nèi)管理等標識信息，以便于識別管理控制信息。
與現(xiàn)有標準的ANY-PHY總線相區(qū)別之處，本發(fā)明所述的類ANY-PHY總線中，對于接收時序?qū)崿F(xiàn)方式，采用數(shù)據(jù)接收開始信號Rsx、數(shù)據(jù)包開始接收信號Rsop、以及接收數(shù)據(jù)有效信號Rval控制數(shù)據(jù)的接收當(dāng)Rsx有效時，開始在數(shù)據(jù)接收通道Rxdata上接收數(shù)據(jù)通道號；當(dāng)Rsop有效時，開始在Rxdata上接收控制機制信息；當(dāng)Rval有效時，開始在Rxdata上接收數(shù)據(jù)包。
在圖4所述Rxdata中的2字節(jié)的標識位中，前2bit可以表示默認數(shù)據(jù)正常接收標識、或數(shù)據(jù)帶內(nèi)管理標識，或者還可以是其他的控制標識。通過這些控制機制標識，可以實現(xiàn)在ANY-PHY總線中傳輸數(shù)據(jù)多種附加功能應(yīng)用，為設(shè)計提高性能及功能提供了更為方便的一種方式。
如表2所示為所述Rxdata中的2字節(jié)標識位的前2bit不同值所表示的控制機制 η息
權(quán)利要求
1.一種數(shù)據(jù)通信總線的收發(fā)數(shù)據(jù)方法，其特征在于，采用類ANY-PHY總線進行數(shù)據(jù)收發(fā)，其中采用數(shù)據(jù)發(fā)送開始信號Tsx、發(fā)送數(shù)據(jù)準備信號Trdy、以及發(fā)送數(shù)據(jù)傳輸有效信號 Txvld控制數(shù)據(jù)的發(fā)送當(dāng)Tsx有效時，開始在數(shù)據(jù)發(fā)送通道Txdata上發(fā)送數(shù)據(jù)通道號；當(dāng) Trdy有效時，開始在Txdata上發(fā)送控制機制信息；當(dāng)Txvld有效時，開始在Txdata上發(fā)送數(shù)據(jù)包；采用數(shù)據(jù)接收開始信號Rsx、數(shù)據(jù)包開始接收信號Rsop、以及接收數(shù)據(jù)有效信號Rval 控制數(shù)據(jù)的接收當(dāng)Rsx有效時，開始在數(shù)據(jù)接收通道Rxdata上接收數(shù)據(jù)通道號；當(dāng)Rsop 有效時，開始在Rxdata上接收控制機制信息；當(dāng)Rval有效時，開始在Rxdata上接收數(shù)據(jù)包。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述在Txdata上發(fā)送的控制機制信息包括發(fā)送數(shù)據(jù)的長度信息；該方法進一步包括根據(jù)所述發(fā)送數(shù)據(jù)的長度信息預(yù)先分配存儲數(shù)據(jù)的地址空間。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述在Txdata上發(fā)送的控制機制信息進一步包括默認數(shù)據(jù)正常發(fā)送標識；該方法進一步包括識別所述Txdata上的控制機制信息，在識別出是默認數(shù)據(jù)正常發(fā)送標識時，對當(dāng)前Txdata上所發(fā)送的數(shù)據(jù)包進行正常數(shù)據(jù)發(fā)送處理。
4.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述在Txdata上發(fā)送的控制機制信息進一步包括服務(wù)質(zhì)量QOS標識；該方法進一步包括識別所述Txdata上的控制機制信息，在識別出是QOS標識時，優(yōu)先發(fā)送當(dāng)前Txdata上所發(fā)送的數(shù)據(jù)包。
5.根據(jù)權(quán)利要求2所述的方法，其特征在于，所述在Txdata上發(fā)送的控制機制信息進一步包括帶內(nèi)管理標識；該方法進一步包括識別所述Txdata上的控制機制信息，在識別出是帶內(nèi)管理標識時，對當(dāng)前Txdata上所發(fā)送的數(shù)據(jù)包進行帶內(nèi)管理處理。
6.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述在Rxdata上接收的控制機制信息包括接收數(shù)據(jù)的長度信息；該方法進一步包括根據(jù)所述接收數(shù)據(jù)的長度信息預(yù)先分配存儲數(shù)據(jù)的地址空間。
7.根據(jù)權(quán)利要求6所述的方法，其特征在于，所述在Rxdata上接收的控制機制信息包括默認數(shù)據(jù)正常接收標識；該方法進一步包括識別所述Rxdata上的控制機制信息，在識別出是默認數(shù)據(jù)正常接收標識時，對當(dāng)前Rxdata上的所接收的數(shù)據(jù)包進行正常數(shù)據(jù)接收處理。
8.根據(jù)權(quán)利要求6所述的方法，其特征在于，所述在Rxdata上接收的控制機制信息包括帶內(nèi)管理標識；該方法進一步包括識別所述Rxdata上的控制機制信息，在識別出是帶內(nèi)管理標識時，對當(dāng)前Rxdata上所接收的數(shù)據(jù)包進行帶內(nèi)管理處理。
9.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述在Txdata上發(fā)送的控制機制信息共有2個字節(jié)，其中前2個比特表示所述默認數(shù)據(jù)正常發(fā)送標識、或QOS標識、或帶內(nèi)管理標識，后14個比特表示發(fā)送數(shù)據(jù)的長度信息；所述在Rxdata上接收的控制機制信息共有2個字節(jié)，其中前2個比特表示所述默認數(shù)據(jù)正常發(fā)送標識、或帶內(nèi)管理標識，后14個比特表示接收數(shù)據(jù)的長度信息。
10.根據(jù)權(quán)利要求9所述的方法，其特征在于，當(dāng)Txvld有效時，開始在所述Txdata上采用8字節(jié)的固定長度發(fā)送數(shù)據(jù)包；當(dāng)Rval有效時，開始在Rxdata上采用8字節(jié)的固定長度接收數(shù)據(jù)包。
全文摘要
本發(fā)明公開了一種數(shù)據(jù)通信總線的收發(fā)數(shù)據(jù)方法，采用類ANY-PHY總線進行數(shù)據(jù)收發(fā)，其中采用數(shù)據(jù)發(fā)送開始信號(Tsx)、發(fā)送數(shù)據(jù)準備信號(Trdy)、以及發(fā)送數(shù)據(jù)傳輸有效信號(Txvld)控制數(shù)據(jù)的發(fā)送當(dāng)Tsx有效時，開始在數(shù)據(jù)發(fā)送通道Txdata上發(fā)送數(shù)據(jù)通道號；當(dāng)Trdy有效時，開始在Txdata上發(fā)送控制機制信息；當(dāng)Txvld有效時，開始在Txdata上發(fā)送數(shù)據(jù)包；采用數(shù)據(jù)接收開始信號(Rsx)、數(shù)據(jù)包開始接收信號(Rsop)、以及接收數(shù)據(jù)有效信號(Rval)控制數(shù)據(jù)的接收當(dāng)Rsx有效時，開始在數(shù)據(jù)接收通道Rxdata上接收數(shù)據(jù)通道號；當(dāng)Rsop有效時，開始在Rxdata上接收控制機制信息；當(dāng)Rval有效時，開始在Rxdata上接收數(shù)據(jù)包。利用本發(fā)明，可以提高多通道高速并行數(shù)據(jù)總線的性能和功能擴展性。
文檔編號H04L12/40GK102510351SQ201110287879
公開日2012年6月20日 申請日期2011年9月26日 優(yōu)先權(quán)日2011年9月26日
發(fā)明者李建國, 鄧勇 申請人:邁普通信技術(shù)股份有限公司