專利名稱:一種光傳送數(shù)據(jù)單元的映射裝置和方法
技術(shù)領(lǐng)域:
本發(fā)明涉及光傳送領(lǐng)域,特別是指一種光傳送數(shù)據(jù)單元的映射裝置和方法。
背景技術(shù):
隨著通信技術(shù)的飛速發(fā)展,通信網(wǎng)絡(luò)所承載的數(shù)據(jù)業(yè)務(wù)量急劇增長(zhǎng),特別是寬帶、 IPTV、視頻等數(shù)據(jù)業(yè)務(wù)的飛速發(fā)展,對(duì)運(yùn)營商的傳送網(wǎng)絡(luò)提出了新的要求。傳送網(wǎng)絡(luò)要能 夠提供適應(yīng)這種數(shù)據(jù)增長(zhǎng)的海量帶寬,更重要的是傳送網(wǎng)絡(luò)要能夠進(jìn)行快速靈活的業(yè)務(wù)調(diào) 度,提供完善便捷的網(wǎng)絡(luò)維護(hù)管理、如操作管理維護(hù)(0AM,Operation Administration and Maintenance)功能,以適應(yīng)數(shù)據(jù)業(yè)務(wù)的需求。光傳送網(wǎng)(OTN,Optical Transport Network)是國際電信聯(lián)盟遠(yuǎn)程通信標(biāo)準(zhǔn) 化組(ITU-T,ITU Telecommunication Standardization Sector)制定的光通信骨干 傳送網(wǎng)絡(luò)標(biāo)準(zhǔn),OTN的出現(xiàn)給傳送網(wǎng)絡(luò)的發(fā)展帶來了新的契機(jī)。與同步數(shù)字系列(SDH, Synchronous Digital Hierarchy)相比,OTN具有較強(qiáng)的組網(wǎng)能力、具備良好的可擴(kuò)展性、 支持多種上層業(yè)務(wù)或協(xié)議、對(duì)客戶信號(hào)進(jìn)行完全透明的傳輸、提供多級(jí)串聯(lián)連接監(jiān)視功能 和具有更強(qiáng)的前向糾錯(cuò)能力;同時(shí)OTN還能夠提供與波分復(fù)用(WDM,Wavelength Division Multiplexing)同樣高的帶寬。因此,OTN將成為下一代傳送網(wǎng)絡(luò),特別是骨干層的主要組 網(wǎng)技術(shù)。TFI-5(TDM Fabric to Framer Interface-5)是由光聯(lián)網(wǎng)互聯(lián)論壇 (OIF, OpticalInternetworking Forum)制定的一種類似于同步光纖網(wǎng)(S0NET, SynchronousOptical Network)/SDH的背板總線接口標(biāo)準(zhǔn),用來連接各種業(yè)務(wù)的成幀器和 時(shí)分復(fù)用和復(fù)用器(TDM, Time Division Multiplex and Multiplexer)交叉設(shè)備,TFI-5 支持SONET/SDH、OTN等協(xié)議的業(yè)務(wù)信號(hào)。OTN中的傳送數(shù)據(jù)在交叉時(shí)要映射進(jìn)TFI-5總線上,交叉設(shè)備對(duì)TFI-5總線進(jìn)行交 叉,交叉完后再從TFI-5總線上解映射出光網(wǎng)絡(luò)的傳送數(shù)據(jù)。其中,現(xiàn)有的0IF-TFI-5-01.0 協(xié)議針對(duì)傳送數(shù)據(jù)映射到TFI-5總線提出了一種光傳送數(shù)據(jù)單元的映射思想將整個(gè)映射 過程分為兩步完成,具體為先將數(shù)據(jù)從光數(shù)據(jù)單元(0DUk,0ptical Data Unit,k = 1,2,3) 映射到虛容器C-4-Xc,再從C-4-Xc映射到TFI-5總線。但是,目前還沒有一種具體的實(shí)施 方式來支持和實(shí)現(xiàn)上述思想。
發(fā)明內(nèi)容
有鑒于此,本發(fā)明的主要目的在于提供一種光傳送數(shù)據(jù)單元的映射裝置和方法, 能夠?qū)TN傳送數(shù)據(jù)映射到TFI-5總線。為達(dá)到上述目的,本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的本發(fā)明提供了一種光傳送數(shù)據(jù)單元的映射裝置,該裝置包括先進(jìn)先出FIFO緩存 器和數(shù)據(jù)組裝輸出模塊,其中,所述FIFO緩存器,用于讀取光數(shù)據(jù)單元ODUk數(shù)據(jù);
所述數(shù)據(jù)組裝輸出模塊,用于對(duì)所述FIFO緩存器中的ODUk數(shù)據(jù)進(jìn)行重新組裝,并 將重新組裝后的所述ODUk數(shù)據(jù)寫入背板總線接口標(biāo)準(zhǔn)TFI-5總線。其中,該裝置進(jìn)一步包括控制模塊,用于控制所述FIFO緩存器讀取所述ODUk數(shù) 據(jù);還用于控制所述數(shù)據(jù)組裝輸出模塊對(duì)所述ODUk數(shù)據(jù)的重新組裝,并控制所述數(shù)據(jù)組裝 輸出模塊將所述重新組裝后的數(shù)據(jù)寫入所述TFI-5總線。該裝置進(jìn)一步包括地址設(shè)置模塊,用于根據(jù)需要將所述FIFO緩存器劃分為多個(gè) FIFO小塊,并為所述FIFO小塊設(shè)置FIFO地址、FIFO寫地址和FIFO讀地址。所述FIFO緩存器,還用于依據(jù)所述FIFO地址和所述FIFO寫地址,將所述讀取的 ODUk數(shù)據(jù)寫入所述FIFO小塊;該裝置進(jìn)一步包括地址監(jiān)控模塊,用于依據(jù)所述FIFO地址和所述FIFO寫地址監(jiān) 控所述FIFO緩存器將所述ODUk數(shù)據(jù)寫入所述FIFO小塊的狀態(tài);并在所述狀態(tài)發(fā)生錯(cuò)誤 時(shí),通知所述FIFO緩存器立即復(fù)位。該裝置進(jìn)一步包括數(shù)據(jù)源模塊和計(jì)數(shù)器,其中,所述數(shù)據(jù)源模塊,用于為所述數(shù)據(jù)組裝輸出模塊提供調(diào)整字節(jié)和固定填充字節(jié);所述計(jì)數(shù)器,用于依據(jù)所述TFI-5總線的數(shù)據(jù)結(jié)構(gòu)計(jì)算出當(dāng)前需要寫入所述 TFI-5總線的數(shù)據(jù);相應(yīng)地,所述數(shù)據(jù)組裝輸出模塊,還用于依據(jù)所述當(dāng)前需要寫入TFI-5總線的數(shù) 據(jù),從所述FIFO小塊中讀出所述ODUk數(shù)據(jù)、或從所述數(shù)據(jù)源模塊中讀出所述調(diào)整字節(jié)或所 述固定填充字節(jié),并進(jìn)行重新組裝。其特征在于,所述數(shù)據(jù)組裝輸出模塊,還用于依據(jù)所述FIFO地址和所述FIFO讀地 址從所述FIFO小塊中讀出所述ODUk數(shù)據(jù);所述地址監(jiān)控模塊,還用于依據(jù)所述FIFO地址和所述FIFO讀地址監(jiān)控所述數(shù)據(jù) 組裝輸出模塊從所述FIFO小塊中讀出所述ODUk數(shù)據(jù)的狀態(tài);并在所述狀態(tài)發(fā)生錯(cuò)誤時(shí),通 知所述FIFO緩存器立即復(fù)位。 所述數(shù)據(jù)組裝輸出模塊,還用于對(duì)所述FIFO緩存器中的ODUk數(shù)據(jù)進(jìn)行重新組裝, 并將重新組裝后的所述ODUk數(shù)據(jù)寫入虛容器C-4-Xc ;相應(yīng)地,所述FIFO緩存器還用于讀取所述C-4-Xc數(shù)據(jù)。所述數(shù)據(jù)組裝輸出模塊,還用于對(duì)所述FIFO緩存器中的所述C-4-Xc數(shù)據(jù)進(jìn)行重 新組裝,并將重新組裝后的所述C-4-Xc數(shù)據(jù)寫入所述TFI-5總線。本發(fā)明還提供了一種光傳送數(shù)據(jù)單元的映射方法,該方法包括FIFO緩存器讀取ODUk數(shù)據(jù);數(shù)據(jù)組裝輸出模塊對(duì)所述FIFO緩存器中的ODUk數(shù)據(jù)進(jìn)行重新組裝,并將重新組 裝后的所述ODUk數(shù)據(jù)寫入TFI-5總線。該方法進(jìn)一步包括所述數(shù)據(jù)組裝輸出模塊對(duì)所述FIFO緩存器中的ODUk數(shù)據(jù)進(jìn)行重新組裝,并將重 新組裝后的所述ODUk數(shù)據(jù)寫入C-4-Xc ;所述FIFO緩存器讀取所述C-4-Xc數(shù)據(jù);所述數(shù)據(jù)組裝輸出模塊對(duì)所述C-4-Xc數(shù)據(jù)進(jìn)行重新組裝,并寫入所述TFI-5總 線。
本發(fā)明的光傳送數(shù)據(jù)單元的映射裝置,通過先進(jìn)先出(FIFO)緩存器和數(shù)據(jù)組裝 輸出模塊的協(xié)調(diào)工作,由FIFO緩存器讀取ODUk數(shù)據(jù);再由數(shù)據(jù)組裝輸出模塊對(duì)FIFO緩存 器中的ODUk數(shù)據(jù)進(jìn)行重新組裝,并將重新組裝后的ODUk數(shù)據(jù)寫入TFI-5總線,如此可以 直接將ODUk數(shù)據(jù)映射到TFI-5總線上;本發(fā)明的光傳送數(shù)據(jù)單元的映射裝置,還可以通過 FIFO緩存器和數(shù)據(jù)組裝輸出模塊的協(xié)調(diào)工作,先將ODUk數(shù)據(jù)映射到C-4-Xc ;再將C_4_Xc 數(shù)據(jù)映射到TFI-5總線上,如此可以間接地將ODUk數(shù)據(jù)映射到TFI-5總線上。
圖1為C-4-17c數(shù)據(jù)塊示意圖;圖2為C-4-17c數(shù)據(jù)塊在TFI-5總線上的時(shí)隙分配示意圖;圖3為本發(fā)明光傳送數(shù)據(jù)單元的映射裝置結(jié)構(gòu)示意圖;圖4為本發(fā)明光傳送數(shù)據(jù)單元實(shí)施一的映射裝置結(jié)構(gòu)示意圖;圖5為本發(fā)明FIFO緩存器的數(shù)據(jù)結(jié)構(gòu)示意圖;圖6為本發(fā)明光傳送數(shù)據(jù)單元實(shí)施二的映射裝置結(jié)構(gòu)示意圖;圖7為本發(fā)明光傳送數(shù)據(jù)單元映射方法流程示意圖。
具體實(shí)施例方式下面結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明的技術(shù)方案進(jìn)一步詳細(xì)闡述。本發(fā)明的光傳送數(shù)據(jù)單元的映射裝置可以將數(shù)據(jù)從ODUkJn 0DU1、0DU2直接映射 到TFI-5總線;也可以先將數(shù)據(jù)從ODUk映射到虛容器C-4-Xc、如C_4_17c、C_4_68c,再從 C-4-Xc映射到TFI-5總線。其中,ODUl的數(shù)據(jù)傳輸速率為2. 498775126Gbps,0DU2的數(shù)據(jù)傳輸速率為 10. 037273924Gbps, TFI-5的數(shù)據(jù)傳輸速率為2. 48832Gbps,則5根TFI-5總線可以容納4 路ODUl或1路0DU2。當(dāng)將數(shù)據(jù)從ODUk映射到虛容器C_4_Xc時(shí),根據(jù)0IF-TFI-5-01. 0協(xié) 議的規(guī)定,可以將ODUl的數(shù)據(jù)映射到C-4-17c,將0DU2的數(shù)據(jù)映射到C-4_68c。下面以O(shè)DUl數(shù)據(jù)的映射為例,來說明C-4-17c和TFI-5的數(shù)據(jù)結(jié)構(gòu)。 0IF-TFI-5-01. 0協(xié)議規(guī)定,一個(gè)C-4-17c數(shù)據(jù)塊中有884個(gè)字節(jié),分為17個(gè)小塊,每小塊 52個(gè)字節(jié),每個(gè)小塊的第一個(gè)字節(jié)為調(diào)整字節(jié)、包含調(diào)整字節(jié)R、J和負(fù)調(diào)整機(jī)會(huì)字節(jié)S,后 51個(gè)字節(jié)為數(shù)據(jù)字節(jié)、即用來填充ODUl的有效數(shù)據(jù)。圖1所示為C-4-17C數(shù)據(jù)塊示意圖, 包含17個(gè)小塊,共11個(gè)R字節(jié)和5個(gè)J字節(jié),R和J字節(jié)在C-4-17C數(shù)據(jù)塊中的填充依 據(jù)0IF-TFI-5-01. 0協(xié)議規(guī)定的固定原則;D為每小塊51個(gè)字節(jié)的有效數(shù)據(jù);需要指出的 是,最后一個(gè)小塊的第一個(gè)字節(jié)可以填充S字節(jié),也可以填充ODUl的有效數(shù)據(jù)、即該字節(jié)為 數(shù)據(jù)字節(jié);其中,可以依據(jù)5個(gè)J字節(jié)來判斷最后一個(gè)小塊的第一個(gè)字節(jié)是否為S字節(jié),具 體的,J字節(jié)的最后一個(gè)比特為調(diào)整機(jī)會(huì)比特C,5個(gè)J字節(jié)的C組成CCCCC,如果CCCCC = 00000,則最后一個(gè)小塊的第一個(gè)字節(jié)為數(shù)據(jù)字節(jié);如果CCCCC= 11111,則最后一個(gè)小塊的 第一個(gè)字節(jié)填充S字節(jié)。需要指出的是,CCCCC的值遵循多數(shù)判決原則,即當(dāng)5個(gè)C的值多 數(shù)為1時(shí),判定CCCCC = 11111,當(dāng)5個(gè)C的值多數(shù)為0時(shí),判定CCCCC = 00000。將ODUl的數(shù)據(jù)映射C-4-17c后,再將C-4_17c中的數(shù)據(jù)映射到TFI-5總線。圖2 所示為C-4-17C數(shù)據(jù)塊在TFI-5總線上的時(shí)隙分配示意圖,包含5根TFI-5總線,用來容納4路ODUl,每路ODUl輪流占用TFI-5的一列,如第161列、165列、169列、173列等為第 1路0DU1,其中數(shù)字填充對(duì)應(yīng)了 C-4-17C中有效數(shù)據(jù)字節(jié)的順序;斜紋填充占用的一列為第 2路0DU1、點(diǎn)狀填充占用的一列為第3路0DU1、網(wǎng)格填充占用的一列為第4路0DU1。每根 TFI-5總線有4320個(gè)時(shí)隙,每個(gè)時(shí)隙可以填充一個(gè)字節(jié),其中前160個(gè)時(shí)隙填充開銷字節(jié), 從第161個(gè)時(shí)隙到第4320個(gè)時(shí)隙用來填充C-4-17c的數(shù)據(jù)。需要指出的是,將1路ODUl 對(duì)應(yīng)的C-4-17C數(shù)據(jù)塊的數(shù)據(jù)按照字節(jié)順序依次寫入一列TFI-5中,并且每隔17個(gè)時(shí)隙空 閑出3個(gè)時(shí)隙,這3個(gè)空閑時(shí)隙用來填充固定填充字節(jié),如圖2中灰色填充的時(shí)隙即為空閑 時(shí)隙。需要指出的是,直接將ODUk的數(shù)據(jù)映射到TFI-5總線上得到的TFI-5數(shù)據(jù)結(jié)構(gòu)和 上述通過C-4-17c將數(shù)據(jù)映射到TFI-5總線上得到的TFI-5數(shù)據(jù)結(jié)構(gòu)相同,以O(shè)DUl數(shù)據(jù)的 映射為例,兩種映射方式得到的TFI-5的數(shù)據(jù)結(jié)構(gòu)均如圖2所示。為了實(shí)現(xiàn)上述ODUk數(shù)據(jù)的映射,本發(fā)明光傳送數(shù)據(jù)單元的映射裝置如圖3所示, 包括先進(jìn)先出(FIF0,F(xiàn)irst Input First Output)緩存器10和數(shù)據(jù)組裝輸出模塊20,其 中,F(xiàn)IFO緩存器10,用于讀取ODUk數(shù)據(jù);數(shù)據(jù)組裝輸出模塊20,用于對(duì)FIFO緩存器10中的數(shù)據(jù)進(jìn)行重新組裝,并將重新組 裝后的ODUk數(shù)據(jù)寫入TFI-5總線。下面結(jié)合具體的實(shí)施例來說明本發(fā)明的裝置,如圖4所示為本發(fā)明光傳送數(shù)據(jù)單 元實(shí)施一的映射裝置,包括=FIFO緩存器10、數(shù)據(jù)組裝輸出模塊20、地址設(shè)置模塊30、地址 監(jiān)控模塊40、計(jì)數(shù)器50、數(shù)據(jù)源模塊60和控制模塊70,其中,UFIFO緩存器10用于讀取ODUk中的數(shù)據(jù)。在實(shí)際的應(yīng)用中,需要使用多個(gè)FIFO 緩存器來同時(shí)讀取ODUk中的數(shù)據(jù),具體的FIFO緩存器數(shù)量取決于系統(tǒng)要求的數(shù)據(jù)輸入位 寬。該數(shù)據(jù)輸入位寬是指FIFO緩存器10 —次可以讀取的ODUk數(shù)據(jù)的比特?cái)?shù),數(shù)據(jù)輸入位 寬彡(FIFO數(shù)據(jù)位寬XFIFO個(gè)數(shù)),其中FIFO數(shù)據(jù)位寬為2n,n為正整數(shù)。假設(shè)系統(tǒng)要求 的數(shù)據(jù)輸入位寬為16bit,F(xiàn)IFO數(shù)據(jù)位寬為23 = 8bit,則需要FIFO緩存器的個(gè)數(shù)為2。根據(jù)圖3的實(shí)施例可以看出,F(xiàn)IFO緩存器10讀取ODUk中的數(shù)據(jù)后,需要將數(shù)據(jù)輸 出給數(shù)據(jù)組裝輸出模塊20,因此,本發(fā)明將FIFO緩存器10讀取ODUk數(shù)據(jù)稱為寫入數(shù)據(jù)、將 數(shù)據(jù)輸出給數(shù)據(jù)組裝輸出模塊20稱為讀出數(shù)據(jù)。承接上述FIFO緩存器個(gè)數(shù)為2的例子, FIFO緩存器10寫入ODUk數(shù)據(jù)時(shí),需要同時(shí)啟動(dòng)2個(gè)FIFO緩存器;在寫入數(shù)據(jù)時(shí),將ODUk 數(shù)據(jù)按FIFO地址順序?qū)懭隖IFO緩存器的1列,如圖5所示為本發(fā)明FIFO緩存器的數(shù)據(jù)結(jié) 構(gòu),將一個(gè)FIFO緩存器的數(shù)據(jù)塊分為η個(gè)FIFO小塊、則FIFO緩存器10共有η列,每個(gè)FIFO 小塊的大小為FIFO數(shù)據(jù)位寬、如Sbit ;可以通過地址設(shè)置模塊30為每個(gè)FIFO小塊設(shè)置一 個(gè)標(biāo)識(shí)地址、即FIFO地址,該地址同時(shí)也指示了 ODUk數(shù)據(jù)的寫入順序,如圖5中FIFO緩存 器1的第1個(gè)FIFO小塊的FIFO地址為1、FIFO緩存器2的第1個(gè)FIFO小塊的地址為2, FIFO緩存器1的第2個(gè)FIFO小塊的FIFO地址為3、FIFO緩存器2第2個(gè)FIFO小塊的地 址為4,以此類推。當(dāng)系統(tǒng)要求的數(shù)據(jù)輸入位寬為16bit時(shí),F(xiàn)IFO緩存器1和FIFO緩存器 2同時(shí)寫入8bit的ODUk數(shù)據(jù),依據(jù)FIFO地址,F(xiàn)IFO緩存器1將ODUk第1個(gè)8bit的數(shù)據(jù) 寫入FIFO地址為1的FIFO小塊;FIFO緩存器2將ODUk第2個(gè)8bit的數(shù)據(jù)寫入FIFO地址 為2的FIFO小塊,以此類推,F(xiàn)IFO緩存器10依據(jù)FIFO地址寫入ODUk數(shù)據(jù);其中FIFO緩
7存器1和FIFO緩存器2可以同時(shí)寫入數(shù)據(jù),也可以依據(jù)ODUk數(shù)據(jù)的順序?qū)懭霐?shù)據(jù),如FIFO 緩存器1寫入ODUk第1個(gè)Sbit數(shù)據(jù)后,F(xiàn)IFO緩存器2再寫入ODUk第2個(gè)Sbit數(shù)據(jù)。同時(shí),還可以通過地址設(shè)置模塊30為FIFO緩存器10中的每個(gè)FIFO小塊設(shè)置一 個(gè)FIFO寫地址,較佳地,在初始狀態(tài)時(shí)、即還沒有寫入數(shù)據(jù)時(shí),設(shè)置每個(gè)FIFO小塊的FIFO 寫地址都為0,在第一次向當(dāng)前FIFO小塊寫入數(shù)據(jù)時(shí),將其FIFO寫地址加1,則當(dāng)前FIFO 寫地址為1 ;第二次向當(dāng)前FIFO小塊寫入數(shù)據(jù)時(shí),在當(dāng)前FIFO寫地址的基礎(chǔ)上再加1,則 當(dāng)前FIFO寫地址為2,以此類推;由此可以看出,相鄰的兩個(gè)FIFO寫地址可以是相等的,或 者前一個(gè)FIFO寫地址比后一個(gè)FIFO寫地址大1,如圖5所示,F(xiàn)IFO地址為1和2的兩個(gè) FIFO小塊為相鄰的FIFO小塊,當(dāng)FIFO緩存器1和FIFO緩存器2同時(shí)寫入數(shù)據(jù)時(shí),上述兩 個(gè)FIFO小塊的FIFO寫地址是相等的,并且在寫入數(shù)據(jù)后,兩者的FIFO寫地址同時(shí)加1 ;當(dāng) FIFO緩存器1寫入數(shù)據(jù)后,F(xiàn)IFO緩存器2才開始寫入數(shù)據(jù),此時(shí)FIFO地址為1的FIFO小 塊的FIFO寫地址比FIFO地址為2的FIFO小塊的FIFO寫地址大1。為了防止FIFO緩存器10在寫入數(shù)據(jù)時(shí)發(fā)生寫地址錯(cuò)誤、即將數(shù)據(jù)寫入錯(cuò)誤的 FIFO小塊,較佳地,圖4所示的裝置還可以包括一個(gè)地址監(jiān)控模塊40,依據(jù)上述設(shè)置的FIFO 緩存器10中FIFO小塊的FIFO地址和FIFO寫地址來監(jiān)控FIFO緩存器10寫入數(shù)據(jù)的狀態(tài), 當(dāng)發(fā)生FIFO寫地址錯(cuò)誤時(shí),通知FIFO緩存器10立即復(fù)位,即回到FIFO寫地址發(fā)生錯(cuò)誤之 前的狀態(tài),F(xiàn)IFO緩存器10繼續(xù)寫入數(shù)據(jù)。2、數(shù)據(jù)組裝輸出模塊20對(duì)FIFO緩存器10中的數(shù)據(jù)進(jìn)行重新組裝,并將重新組裝 后的數(shù)據(jù)寫入TFI-5總線。由于TFI-5總線的數(shù)據(jù)結(jié)構(gòu)中含有ODUk數(shù)據(jù)、固定填充字節(jié)和調(diào)整字節(jié),因此數(shù) 據(jù)組裝輸出模塊20需要選擇當(dāng)前可以從哪個(gè)數(shù)據(jù)源讀出數(shù)據(jù),所述的數(shù)據(jù)源即為FIFO緩 存器10中的ODUk數(shù)據(jù)、固定填充字節(jié)和調(diào)整字節(jié),較佳地,本發(fā)明的裝置還可以包括一個(gè) 計(jì)數(shù)器50,在進(jìn)行數(shù)據(jù)源的選擇時(shí),可以根據(jù)TFI-5總線的數(shù)據(jù)結(jié)構(gòu)和計(jì)數(shù)器50通過計(jì)算 得到當(dāng)前需要向TFI-5時(shí)隙寫入的數(shù)據(jù)。由圖1和圖2所示的實(shí)施例可知,對(duì)于具體的ODUk 類型、如0DUl,TFI-5總線的數(shù)據(jù)結(jié)構(gòu)是固定的,此處不再贅述,因此,通過計(jì)數(shù)器50就可以 計(jì)算出當(dāng)前TFI-5時(shí)隙需要寫入的數(shù)據(jù)。根據(jù)計(jì)數(shù)器50的計(jì)算,若當(dāng)前需要向TFI-5時(shí)隙填充ODUk數(shù)據(jù)時(shí),數(shù)據(jù)組裝輸出 模塊20從FIFO緩存器10讀出數(shù)據(jù),并將該數(shù)據(jù)寫入TFI-5當(dāng)前的時(shí)隙。具體的,可以依 據(jù)FIFO緩存器10中FIFO小塊的FIFO地址和FIFO讀地址來讀出數(shù)據(jù)。其中,可以通過地 址設(shè)置模塊30為FIFO緩存器10中的FIFO小塊設(shè)置FIFO讀地址,較佳地,可以設(shè)置所有 FIFO小塊的FIFO讀地址初始值為0,當(dāng)?shù)谝淮螐漠?dāng)前FIFO小塊讀取數(shù)據(jù)時(shí),將其FIFO讀 地址加1,則FIFO讀地址變更為1 ;第二次從當(dāng)前FIFO小塊讀取數(shù)據(jù)時(shí),將其FIFO讀地址 再加1,則FIFO讀地址變更為2,以此類推。假設(shè)某一個(gè)FIFO小塊的FIFO讀地址為x,依 據(jù)FIFO地址,確認(rèn)其相鄰的前一個(gè)FIFO小塊的FIFO讀地址為x+1時(shí),則從FIFO讀地址為 χ的FIFO小塊中讀出數(shù)據(jù)。當(dāng)數(shù)據(jù)組裝輸出模塊20依據(jù)FIFO緩存器10中FIFO小塊的 FIFO地址和FIFO讀地址讀出所需的數(shù)據(jù)后,F(xiàn)IFO緩存器10將該數(shù)據(jù)從對(duì)應(yīng)的FIFO小塊 中刪除。同時(shí)地址監(jiān)控模塊40還可以監(jiān)控FIFO小塊的FIFO讀地址,當(dāng)FIFO讀地址發(fā)生 錯(cuò)誤時(shí),如數(shù)據(jù)組裝輸出模塊20連續(xù)兩次從一個(gè)FIFO小塊中讀出數(shù)據(jù)、或者沒有按照FIFO 地址從FIFO小塊中讀出數(shù)據(jù),則地址監(jiān)控模塊40通知FIFO緩存器10立即復(fù)位,同時(shí)數(shù)據(jù)
8組裝輸出模塊20重新讀出FIFO讀地址發(fā)生錯(cuò)誤的數(shù)據(jù)。需要指出的是,由于TFI-5的數(shù)據(jù)傳輸速率和ODUk的數(shù)據(jù)傳輸速率不同,因此數(shù) 據(jù)組裝輸出模塊20從FIFO緩存器10 —次可以讀出的數(shù)據(jù)與FIFO緩存器10 —次可以寫 入的數(shù)據(jù)位寬可能不同,假設(shè)系統(tǒng)設(shè)定的FIFO緩存器10數(shù)據(jù)輸出位寬為40bit,F(xiàn)IFO數(shù)據(jù) 位寬為8bit,則數(shù)據(jù)組裝輸出模塊20可以同時(shí)從5個(gè)FIFO緩存器10中FIFO地址連續(xù)的 FIFO小塊中讀出數(shù)據(jù)。根據(jù)計(jì)數(shù)器50的計(jì)算,若當(dāng)前需要向TFI-5時(shí)隙填充固定填充字節(jié)時(shí),數(shù)據(jù)組裝 輸出模塊20停止讀取ODUk數(shù)據(jù)、或停止讀取調(diào)整字節(jié),而是讀取固定填充字節(jié),并寫入 TFI-5當(dāng)前的時(shí)隙。根據(jù)計(jì)數(shù)器50的計(jì)算,若當(dāng)前需要向TFI-5時(shí)隙填充調(diào)整字節(jié)時(shí)、如R、J或S字 節(jié)時(shí),數(shù)據(jù)組裝輸出模塊20停止讀取ODUk數(shù)據(jù)、或停止讀取固定填充字節(jié),而是讀取R、J 或S字節(jié),并寫入TFI-5當(dāng)前的時(shí)隙。具體的R、J或S字節(jié)的選擇為R、J字節(jié)在TFI-5時(shí) 隙中有固定的位置,而S字節(jié)可以依據(jù)J字節(jié)的最后一個(gè)比特C來判定,如圖1所示的實(shí)施 例中關(guān)于S字節(jié)的判定,此處不再贅述。針對(duì)上述固定填充字節(jié)和調(diào)整字節(jié),本發(fā)明的裝置還可以包含一個(gè)數(shù)據(jù)源模塊 60,用于為數(shù)據(jù)組裝輸出模塊20提供固定填充字節(jié)和調(diào)整字節(jié)。基于上述FIFO緩存器10、數(shù)據(jù)組裝輸出模塊20、地址設(shè)置模塊30、地址監(jiān)控模塊 40、計(jì)數(shù)器50和數(shù)據(jù)源模塊60之間的協(xié)調(diào)工作就可以直接將ODUk數(shù)據(jù)映射到TFI-5總線 上。3、為了保證FIFO緩存器10和數(shù)據(jù)組裝輸出模塊20正常且高效的工作,本發(fā)明的 裝置還可以包含一個(gè)控制模塊70,用于控制FIFO緩存器10從ODUk中讀取數(shù)據(jù);還用于控 制數(shù)據(jù)組裝輸出模塊20對(duì)FIFO緩存器10中的數(shù)據(jù)進(jìn)行重新組裝。如,控制模塊70可以 根據(jù)FIFO緩存器10的空滿狀態(tài)、和FIFO地址來產(chǎn)生FIFO讀、寫使能信號(hào)。由于FIFO緩 存器10的數(shù)據(jù)輸入位寬和數(shù)據(jù)輸出位寬不同,因此FIFO緩存器10的數(shù)據(jù)輸入和輸出不平 衡,當(dāng)FIFO緩存器10數(shù)據(jù)塊存儲(chǔ)的數(shù)據(jù)快滿時(shí),控制模塊70產(chǎn)生FIFO讀、寫使能信號(hào),加 快FIFO緩存器10中數(shù)據(jù)的讀出、減慢數(shù)據(jù)的寫入;當(dāng)FIFO緩存器10快空時(shí),控制模塊70 產(chǎn)生FIFO讀、寫使能信號(hào),減慢數(shù)據(jù)的讀出、加快數(shù)據(jù)的寫入,使FIFO緩存器10維持在一 個(gè)平衡的狀態(tài),保持了 FIFO緩存器10的穩(wěn)定性。同時(shí),F(xiàn)IFO讀、寫使能信號(hào)還需要依據(jù)FIFO緩存器10中FIFO小塊的FIFO地址、 FIFO寫地址和FIFO讀地址來產(chǎn)生,如,根據(jù)FIFO地址和FIFO寫地址可以確定當(dāng)前可以寫 入數(shù)據(jù)的FIFO小塊的FIFO地址;根據(jù)FIFO地址和FIFO讀地址可以確定當(dāng)前可以讀出數(shù) 據(jù)的FIFO小塊的FIFO地址。另外,控制模塊70還可以根據(jù)TFI-5總線的數(shù)據(jù)結(jié)構(gòu)和計(jì)數(shù)器50,控制數(shù)據(jù)組裝 輸出模塊20選擇數(shù)據(jù)源,并控制數(shù)據(jù)組裝輸出模塊20將選擇的數(shù)據(jù)源寫入TFI-5總線, 如,根據(jù)當(dāng)前需要選擇的數(shù)據(jù)源,控制模塊70控制數(shù)據(jù)組裝輸出模塊20從數(shù)據(jù)源模塊60 中相應(yīng)的數(shù)據(jù)源讀出數(shù)據(jù),并寫入TFI-5總線相應(yīng)的時(shí)隙。圖6所示為本發(fā)明光傳送數(shù)據(jù)單元實(shí)施例二的映射裝置結(jié)構(gòu),基于該實(shí)施例的裝 置,可以先將數(shù)據(jù)從ODUk映射到C-4-Xc,再從C-4-Xc映射到TFI-5總線,該裝置包括兩部 分0DUk_T0_C-4-Xc、即將數(shù)據(jù)從ODUk映射到C_4_Xc部分的裝置和C-4-Xc_T0_TFI_5、即將數(shù)據(jù)從C-4-Xc映射到TFI-5總線部分的裝置。從圖6可知,0DUk_T0_C-4-Xc和C-4_Xc_T0_ TFI-5部分的裝置結(jié)構(gòu)相同,并且分別與圖4所示裝置的結(jié)構(gòu)相同,其中各個(gè)模塊的協(xié)調(diào)工 作原理同圖4所示的實(shí)施例,此處不再贅述。圖6與圖4所示的實(shí)施例的不同有以下幾點(diǎn)1、0DUk_T0_C-4-Xc部分的裝置中,數(shù)據(jù)組裝輸出模塊20將從FIFO緩存器10讀 出的ODUk數(shù)據(jù)依據(jù)C-4-Xc的數(shù)據(jù)結(jié)構(gòu)寫入C-4-Xc中;同時(shí)C-4-Xc_T0_TFI-5部分的裝置 中,F(xiàn)IFO緩存器10需要寫入的ODUk數(shù)據(jù)是從C-4-Xc中讀取的,即0DUk_T0_C-4-Xc部分 的數(shù)據(jù)組裝輸出模塊20將ODUk數(shù)據(jù)通過C-4-Xc提供給C-4-Xc_T0_TFI-5部分的FIFO緩 存器10 ;2、0DUk_T0_C-4-Xc部分的裝置中,F(xiàn)IFO緩存器10和數(shù)據(jù)源模塊60為數(shù)據(jù)組裝輸 出模塊20提供的數(shù)據(jù)源分別為ODUk數(shù)據(jù)和調(diào)整字節(jié);C-4-Xc_T0_TFI-5部分的裝置中,數(shù) 據(jù)源模塊60為數(shù)據(jù)組裝輸出模塊20提供的數(shù)據(jù)源僅為固定填充字節(jié),而FIFO緩存器10 為數(shù)據(jù)組裝輸出模塊20提供的數(shù)據(jù)為C-4-Xc數(shù)據(jù)、即ODUk數(shù)據(jù)和調(diào)整字節(jié);3、0DUk_T0_C-4-Xc部分的裝置中,計(jì)數(shù)器50需要依據(jù)C_4_Xc的數(shù)據(jù)結(jié)構(gòu)計(jì)算出 當(dāng)前需要向C-4-Xc中寫入的ODUk數(shù)據(jù)和調(diào)整字節(jié);C-4-Xc_T0_TFI-5部分的裝置中,計(jì)數(shù) 器50需要依據(jù)TFI-5的數(shù)據(jù)結(jié)構(gòu)計(jì)算出當(dāng)前需要向TFI-5總線寫入的C_4_Xc數(shù)據(jù)和固定 填充字節(jié);4、0DUk_T0_C-4-Xc 部分的 FIFO 緩存器 10 與 C-4-Xc_T0_TFI_5 部分的 FIFO 緩存 器10的個(gè)數(shù)、或者FIFO數(shù)據(jù)位寬可能不同。如系統(tǒng)設(shè)定0DUk_T0_C-4-Xc部分的裝置中 FIFO緩存器10的數(shù)據(jù)輸入位寬為16bit,F(xiàn)IF0數(shù)據(jù)位寬為8bit,則FIFO緩存器個(gè)數(shù)為2, 并且FIFO緩存器10向數(shù)據(jù)組裝輸出模塊20輸出的位寬為16bit,即數(shù)據(jù)組裝輸出模塊20 向C-4-Xc_T0_TFI-5部分的FIFO緩存器10的輸出位寬為16比特;若系統(tǒng)設(shè)定C-4-Xc_T0_ TFI-5部分的FIFO緩存器10的數(shù)據(jù)輸出位寬為40比特,則該部分的FIFO緩存器10需要 采用3個(gè)FIFO數(shù)據(jù)位寬為16bit的FIFO緩存器。為了實(shí)現(xiàn)上述映射裝置,本發(fā)明還提供了一種映射方法,如圖7所示,包括一種 光傳送數(shù)據(jù)單元的映射方法,該方法包括步驟701,F(xiàn)IFO緩存器讀取ODUk數(shù)據(jù)。FIFO緩存器需要根據(jù)系統(tǒng)預(yù)設(shè)的數(shù)據(jù)輸入位寬讀取ODUk數(shù)據(jù),并將該ODUk數(shù)據(jù) 提供給數(shù)據(jù)組裝輸出模塊。步驟702,數(shù)據(jù)組裝輸出模塊對(duì)FIFO緩存器中的ODUk數(shù)據(jù)進(jìn)行重新組裝,并將重 新組裝后的ODUk數(shù)據(jù)寫入TFI-5總線。數(shù)據(jù)組裝輸出模塊對(duì)FIFO緩存器中的ODUk數(shù)據(jù)進(jìn)行重新組裝為系統(tǒng)預(yù)設(shè)的計(jì) 數(shù)器依據(jù)TFI-5總線的數(shù)據(jù)結(jié)構(gòu),計(jì)算出當(dāng)前需要寫入TFI-5總線的數(shù)據(jù)、如ODUk數(shù)據(jù)、調(diào) 整字節(jié)、或固定填充字節(jié),然后數(shù)據(jù)組裝輸出模塊讀取相應(yīng)的數(shù)據(jù),并寫入TFI-5總線。另外,本發(fā)明的光傳送數(shù)據(jù)單元的映射方法還可以先將ODUk數(shù)據(jù)映射到C-4-Xc, 再從C-4-Xc映射到TFI-5總線,具體為基于圖7的實(shí)施例,數(shù)據(jù)組裝輸出模塊對(duì)FIFO緩 存器中的ODUk數(shù)據(jù)進(jìn)行重新組裝,并將重新組裝后的ODUk數(shù)據(jù)先寫入C-4-Xc ;然后,F(xiàn)IFO 緩存器讀取C-4-Xc數(shù)據(jù);數(shù)據(jù)組裝輸出模塊對(duì)FIFO緩存器中的C-4-Xc數(shù)據(jù)進(jìn)行重新組 裝,并寫入TFI-5總線,由此完成ODUk數(shù)據(jù)到TFI-5總線的映射。以上所述,僅為本發(fā)明的較佳實(shí)施例而已,并非用于限定本發(fā)明的保護(hù)范圍。
權(quán)利要求
一種光傳送數(shù)據(jù)單元的映射裝置,其特征在于,該裝置包括先進(jìn)先出FIFO緩存器和數(shù)據(jù)組裝輸出模塊,其中,所述FIFO緩存器,用于讀取光數(shù)據(jù)單元ODUk數(shù)據(jù);所述數(shù)據(jù)組裝輸出模塊,用于對(duì)所述FIFO緩存器中的ODUk數(shù)據(jù)進(jìn)行重新組裝,并將重新組裝后的所述ODUk數(shù)據(jù)寫入背板總線接口標(biāo)準(zhǔn)TFI 5總線。
2.根據(jù)權(quán)利要求1所述光傳送數(shù)據(jù)單元的映射裝置,其特征在于,該裝置進(jìn)一步包括 控制模塊,用于控制所述FIFO緩存器讀取所述ODUk數(shù)據(jù);還用于控制所述數(shù)據(jù)組裝輸出模 塊對(duì)所述ODUk數(shù)據(jù)的重新組裝,并控制所述數(shù)據(jù)組裝輸出模塊將所述重新組裝后的數(shù)據(jù) 寫入所述TFI-5總線。
3.根據(jù)權(quán)利要求1所述光傳送數(shù)據(jù)單元的映射裝置,其特征在于,該裝置進(jìn)一步包括 地址設(shè)置模塊,用于根據(jù)需要將所述FIFO緩存器劃分為多個(gè)FIFO小塊,并為所述FIFO小 塊設(shè)置FIFO地址、FIFO寫地址和FIFO讀地址。
4.根據(jù)權(quán)利要求3所述光傳送數(shù)據(jù)單元的映射裝置,其特征在于,所述FIFO緩存器, 還用于依據(jù)所述FIFO地址和所述FIFO寫地址,將所述讀取的ODUk數(shù)據(jù)寫入所述FIFO小 塊;該裝置進(jìn)一步包括地址監(jiān)控模塊,用于依據(jù)所述FIFO地址和所述FIFO寫地址監(jiān)控所 述FIFO緩存器將所述ODUk數(shù)據(jù)寫入所述FIFO小塊的狀態(tài);并在所述狀態(tài)發(fā)生錯(cuò)誤時(shí),通 知所述FIFO緩存器立即復(fù)位。
5.根據(jù)權(quán)利要求3所述光傳送數(shù)據(jù)單元的映射裝置,其特征在于,該裝置進(jìn)一步包括 數(shù)據(jù)源模塊和計(jì)數(shù)器,其中,所述數(shù)據(jù)源模塊,用于為所述數(shù)據(jù)組裝輸出模塊提供調(diào)整字節(jié)和固定填充字節(jié);所述計(jì)數(shù)器,用于依據(jù)所述TFI-5總線的數(shù)據(jù)結(jié)構(gòu)計(jì)算出當(dāng)前需要寫入所述TFI-5總 線的數(shù)據(jù);相應(yīng)地,所述數(shù)據(jù)組裝輸出模塊,還用于依據(jù)所述當(dāng)前需要寫入TFI-5總線的數(shù)據(jù),從 所述FIFO小塊中讀出所述ODUk數(shù)據(jù)、或從所述數(shù)據(jù)源模塊中讀出所述調(diào)整字節(jié)或所述固 定填充字節(jié),并進(jìn)行重新組裝。
6.根據(jù)權(quán)利要求3、或4、或5所述光傳送數(shù)據(jù)單元的映射裝置,其特征在于,所述數(shù)據(jù) 組裝輸出模塊,還用于依據(jù)所述FIFO地址和所述FIFO讀地址從所述FIFO小塊中讀出所述 ODUk數(shù)據(jù);所述地址監(jiān)控模塊,還用于依據(jù)所述FIFO地址和所述FIFO讀地址監(jiān)控所述數(shù)據(jù)組裝 輸出模塊從所述FIFO小塊中讀出所述ODUk數(shù)據(jù)的狀態(tài);并在所述狀態(tài)發(fā)生錯(cuò)誤時(shí),通知所 述FIFO緩存器立即復(fù)位。
7.根據(jù)權(quán)利要求1所述光傳送數(shù)據(jù)單元的映射裝置,其特征在于,所述數(shù)據(jù)組裝輸出 模塊,還用于對(duì)所述FIFO緩存器中的ODUk數(shù)據(jù)進(jìn)行重新組裝,并將重新組裝后的所述ODUk 數(shù)據(jù)寫入虛容器C-4-Xc;相應(yīng)地,所述FIFO緩存器還用于讀取所述C-4-Xc數(shù)據(jù)。
8.根據(jù)權(quán)利要求7所述光傳送數(shù)據(jù)單元的映射裝置,其特征在于,所述數(shù)據(jù)組裝輸出模塊,還用于對(duì)所述FIFO緩存器中的所述C-4-Xc數(shù)據(jù)進(jìn)行重新組 裝,并將重新組裝后的所述C-4-Xc數(shù)據(jù)寫入所述TFI-5總線。
9.一種光傳送數(shù)據(jù)單元的映射方法,其特征在于,該方法包括 FIFO緩存器讀取ODUk數(shù)據(jù);數(shù)據(jù)組裝輸出模塊對(duì)所述FIFO緩存器中的ODUk數(shù)據(jù)進(jìn)行重新組裝,并將重新組裝后 的所述ODUk數(shù)據(jù)寫入TFI-5總線。
10.根據(jù)權(quán)利要求9所述光傳送數(shù)據(jù)單元的映射方法,其特征在于,該方法進(jìn)一步包括所述數(shù)據(jù)組裝輸出模塊對(duì)所述FIFO緩存器中的ODUk數(shù)據(jù)進(jìn)行重新組裝,并將重新組 裝后的所述ODUk數(shù)據(jù)寫入C-4-Xc ;所述FIFO緩存器讀取所述C-4-Xc數(shù)據(jù);所述數(shù)據(jù)組裝輸出模塊對(duì)所述C-4-Xc數(shù)據(jù)進(jìn)行重新組裝,并寫入所述TFI-5總線。
全文摘要
本發(fā)明公開了一種光傳送數(shù)據(jù)單元的映射裝置,該裝置包括先進(jìn)先出(FIFO)緩存器和數(shù)據(jù)組裝輸出模塊,其中,F(xiàn)IFO緩存器,用于讀取光數(shù)據(jù)單元(ODUk)數(shù)據(jù);數(shù)據(jù)組裝輸出模塊,用于對(duì)FIFO緩存器中的ODUk數(shù)據(jù)進(jìn)行重新組裝,并將重新組裝后的ODUk數(shù)據(jù)寫入背板總線接口標(biāo)準(zhǔn)(TFI-5)總線;本發(fā)明還提供了一種光傳送數(shù)據(jù)單元的映射方法,基于該裝置和方法可以使ODUk數(shù)據(jù)映射到TFI-5總線上。
文檔編號(hào)H04Q11/00GK101938454SQ20091008860
公開日2011年1月5日 申請(qǐng)日期2009年6月30日 優(yōu)先權(quán)日2009年6月30日
發(fā)明者王迪 申請(qǐng)人:中興通訊股份有限公司