專利名稱：固體攝像元件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具備水平CCD移位寄存器的固體攝像元件，尤其涉及提高信息電荷水平傳輸動(dòng)作的特性的技術(shù)。
背景技術(shù)：
近年，組合了CCD圖像傳感器等的固體攝像元件的數(shù)碼相機(jī)或攝像機(jī)等攝像裝置被廣泛應(yīng)用。在CCD圖像傳感器中，例如有幀傳輸型或隔行傳輸型的結(jié)構(gòu)。
圖5是幀傳輸方式的CCD圖像傳感器2的結(jié)構(gòu)圖。CCD圖像傳感器2構(gòu)成為包括攝像部2i、蓄積部2s、分配部2t、水平傳輸部2h和輸出部2d。攝像部2i、蓄積部2s以及分配部2t分別由水平配置的多個(gè)垂直CCD移位寄存器構(gòu)成。
攝像部2i的垂直CCD移位寄存器的各位分別構(gòu)成攝像元件的受光像素。在曝光期間，在各受光像素蓄積的信息電荷通過(guò)幀傳輸動(dòng)作從攝像部2i向蓄積部2s被高速地垂直傳輸。
另外，在以彩色圖像的攝像為目的的CCD圖像傳感器中，與攝像部2i的被行列配置的受光像素相對(duì)應(yīng)，配置由紅(R)、綠(G)、藍(lán)(B)等構(gòu)成的濾色器陣列，例如形成R和G交替排列的行、B和R交替排列的行。
每當(dāng)水平傳輸部2h將一行份的信息電荷向輸出部2d水平傳輸結(jié)束后，蓄積部2s中保持的信息電荷被成行傳輸。CCD圖像傳感器2具有在蓄積部2s與水平傳輸部2h之間具備分配部2t的結(jié)構(gòu)。分配部2t具有將從蓄積部2s輸出的一行份的信息電荷分為奇數(shù)列的信息電荷組和偶數(shù)列的信息電荷組，并順次向水平傳輸部2h傳輸?shù)墓δ堋?br> 水平傳輸部2h由水平CCD移位寄存器構(gòu)成，將從蓄積部2s通過(guò)分配部2t垂直傳輸來(lái)的信息電荷向輸出部2d水平傳輸。
輸出部2d在浮游擴(kuò)散層區(qū)域(Floating DiffusionFD)中以1位為單位接受從水平傳輸部2h輸出的信息電荷，變換為電壓值，并作為圖像信息進(jìn)行輸出。由于FD可通過(guò)減小其附帶的電容來(lái)增大與信息電荷對(duì)應(yīng)的電位變化，因此一般構(gòu)成小尺寸。
構(gòu)成水平傳輸部2h的水平CCD移位寄存器構(gòu)成為包括包含與攝像部2i或蓄積部2s的各列對(duì)應(yīng)配置的位組的主體部2m、從主體部2m的輸出端延伸的延長(zhǎng)部分即虛擬部2e。在此，主體部2m中的傳輸段的水平方向的尺寸與像素的水平間距相對(duì)應(yīng)而較微細(xì)，相對(duì)于此，主體部2m中的水平CCD移位寄存器的溝道寬度設(shè)定得大，以便能確保處理用電荷量。另一方面，F(xiàn)D如上所述形成得小。因此，與溝道寬度方向的尺寸相關(guān)地，在主體部2m與FD之間產(chǎn)生間隙。因此，虛擬部2e具有使電荷傳輸溝道的寬度從主體部2m向輸出部2d的FD逐漸變窄的結(jié)構(gòu)，橋接具有間隙的主體部2m和FD之間，由此，實(shí)現(xiàn)信息電荷從主體部2m向FD的傳輸特性的改善。
另外，水平CCD移位寄存器具有埋入溝道結(jié)構(gòu)，在該傳輸溝道區(qū)域(電荷傳輸區(qū)域)中，在形成于N型半導(dǎo)體基板內(nèi)的作為P型擴(kuò)散層的P阱(PW)上形成作為N型擴(kuò)散層的N阱。
在水平CCD移位寄存器的傳輸溝道區(qū)域中，將能根據(jù)施加到傳輸電極的傳輸時(shí)鐘而與相鄰區(qū)域獨(dú)立地控制溝道電位的一個(gè)單位的區(qū)域稱為“要素區(qū)域”，則各要素區(qū)域中沿行方向排列設(shè)置相互之間溝道電位不同的存儲(chǔ)區(qū)域以及勢(shì)壘區(qū)域。具體而言，在傳輸溝道區(qū)域上，交替排列由第一層多晶硅(下面記作1poly)形成的傳輸電極(1poly電極)、和由第二層多晶硅(下面記作2poly)形成的傳輸電極(2poly電極)，分別包括一個(gè)1poly電極和一個(gè)2poly電極的一對(duì)傳輸電極與各要素區(qū)域?qū)?yīng)。要素區(qū)域上的一對(duì)傳輸電極與一個(gè)傳輸時(shí)鐘對(duì)應(yīng)，構(gòu)成一個(gè)傳輸段。在各傳輸段，在電荷傳輸?shù)南掠蝹?cè)配置1poly電極，將其下的傳輸溝道區(qū)域作為具有比2poly電極下更深的溝道電位的存儲(chǔ)區(qū)域。另一方面，將配置于比1poly電極靠近上游側(cè)的2poly電極下的傳輸溝道區(qū)域構(gòu)成為具有比存儲(chǔ)區(qū)域淺的溝道電位的勢(shì)壘區(qū)域，從而防止信息電荷從相同傳輸段的存儲(chǔ)區(qū)域向上游的傳輸段的逆流。
存儲(chǔ)區(qū)域和勢(shì)壘區(qū)域的溝道電位差通過(guò)向1poly電極之間的傳輸通道區(qū)域的N阱注入P型雜質(zhì)而形成。在CCD圖像傳感器2的制造工藝中，該勢(shì)壘形成用的雜質(zhì)注入通過(guò)在對(duì)層疊于基板上的1poly進(jìn)行圖案化而形成1poly電極之后，利用基板上形成的離子注入掩模來(lái)進(jìn)行。該掩模例如是通過(guò)對(duì)涂敷于基板上的光致抗蝕層進(jìn)行圖案化而形成。
在現(xiàn)有的制造方法中，掩模的開(kāi)口部分公共開(kāi)設(shè)于主體部2m和虛擬部2e，利用該掩模，主體部2m和虛擬部2e各自的勢(shì)壘區(qū)域通過(guò)公共的離子注入工序便可形成。具體而言，在掩模開(kāi)口內(nèi)，1poly電極阻止離子向N阱注入，因此向1poly電極的間隙的N阱選擇性導(dǎo)入P型雜質(zhì)，形成勢(shì)壘區(qū)域。并且，在形成該勢(shì)壘區(qū)域之后，形成2poly電極。
另外，水平傳輸部2h可構(gòu)成為在將分配讀出的奇數(shù)列和偶數(shù)列各自的信息電荷按每數(shù)像素份相加合成的基礎(chǔ)上進(jìn)行水平傳輸，由此，可實(shí)現(xiàn)水平傳輸速度的降低。在此，利用圖6說(shuō)明將R所對(duì)應(yīng)的信息電荷與G所對(duì)應(yīng)的信息電荷交替排列的行的信息電荷，從蓄積部2s向水平傳輸部2h分配讀出，并且由水平傳輸部2h進(jìn)行水平方向的像素相加的驅(qū)動(dòng)方法。
圖6是表示水平CCD移位寄存器的主體部2m中的電位阱和其中蓄積的信息電荷的示意圖。另外，在圖6的上部表示了水平傳輸部2h的傳輸電極沿電荷傳輸溝道的配置，其下表示了各傳輸電極下的溝道電位以及信息電荷的蓄積狀態(tài)按時(shí)刻t1～t4的順序縱向排列。在傳輸電極中，1poly電極4-1、2poly電極4-2交替地配置，如上述那樣鄰接的一對(duì)1poly電極4-1、2poly電極4-2被施加公共的傳輸時(shí)鐘。例如，當(dāng)沿水平方向進(jìn)行按每三個(gè)像素的信息電荷的相加合成時(shí)，傳輸電極構(gòu)成為能以6相的傳輸時(shí)鐘1～6驅(qū)動(dòng)，將與各相對(duì)應(yīng)的傳輸電極分別用標(biāo)記HS1～HS6表示。在該圖中，用實(shí)線5表示了沿著電荷傳輸溝道的溝道電位的深度的變化。該溝道電位將朝下方向表示為正向，實(shí)線向下凹陷的部分是電位阱，能蓄積由電子構(gòu)成的信息電荷(用斜線表示)。另外，電位阱形成于1poly電極4-1下的存儲(chǔ)區(qū)域，另外，在圖中左向相當(dāng)于水平傳輸方向。
在水平相加動(dòng)作中，將R的信息電荷6讀出到主體部2m的傳輸電極HS1、HS3、HS5下的電位阱(時(shí)刻t1)，并使HS3、HS5下的信息電荷6移動(dòng)到HS1下，生成將三像素份的R的信息電荷6相加合成后的信息電荷8(時(shí)刻t2)。然后，將G的信息電荷10讀出到傳輸電極HS2、HS4、HS6下的電位阱(時(shí)刻t3)，并使HS4、HS6下的信息電荷10移動(dòng)到HS2下，生成將三像素份的G的信息電荷10相加合成后的信息電荷12。該G的信息電荷的相加可以在主體部2m上于傳輸電極HS1下保持著相加后的R的信息電荷8的狀態(tài)下進(jìn)行。在將G的信息電荷相加后，按照每隔主體部2m的兩個(gè)電位阱交替地蓄積R的信息電荷8和G的信息電荷12的方式，來(lái)驅(qū)動(dòng)水平CCD移位寄存器(時(shí)刻t4)。然后，水平傳輸部2h對(duì)相加后的信息電荷8、12進(jìn)行水平傳輸，經(jīng)由虛擬部2e輸出到輸出部2d。
這樣，通過(guò)進(jìn)行針對(duì)多個(gè)像素的信息電荷的混合，增強(qiáng)圖像信號(hào)的強(qiáng)度，從而即使在對(duì)暗的被攝物體進(jìn)行攝像時(shí)也能獲得足夠電平的圖像信號(hào)而不會(huì)變得曝光不足。進(jìn)而，降低水平傳輸?shù)南袼財(cái)?shù)量，可實(shí)現(xiàn)高速的水平傳輸。
專利文獻(xiàn)1特開(kāi)2006-073988號(hào)公報(bào)上述的水平方向的像素相加是在將相加合成后的R的信息電荷8保持于水平CCD移位寄存器的狀態(tài)下，在主體部2m上進(jìn)行對(duì)G的信息電荷的相加合成。此時(shí)，因傳輸電極之間的耦合電容的影響，在相鄰的電位阱中蓄積的相互不同顏色所對(duì)應(yīng)的信息電荷之間會(huì)發(fā)生混合。另外，同樣的不同顏色所對(duì)應(yīng)的信息電荷之間的混合，還會(huì)因向輸出部2d的高速的水平傳輸動(dòng)作的傳輸效率降低而產(chǎn)生。在基于從CCD圖像傳感器2輸出的圖像信號(hào)的彩色圖像中，這樣的信息電荷的混合被觀察為混色，存在成為導(dǎo)致圖像質(zhì)量(顏色再現(xiàn)性)降低的原因的問(wèn)題。
圖7是用于說(shuō)明主體部2m中的信息電荷的相加合成動(dòng)作中的混色的發(fā)生的示意圖，以與圖6同樣的形式表示。圖7中表示了將偶數(shù)列的G的信息電荷10讀出到主體部2m的時(shí)刻t3、以及在將該讀出的G的信息電荷10-1～10-3進(jìn)行相加的過(guò)程中的某一時(shí)刻tm的各傳輸電極HS1～HS6下的溝道電位以及信息電荷的蓄積狀態(tài)。在時(shí)刻t3，R的相加合成后的信息電荷8蓄積于HS1下的電位阱14，G的信息電荷10-1～10-3分別蓄積于HS2、HS4、HS6下的電位阱16-1～16-3。如上所述，電位阱形成在存儲(chǔ)區(qū)域，相鄰的電位阱通過(guò)勢(shì)壘區(qū)域形成的位壘18分離。在此，將各傳輸電極的存儲(chǔ)區(qū)域和勢(shì)壘區(qū)域的溝道電位差表示為勢(shì)壘電位差B。從該狀態(tài)開(kāi)始，按順序?qū)⑿畔㈦姾?0-2、10-3沿水平傳輸方向傳輸，移動(dòng)到HS2下的電位阱，相加合成到信息電荷10-1上。圖7所示的時(shí)刻tm的狀態(tài)表示了通過(guò)使施加到HS4、HS6的傳輸時(shí)鐘從接通電壓變化為斷開(kāi)電壓，從而使HS4、HS6下的溝道電位變淺，將信息電荷10-2、10-3移動(dòng)到HS3、HS5下的電位阱中。信息電荷10-2、10-3按照從HS4、HS6下的存儲(chǔ)區(qū)域朝向HS3、HS5下的電位阱的電位梯度移動(dòng)。在此，將施加了斷開(kāi)電壓的傳輸電極下的存儲(chǔ)區(qū)域與施加了接通電壓的傳輸電極下的勢(shì)壘區(qū)域的溝道電位差表示為勢(shì)壘電位差Δ。
在該時(shí)刻tm的信息電荷10-2、10-3的移動(dòng)動(dòng)作中，因傳輸電極之間的耦合電容，會(huì)產(chǎn)生如下現(xiàn)象根據(jù)HS6下的溝道電位的變化，HS1下蓄積R的信息電荷8的電位阱14變淺，溢出到與該電位阱14所保持的R的信息電荷8相鄰的電位阱16-1。尤其是，由于電位阱14中蓄積的信息電荷8通過(guò)相加合成而數(shù)量增多，因此受到電位阱變淺的影響，容易溢出。這樣，在主體部2m中的相加合成動(dòng)作中，會(huì)發(fā)生混色。
圖8是用于說(shuō)明高速水平傳輸動(dòng)作中的混色的發(fā)生的示意圖，由與圖6同樣的形式表示。例如，與圖6的時(shí)刻t4所示的狀態(tài)、即每隔主體部2m的兩個(gè)電位阱交替地蓄積R的信息電荷8和G的信息電荷12的狀態(tài)相對(duì)應(yīng)，可通過(guò)三相驅(qū)動(dòng)來(lái)進(jìn)行高速水平傳輸動(dòng)作。圖8表示了在三相驅(qū)動(dòng)的水平CCD移位寄存器中，信息電荷移動(dòng)前后的定時(shí)下的各傳輸電極HS1～HS6下的溝道電位以及信息電荷的蓄積狀態(tài)。時(shí)刻tH1的狀態(tài)是，1、2、4、5為接通電壓的狀態(tài)，3、6為斷開(kāi)電壓的狀態(tài)，G的信息電荷12蓄積于HS2下的電位阱20，R的信息電荷8蓄積于HS5下的電位阱22。時(shí)刻tH2的狀態(tài)是從時(shí)刻tH1的狀態(tài)2、5變?yōu)閿嚅_(kāi)電壓的狀態(tài)，到此為止作為電位阱的狀態(tài)的HS2、HS5下的存儲(chǔ)區(qū)域的溝道的電位變淺。由此，形成從HS2下的存儲(chǔ)區(qū)域朝向形成于HS1下的電位阱24的溝道電位的梯度，信息電荷12從HS2下的存儲(chǔ)區(qū)域向電位阱24移動(dòng)。另外，形成從HS5下的存儲(chǔ)區(qū)域朝向形成于HS4下的電位阱26的溝道電位的梯度，信息電荷8從HS5下的存儲(chǔ)區(qū)域向電位阱26移動(dòng)。在此，當(dāng)傳輸時(shí)鐘為高頻時(shí)，例如，在信息電荷12完全移動(dòng)到HS1下之前，發(fā)生傳輸時(shí)鐘的接通/斷開(kāi)的切換，在信息電荷12的一部分殘留于HS2的存儲(chǔ)區(qū)域的狀態(tài)下，該區(qū)域再次成為電位阱的狀態(tài)。該殘留的信息電荷與傳輸?shù)皆搮^(qū)域的后續(xù)的信息電荷8混合，會(huì)發(fā)生混色。
在此，傳輸效率在主體部2m和虛擬部2e中不同。例如，作為一個(gè)主要因素舉出虛擬部2e可使傳輸電極對(duì)的排列間距LP比主體部2m大。該LP的擴(kuò)大在虛擬部2e中，如上所述，對(duì)應(yīng)于構(gòu)成為電荷傳輸溝道的寬度W比主體部2m窄的結(jié)構(gòu)。即，虛擬部2e的各傳輸電極下的傳輸溝道區(qū)域，根據(jù)其寬度W的縮小量，為了確保蓄積電荷量而將存儲(chǔ)區(qū)域的水平方向的尺寸LS比主體部2m設(shè)定得大。其結(jié)果，在虛擬部2e中LP增大，信息電荷的傳輸長(zhǎng)度與主體部2m相比變長(zhǎng)，因此傳輸效率比主體部2m低。
主體部2m中的信息電荷的相加合成動(dòng)作中的混色通過(guò)勢(shì)壘電位差B的增加而得到抑制。另一方面，高速水平傳輸動(dòng)作中的混色通過(guò)增大電位差Δ而使邊緣電場(chǎng)(fringe Field)增加而得到抑制。但是，由于B與Δ的和根據(jù)傳輸時(shí)鐘的振幅確定，因此在從低耗電等的方面出發(fā)而要求減小傳輸時(shí)鐘的振幅的狀況下，B與Δ成為折衷的關(guān)系，無(wú)法同時(shí)使兩者增大。因此，存在難以實(shí)現(xiàn)高速中的水平傳輸?shù)耐瑫r(shí)確保抑制了混色的良好的畫(huà)質(zhì)的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明為解決上述問(wèn)題而實(shí)現(xiàn)，目的在于提供一種實(shí)現(xiàn)高速的水平傳輸且得到抑制了混色的良好的畫(huà)質(zhì)的固體攝像元件。
本發(fā)明的固體攝像元件包括多個(gè)垂直CCD移位寄存器，沿行方向排列，將根據(jù)入射光而生成的信息電荷沿列方向傳輸；水平CCD移位寄存器，由沿行方向排列的多個(gè)要素區(qū)域形成電荷傳輸區(qū)域，相鄰的所述要素區(qū)域彼此可通過(guò)傳輸時(shí)鐘而相互獨(dú)立地控制溝道電位，將從所述垂直CCD移位寄存器輸出的所述信息電荷沿行方向傳輸；和輸出部，將從所述水平CCD移位寄存器輸出的所述信息電荷變換為電壓信號(hào)，所述各要素區(qū)域具有存儲(chǔ)區(qū)域，位于電荷傳輸?shù)南掠蝹?cè)；和勢(shì)壘區(qū)域，位于電荷傳輸?shù)纳嫌蝹?cè)，溝道電位比所述存儲(chǔ)區(qū)域淺，所述水平CCD移位寄存器具有主體部，包括與所述多個(gè)垂直CCD移位寄存器的輸出端連接的位組；和延長(zhǎng)部，將從所述主體部輸出的所述信息電荷傳輸?shù)剿鲚敵霾?，所述?shì)壘區(qū)域的溝道電位在所述主體部和所述延長(zhǎng)部不同。
在本發(fā)明涉及的其他固體攝像元件中，構(gòu)成為所述水平CCD移位寄存器的所述主體部和所述延長(zhǎng)部相互由公共的所述傳輸時(shí)鐘驅(qū)動(dòng)。
在本發(fā)明涉及的另一個(gè)固體攝像元件中，所述要素區(qū)域在所述主體部以與所述垂直CCD移位寄存器的行方向的間隔相對(duì)應(yīng)的間距沿行方向排列，在所述延長(zhǎng)部以比所述主體部大的間距沿行方向排列。
在上述結(jié)構(gòu)的固體攝像元件中，優(yōu)選所述主體部中的所述存儲(chǔ)區(qū)域和所述勢(shì)壘區(qū)域的溝道電位差設(shè)定得比所述延長(zhǎng)部中的該溝道電位差大。
另外，在上述結(jié)構(gòu)的固體攝像元件中，所述水平CCD移位寄存器具有埋入溝道結(jié)構(gòu)，該結(jié)構(gòu)在所述主體部和所述延長(zhǎng)部中公共形成表面層和基板層，所述表面層包括位于所述電荷傳輸區(qū)域的半導(dǎo)體基板表面的第一導(dǎo)電型雜質(zhì)，所述基板層包括位于所述表面層下的第二導(dǎo)電型雜質(zhì)，在所述勢(shì)壘區(qū)域的所述表面層還被導(dǎo)入由第二導(dǎo)電型雜質(zhì)構(gòu)成的勢(shì)壘雜質(zhì)的結(jié)構(gòu)中，可通過(guò)將所述主體部中的所述勢(shì)壘雜質(zhì)的濃度設(shè)定得比所述延長(zhǎng)部中的該濃度高來(lái)構(gòu)成。
(發(fā)明效果)根據(jù)本發(fā)明，水平CCD移位寄存器的主體部的傳輸電極下的存儲(chǔ)區(qū)域與勢(shì)壘區(qū)域的雜質(zhì)濃度差、和延長(zhǎng)部的傳輸電極下的存儲(chǔ)區(qū)域和勢(shì)壘區(qū)域的雜質(zhì)濃度差被設(shè)定為相互不同的值。通過(guò)該固體攝像元件的結(jié)構(gòu)，在主體部中可確保勢(shì)壘電位差B，在延長(zhǎng)部中可確保邊緣電場(chǎng)。其結(jié)果，在進(jìn)行水平CCD移位寄存器中的信息電荷的相加合成動(dòng)作時(shí)，防止相加合成的對(duì)象之外的信息電荷混入到信息電荷中，從而實(shí)現(xiàn)水平分辨率的提高，另外，在搭載了濾色器的固體攝像元件中，可實(shí)現(xiàn)由抑制混色帶來(lái)的畫(huà)質(zhì)的提高。另一方面，延長(zhǎng)部中的傳輸效率的降低被抑制，傳輸殘留的信息電荷混入到后續(xù)的信息電荷中的情況被抑制，因此可實(shí)現(xiàn)高速的水平傳輸動(dòng)作，且可實(shí)現(xiàn)水平分辨率的提高或抑制混色所帶來(lái)的畫(huà)質(zhì)提高。


圖1是本發(fā)明的實(shí)施方式涉及的幀傳輸方式的CCD圖像傳感器的示意結(jié)構(gòu)圖；圖2是說(shuō)明本發(fā)明實(shí)施方式的水平CCD移位寄存器的勢(shì)壘區(qū)域的形成工序的示意的元件俯視圖；圖3是說(shuō)明本發(fā)明的實(shí)施方式的水平傳輸部中的水平方向三個(gè)像素的信息電荷的相加動(dòng)作的情況的示意圖；圖4是說(shuō)明本發(fā)明的實(shí)施方式中的水平傳輸部中的高速水平傳輸動(dòng)作的情況的示意圖；圖5是現(xiàn)有技術(shù)的說(shuō)明中使用的幀傳輸方式的CCD圖像傳感器的結(jié)構(gòu)圖；圖6是表示進(jìn)行水平方向的相加合成動(dòng)作時(shí)的水平CCD移位寄存器的主體部中的電位阱和其中蓄積的信息電荷的示意圖；圖7是用于說(shuō)明主體部中的信息電荷的相加合成動(dòng)作中的混色的發(fā)生的示意圖；圖8是用于說(shuō)明高速水平傳輸動(dòng)作中的混色的發(fā)生的示意圖。
圖中8、10、12-信息電荷；40-CCD圖像傳感器；40i-攝像部；40s-蓄積部；40t-分配部；40h-水平傳輸部；40m-主體部；40e-虛擬部；40d-輸出部；50、52、54、60、62、64、66-電位阱。
具體實(shí)施例方式
下面，參照附圖，對(duì)本發(fā)明的實(shí)施的方式(下面稱為實(shí)施方式)進(jìn)行說(shuō)明。
圖1是實(shí)施方式涉及的幀傳輸方式的CCD圖像傳感器40的示意結(jié)構(gòu)圖。CCD圖像傳感器40構(gòu)成為包括攝像部40i、蓄積部40s、分配部40t、水平傳輸部40h和輸出部40d。攝像部40i、蓄積部40s以及分配部40t分別由多個(gè)垂直CCD移位寄存器構(gòu)成，該垂直CCD移位寄存器構(gòu)成為包括沿垂直方向延伸并相互平行配置的多個(gè)電荷傳輸溝道區(qū)域、和沿水平方向延伸并相互平行配置的多個(gè)傳輸電極。該垂直CCD移位寄存器的各位包括相鄰配置的多個(gè)傳輸電極，通過(guò)施加到這些傳輸電極的電壓，一個(gè)一個(gè)地形成蓄積信息電荷的電位阱。
攝像部40i的垂直CCD移位寄存器的各位分別構(gòu)成攝像元件的受光像素，在曝光期間接受來(lái)自被攝物體的光，生成與受光量對(duì)應(yīng)的信息電荷，并蓄積到電位阱中。若曝光期間結(jié)束，則信息電荷通過(guò)幀傳輸動(dòng)作從攝像部40i向蓄積部40s被高速地垂直傳輸。
CCD圖像傳感器40以彩色圖像的攝像為目的，與攝像部40i的被行列配置的受光像素相對(duì)應(yīng)，例如，配置Bayer(ベイヤ一)排列的濾色器陣列。由此，在攝像部40i中，形成R和G交替排列的行、B和R交替排列的行。對(duì)各受光像素，通過(guò)其上配置的濾色器來(lái)入射光，蓄積與該濾色器的透過(guò)波長(zhǎng)區(qū)域的光的強(qiáng)度相對(duì)應(yīng)的信息電荷。
蓄積部40s的垂直CCD移位寄存器被遮光，以便能原樣保持從攝像部40i傳輸來(lái)的信息電荷。每當(dāng)水平傳輸部40h將一行份的信息電荷向輸出部40d水平傳輸結(jié)束后，蓄積部40s進(jìn)行成行傳輸動(dòng)作，使信息電荷向水平傳輸部40h移動(dòng)。
分配部40t設(shè)置在蓄積部40s與水平傳輸部40h之間。分配部40t例如在構(gòu)成蓄積部40s的垂直CCD移位寄存器的輸出端配置能與蓄積部40s獨(dú)立地驅(qū)動(dòng)的傳輸電極而構(gòu)成。分配部40t例如能按奇數(shù)列和偶數(shù)列以不同的順序排列傳輸電極，按照能將從蓄積部40s輸出的一行份的信息電荷分為奇數(shù)列的信息電荷組和偶數(shù)列的信息電荷組，并向水平傳輸部40h傳輸?shù)姆绞竭M(jìn)行驅(qū)動(dòng)。
水平傳輸部40h由水平CCD移位寄存器構(gòu)成，將從蓄積部40s通過(guò)分配部40t垂直傳輸來(lái)的信息電荷向輸出部40d水平傳輸。
輸出部40d由構(gòu)成電獨(dú)立的電容的FD、以及取出該FD的電位變化的放大器構(gòu)成，在FD中以1位為單位接受從水平傳輸部40h輸出的信息電荷，變換為電壓值，并作為時(shí)間序列的圖像信息進(jìn)行輸出。FD為了減小附帶的電容，例如與水平CCD移位寄存器的溝道寬度相比形成為小尺寸。
構(gòu)成水平傳輸部40h的水平CCD移位寄存器構(gòu)成為包括包含與攝像部40i或蓄積部40s的各列對(duì)應(yīng)配置的位組的主體部40m、從主體部的輸出端延伸的延長(zhǎng)部分即虛擬部40e。虛擬部40e包括從具有比較大的溝道寬度的主體部40m向具有小尺寸的FD使電荷傳輸溝道的寬度依次變窄的一連串的傳輸段所構(gòu)成的部分，能進(jìn)行信息電荷的順暢的傳輸。
另外，水平CCD移位寄存器具有埋入溝道結(jié)構(gòu)，在該傳輸溝道區(qū)域中，在形成于N型半導(dǎo)體基板內(nèi)的作為P型擴(kuò)散層的P阱上形成作為N型擴(kuò)散層的N阱。在傳輸溝道區(qū)域上，沿作為電荷傳輸方向的行方向排列傳輸電極，通過(guò)施加到傳輸電極的多相的傳輸時(shí)鐘使溝道電位變化，由此傳輸信息電荷。
在水平CCD移位寄存器的傳輸溝道區(qū)域上，交替排列1poly電極和2poly電極，作為傳輸電極。另外，在傳輸溝道區(qū)域平行配置多條水平傳輸時(shí)鐘信號(hào)線。由相鄰的1poly電極和2poly電極構(gòu)成的電極對(duì)按順序與這些時(shí)鐘信號(hào)線連接。主體部40m和虛擬部40e通過(guò)由這些時(shí)鐘信號(hào)線供給的傳輸時(shí)鐘而被公共驅(qū)動(dòng)。該CCD圖像傳感器40為了能實(shí)現(xiàn)水平傳輸部40h中的三像素相加，構(gòu)成為可6相驅(qū)動(dòng)。與此對(duì)應(yīng)地配置6條時(shí)鐘信號(hào)線，沿水平方向排列的多個(gè)電極對(duì)以6對(duì)同步的方式與同一時(shí)鐘信號(hào)線連接。在此，將與6相的傳輸時(shí)鐘1～6對(duì)應(yīng)的電極對(duì)分別表示為傳輸電極HS1～HS6。水平CCD移位寄存器的各傳輸段由一個(gè)電極對(duì)和作為其下的傳輸溝道區(qū)域的要素區(qū)域構(gòu)成。在各傳輸段中，在電荷傳輸?shù)南掠蝹?cè)配置1poly電極，其下的傳輸溝道區(qū)域構(gòu)成存儲(chǔ)區(qū)域，配置于比1poly電極靠近上游側(cè)的2poly電極下的傳輸溝道區(qū)域構(gòu)成勢(shì)壘區(qū)域。
勢(shì)壘區(qū)域通過(guò)向N阱進(jìn)行離子注入硼等P型雜質(zhì)而形成，被設(shè)定在比存儲(chǔ)區(qū)域要淺勢(shì)壘電位差B的溝道電位。在CCD圖像傳感器40的制造工藝中，該勢(shì)壘形成用的雜質(zhì)的離子注入，通過(guò)對(duì)各CCD移位寄存器的傳輸溝道區(qū)域?qū)隢阱，進(jìn)而對(duì)層疊于基板上的1poly進(jìn)行圖案化而形成1poly電極之后，利用基板上形成的離子注入掩模來(lái)進(jìn)行。該掩模例如對(duì)涂敷于基板上的光致抗蝕層進(jìn)行圖案化而形成。另外，在形成該勢(shì)壘區(qū)域之后，形成2poly電極、層間絕緣膜、金屬布線、濾色器等，從而完成CCD圖像傳感器40。
圖2是說(shuō)明水平CCD移位寄存器的勢(shì)壘區(qū)域的形成工序的示意的元件俯視圖。用于形成勢(shì)壘區(qū)域的離子注入工序由下面的工序A和工序B構(gòu)成。例如，在進(jìn)行了工序A之后，進(jìn)行工序B。另外，還可將工序A、B的順序調(diào)換。
在基板表面形成與主體部40m對(duì)應(yīng)的區(qū)域(圖2(a)的斜線區(qū)域)具有開(kāi)口的光致抗蝕層圖案，將其作為掩模，進(jìn)行P型雜質(zhì)的離子注入。
在基板表面形成與主體部40m和虛擬部40e對(duì)應(yīng)的區(qū)域(圖2(b)的斜線區(qū)域)具有開(kāi)口的光致抗蝕層圖案，將其作為掩模，進(jìn)行P型雜質(zhì)的離子注入。
另外，也可將上述工序A與下述工序C組合來(lái)進(jìn)行。
在基板表面形成與虛擬部40e對(duì)應(yīng)的區(qū)域(圖2(c)的斜線區(qū)域)具有開(kāi)口的光致抗蝕層圖案，將其作為掩模，進(jìn)行P型雜質(zhì)的離子注入。
在工序A、B、C的各工序中，由于在掩模的開(kāi)口內(nèi)1poly電極阻止向N阱的離子注入，因此通過(guò)向1poly電極的間隙的N阱選擇性導(dǎo)入P型雜質(zhì)而形成勢(shì)壘區(qū)域。
通過(guò)組合進(jìn)行工序A和工序B，對(duì)主體部40m比虛擬部40e高濃度地離子注入P型雜質(zhì)，從而可將主體部40m中的勢(shì)壘電位差B(下面表示為BM)設(shè)定為比虛擬部40e中的勢(shì)壘電位差B(下面表示為BE)更大的值。
另外，在組合進(jìn)行工序A和工序C時(shí)，使工序A中的離子注入量比工序C中的離子注入量多，仍然按照使勢(shì)壘電位差BM＞BE的方式構(gòu)成主體部40m和虛擬部40e。
另外，勢(shì)壘電位差BM和BE如上所述可根據(jù)離子注入量而設(shè)定，但也會(huì)根據(jù)注入的雜質(zhì)的熱擴(kuò)散量等其他主要因素而改變。因此，通過(guò)調(diào)整離子注入量以外的主要因素，或考慮該主要因素來(lái)設(shè)定離子注入量，從而針對(duì)勢(shì)壘電位差可實(shí)現(xiàn)使BM＞BE的關(guān)系。
圖3是說(shuō)明水平傳輸部40h中的水平方向三個(gè)像素的信息電荷的相加動(dòng)作情況的示意圖。在此，對(duì)R所對(duì)應(yīng)的信息電荷與G所對(duì)應(yīng)的信息電荷交替排列的行進(jìn)行說(shuō)明。圖3是相當(dāng)于針對(duì)現(xiàn)有技術(shù)表示的圖7的圖，表現(xiàn)的形式與圖7基本上相同。即，圖3表示了將偶數(shù)列的G的信息電荷10讀出到主體部40m的時(shí)刻t3、以及在將該讀出的G的信息電荷10-1～10-3進(jìn)行相加的過(guò)程中的某一時(shí)刻tm的各傳輸電極HS1～HS6下的溝道電位以及信息電荷的蓄積狀態(tài)。另外，圖3不僅表示了主體部40m的情況，還表示了虛擬部40e的情況，在圖中虛線右側(cè)是主體部40m，左側(cè)是虛擬部40e。另外，在虛擬部40e的HS1～HS4所對(duì)應(yīng)的傳輸段，傳輸溝道寬度構(gòu)成比主體部40m窄，對(duì)應(yīng)于此，存儲(chǔ)區(qū)域的溝道長(zhǎng)度比其他傳輸段構(gòu)成得大。
水平方向三像素的相加動(dòng)作的概略情況與利用圖6說(shuō)明的內(nèi)容相同。即，首先通過(guò)分配部40t將奇數(shù)列的R的信息電荷讀出到主體部40m之后(圖6的時(shí)刻t1)，將這些中按每三個(gè)像素進(jìn)行相加(圖6的時(shí)刻t2)，然后，將偶數(shù)列的G的信息電荷讀出到主體部40m(圖6的時(shí)刻t3)。圖3所示的時(shí)刻t3的狀態(tài)相當(dāng)于該圖6的時(shí)刻t3的狀態(tài)。即，在時(shí)刻t3，R的相加合成后的信息電荷8蓄積于主體部40m的HS1下的電位阱50，G的信息電荷10-1～10-3分別蓄積于主體部40m的HS2、HS4、HS6下的電位阱52-1～52-3。
另外，如上所述，由于設(shè)定為BM＞BE，因此主體部40m中的電位阱50、52-1～52-3比虛擬部40e中的電位阱54深。另外，下一傳輸段的傳輸電極HS6下的勢(shì)壘電位差設(shè)定為比BE大的值例如BM，以使作為主體部40m的最終傳輸段的傳輸電極HS1下的電位阱50具有對(duì)相加后的R的信息電荷8而言足夠的蓄積能力。
圖3所示的時(shí)刻tm的狀態(tài)相當(dāng)于圖7的時(shí)刻tm的狀態(tài)。在時(shí)刻tm，通過(guò)使施加到HS4、HS6的傳輸時(shí)鐘從接通電壓變化為斷開(kāi)電壓，從而使HS4、HS6下的溝道電位變淺，形成從HS4、HS6下的存儲(chǔ)區(qū)域朝向HS3、HS5下的電位阱的電位梯度。由此，在主體部40m中，信息電荷10-2、10-3移動(dòng)到HS3、HS5下的電位阱中。
在該時(shí)刻tm的信息電荷10-2、10-3的移動(dòng)動(dòng)作中，因傳輸電極之間的耦合電容，會(huì)根據(jù)HS6下的溝道電位的變化，而HS1下蓄積R的相加合成后的信息電荷8的電位阱50變淺。但是，如上所述，通過(guò)將主體部40m的勢(shì)壘電位差BM設(shè)定得較大，因此能將蓄積于電位阱50中的R的信息電荷8保持在該電位阱50中，而不會(huì)溢出到相鄰的電位阱52-1。即，防止電位阱50的R的信息電荷與電位阱52-1的G的信息電荷的混合，抑制混色。
另外，在該水平方向的相加動(dòng)作時(shí)，在虛擬部40c中，信息電荷未被執(zhí)行相加動(dòng)作。因此，即使將虛擬部40e的勢(shì)壘電位差BE設(shè)定為比主體部40m的勢(shì)壘電位差BM低的值，在該動(dòng)作時(shí)也不會(huì)發(fā)生虛擬部40e中的混色。
圖4是說(shuō)明水平傳輸部40h中的高速水平傳輸動(dòng)作的情況的示意圖。圖4是相當(dāng)于針對(duì)現(xiàn)有技術(shù)表示的圖8的圖，表現(xiàn)的形式與圖8基本上相同。該水平傳輸動(dòng)作從圖3的時(shí)刻tm后水平方向的相加動(dòng)作已完成的狀態(tài)開(kāi)始。即，在高速水平傳輸動(dòng)作開(kāi)始時(shí)，與圖6的時(shí)刻t4的狀態(tài)相同，處于每隔主體部40m的兩個(gè)電位阱交替地蓄積R的信息電荷8和G的信息電荷12的狀態(tài)。
高速水平傳輸動(dòng)作通過(guò)以傳輸時(shí)鐘1和4為第一相、以2和5為第二相、以3和6為第三相的三相驅(qū)動(dòng)進(jìn)行。另外，傳輸時(shí)鐘1～6的振幅可與水平方向的相加動(dòng)作時(shí)相同。
圖4表示了在三相驅(qū)動(dòng)的水平CCD移位寄存器中，發(fā)生信息電荷的移動(dòng)的前后的定時(shí)的各傳輸電極HS1～HS6下的溝道電位以及信息電荷的蓄積狀態(tài)。另外，圖4與圖3同樣，不僅表示了主體部40m的情況，還表示了虛擬部40e的情況，在圖中虛線右側(cè)是主體部40m，左側(cè)是虛擬部40e。另外，虛擬部40e的HS1～HS4所對(duì)應(yīng)的傳輸段的存儲(chǔ)區(qū)域比其他傳輸段構(gòu)成得大這方面也按照關(guān)于圖3說(shuō)明的內(nèi)容。圖4所示的時(shí)刻tH1的狀態(tài)，是1、2、4、5為接通電壓，3、6為斷開(kāi)電壓的狀態(tài)，G的信息電荷12蓄積于HS2下的電位阱60，R的信息電荷8蓄積于HS5下的電位阱62。時(shí)刻tH2的狀態(tài)是從時(shí)刻tH1的狀態(tài)下2、5變?yōu)閿嚅_(kāi)電壓的狀態(tài)，到此為止作為電位阱的狀態(tài)的HS2、HS5下的存儲(chǔ)區(qū)域的溝道電位變淺。由此，形成從HS2下的存儲(chǔ)區(qū)域朝向形成于HS1下的存儲(chǔ)區(qū)域的電位阱64的溝道電位的梯度，信息電荷12從HS2下的存儲(chǔ)區(qū)域向電位阱64移動(dòng)。另外，形成從HS5下的存儲(chǔ)區(qū)域朝向形成于HS4下的存儲(chǔ)區(qū)域的電位阱66的溝道電位的梯度，信息電荷8從HS5下的存儲(chǔ)區(qū)域向電位阱66移動(dòng)。
在虛擬部40e中，如上所述，以將勢(shì)壘電位差BE設(shè)定得小的程度，施加了斷開(kāi)電壓的傳輸電極下的存儲(chǔ)區(qū)域與施加了接通電壓的傳輸電極下的勢(shì)壘區(qū)域的溝道電位差ΔE變得比較大。由此，在上述的信息電荷12向電位阱64的移動(dòng)和信息電荷8向電位阱66的移動(dòng)中，無(wú)論虛擬部40e中的信息電荷的傳輸長(zhǎng)度比主體部40m中的傳輸長(zhǎng)度長(zhǎng)，都可確保邊緣電場(chǎng)，可實(shí)現(xiàn)虛擬部40e中的良好的傳輸效率。另外，在主體部40m中，通過(guò)將勢(shì)壘電位差BM設(shè)定得大，可使施加了斷開(kāi)電壓的傳輸電極下的存儲(chǔ)區(qū)域與施加了接通電壓的傳輸電極下的勢(shì)壘區(qū)域的溝道電位差ΔM比虛擬部40e中的ΔE小，但由于傳輸長(zhǎng)度也比虛擬部40e小，因此可確保傳輸效率。這樣，在高速的水平傳輸動(dòng)作中，不僅是主體部40m，即使在虛擬部40e中，也可確保傳輸效率，由此抑制因信息電荷的傳輸?shù)氖Ｓ嘁鸬幕焐?br> 以上，作為從蓄積部40s向水平傳輸部40h讀出的行，以R、G的信息電荷交替排列的行為例，利用圖3、圖4對(duì)動(dòng)作進(jìn)行了說(shuō)明，但對(duì)于G、B的信息電荷交替排列的行也基本相同。
另外，在本實(shí)施方式中，如上所述，表示了虛擬部40e的初段的勢(shì)壘區(qū)域的P型雜質(zhì)濃度(勢(shì)壘濃度)與主體部40m相同的結(jié)構(gòu)例。這樣，對(duì)勢(shì)壘濃度設(shè)置差的邊界不需要與主體部40m和虛擬部40e的邊界準(zhǔn)確一致。例如，在虛擬部40e的靠近主體部40m處配置多段與主體部40m相同溝道寬度的傳輸段的結(jié)構(gòu)中，根據(jù)在本發(fā)明要解決的課題一欄中說(shuō)明的理由，應(yīng)該對(duì)主體部40m設(shè)置勢(shì)壘濃度差的實(shí)際的虛擬部是溝道寬度比主體部40m窄的傳輸段。即，在該情況下，虛擬部40e中的與主體部40m相同溝道寬度的傳輸段形成為與主體部40m公共的勢(shì)壘濃度，設(shè)置勢(shì)壘濃度差的邊界可設(shè)定在溝道寬度開(kāi)始向FD變窄的虛擬部40e的中途的位置。另一方面，在對(duì)攝像部40i設(shè)置光學(xué)黑體(optical black)區(qū)域的情況等之下，主體部40m的輸出端側(cè)的傳輸段的電位阱實(shí)質(zhì)上不從蓄積部40s傳輸信息電荷，有時(shí)在水平相加動(dòng)作中會(huì)保持為空。在這樣的情況下，可采用不提高虛擬部40e的初段的勢(shì)壘電位差的結(jié)構(gòu)。
勢(shì)壘電位差BM和BE是考慮傳輸時(shí)鐘的振幅或蓄積電荷量而確定，具體而言，為了避免信息電荷水平傳輸時(shí)的傳輸不良，勢(shì)壘電位差設(shè)定得比傳輸時(shí)鐘的接通電壓施加時(shí)和斷開(kāi)電壓施加時(shí)的存儲(chǔ)區(qū)域的溝道電位的變動(dòng)幅度小。另外，虛擬部40e的勢(shì)壘電位差BE被確定為存儲(chǔ)區(qū)域的電荷蓄積能力例如在進(jìn)行水平方向的相加合成而得到的信息電荷量以上。
另外，在本實(shí)施方式中，為了對(duì)從蓄積部40s通過(guò)分配部40t向水平傳輸部40h傳輸?shù)男畔㈦姾蛇M(jìn)行水平方向三個(gè)像素的信息電荷的相加動(dòng)作，而利用6相的傳輸時(shí)鐘來(lái)驅(qū)動(dòng)水平移位寄存器。但是，傳輸時(shí)鐘的數(shù)量并不限定于6相，可根據(jù)相加的信息電荷的像素?cái)?shù)，適當(dāng)變更所使用的傳輸時(shí)鐘的數(shù)量。
權(quán)利要求
1.一種固體攝像元件，其中包括多個(gè)垂直CCD移位寄存器，沿行方向排列，將根據(jù)入射光而生成的信息電荷沿列方向傳輸；水平CCD移位寄存器，由沿行方向排列的多個(gè)要素區(qū)域形成電荷傳輸區(qū)域，相鄰的所述要素區(qū)域彼此可通過(guò)傳輸時(shí)鐘而相互獨(dú)立地控制溝道電位，將從所述垂直CCD移位寄存器輸出的所述信息電荷沿行方向傳輸；和輸出部，將從所述水平CCD移位寄存器輸出的所述信息電荷變換為電壓信號(hào)，所述各要素區(qū)域具有存儲(chǔ)區(qū)域，位于電荷傳輸?shù)南掠蝹?cè)；和勢(shì)壘區(qū)域，位于電荷傳輸?shù)纳嫌蝹?cè)，溝道電位比所述存儲(chǔ)區(qū)域淺，所述水平CCD移位寄存器具有主體部，包括與所述多個(gè)垂直CCD移位寄存器的輸出端連接的位組；和延長(zhǎng)部，將從所述主體部輸出的所述信息電荷傳輸?shù)剿鲚敵霾?，所述?shì)壘區(qū)域的溝道電位在所述主體部和所述延長(zhǎng)部不同。
2.根據(jù)權(quán)利要求1所述的固體攝像元件，其特征在于，所述水平CCD移位寄存器的所述主體部和所述延長(zhǎng)部相互由公共的所述傳輸時(shí)鐘驅(qū)動(dòng)。
3.根據(jù)權(quán)利要求1或2所述的固體攝像元件，其特征在于，所述要素區(qū)域在所述主體部以與所述垂直CCD移位寄存器的行方向的間隔相對(duì)應(yīng)的間距沿行方向排列，在所述延長(zhǎng)部以比所述主體部大的間距沿行方向排列。
4.根據(jù)權(quán)利要求1～3的任一項(xiàng)所述的固體攝像元件，其特征在于，所述主體部中的所述存儲(chǔ)區(qū)域和所述勢(shì)壘區(qū)域的溝道電位差設(shè)定得比所述延長(zhǎng)部中的該溝道電位差大。
5.根據(jù)權(quán)利要求1～4的任一項(xiàng)所述的固體攝像元件，其特征在于，所述水平CCD移位寄存器具有埋入溝道結(jié)構(gòu)，該結(jié)構(gòu)在所述主體部和所述延長(zhǎng)部中公共形成表面層和基板層，所述表面層包括位于所述電荷傳輸區(qū)域的半導(dǎo)體基板表面的第一導(dǎo)電型雜質(zhì)，所述基板層包括位于所述表面層下的第二導(dǎo)電型雜質(zhì)，所述勢(shì)壘區(qū)域的所述表面層還被導(dǎo)入由第二導(dǎo)電型雜質(zhì)構(gòu)成的勢(shì)壘雜質(zhì)，所述主體部中的所述勢(shì)壘雜質(zhì)的濃度設(shè)定得比所述延長(zhǎng)部中的該濃度高。
全文摘要
CCD圖像傳感器的水平CCD移位寄存器中，在將水平方向的多個(gè)像素的信息電荷相加的動(dòng)作或高速的水平傳輸動(dòng)作中，沿水平方向位于相鄰位置并與不同顏色對(duì)應(yīng)的信息電荷混合而發(fā)生混色。一種固體攝像元件，將形成構(gòu)成水平CCD移位寄存器的各傳輸段的存儲(chǔ)區(qū)域和勢(shì)壘區(qū)域中溝道電位淺的勢(shì)壘區(qū)域用的雜質(zhì)的濃度，按照在與垂直CCD移位寄存器的輸出端連接的傳輸段所構(gòu)成的主體部、和連接主體部與輸出部之間且寬度向輸出部依次變窄而形成的虛擬部來(lái)個(gè)別地確定，并分別設(shè)定勢(shì)壘電位。在主體部中將勢(shì)壘電位設(shè)定得高，來(lái)抑制相加動(dòng)作時(shí)信息電荷向相鄰阱溢出。在傳輸長(zhǎng)度設(shè)定得長(zhǎng)的虛擬部，抑制勢(shì)壘電位，增大邊緣電場(chǎng)，確保高速水平傳輸時(shí)的傳輸效率。
文檔編號(hào)H04N5/372GK101064790SQ20071009677
公開(kāi)日2007年10月31日 申請(qǐng)日期2007年4月12日 優(yōu)先權(quán)日2006年4月26日
發(fā)明者大鶴雄三, 逸見(jiàn)一隆, 伊澤慎一郎, 黑田晃弘 申請(qǐng)人:三洋電機(jī)株式會(huì)社