專利名稱：固體攝象裝置以及使用該裝置的攝像機(jī)微型組件的制作方法
相關(guān)申請(qǐng)的說明本申請(qǐng)基于日本專利申請(qǐng)№.2001-347690號(hào)的優(yōu)先權(quán)，2001年11月13日提出，其全部?jī)?nèi)容在這里一并提及。
技術(shù)區(qū)域本發(fā)明涉及放大型固體攝象裝置，特別涉及作為像素應(yīng)用按入射光調(diào)制閾值的接合柵型場(chǎng)效應(yīng)晶體管的閾值調(diào)制型固體攝象裝置。
背景技術(shù)：
近年來，對(duì)每個(gè)像素設(shè)置電荷檢測(cè)電路、被稱為放大型的固體攝象裝置的開發(fā)十分盛行。其中，被稱為閾值調(diào)制型的固體攝象裝置備受關(guān)注。在這種固體攝象裝置中，含接合型場(chǎng)效應(yīng)晶體管(以下，稱為FET)的像素被配置成多個(gè)矩陣狀。又，通過光的入射在像素上發(fā)生信號(hào)電荷，該信號(hào)電荷在各像素被積蓄一定時(shí)間。在各像素中，與信號(hào)電荷的積蓄量對(duì)應(yīng)的電勢(shì)或閾值的變化發(fā)生于各像素內(nèi)的FET的溝道區(qū)域內(nèi)。又，多個(gè)的像素依照規(guī)定順序依次掃描，例如通過源跟隨型的電位檢測(cè)手段依次讀出圖象信號(hào)。
作為這樣的閾值調(diào)制型固體攝象裝置，在以往，例如開平8-78653號(hào)公報(bào)的圖14中揭示的構(gòu)造已為世人熟知。
圖1表示同一裝置的1個(gè)像素單元的斷面構(gòu)造。在p型基板71上形成n型層72，又，在n型層72的表面夾著p+型接合柵73，形成n+型的漏區(qū)域74與源區(qū)域75。又，與接合柵73相鄰地形成電荷復(fù)位用MOS型柵電極76。
在該固體攝象裝置中，利用光入射、以光電轉(zhuǎn)換產(chǎn)生電子-空穴對(duì)。產(chǎn)生的電子-空穴對(duì)中的電子流向漏區(qū)域74，空穴被積蓄于接合柵73成為信號(hào)電荷。接合柵73處于浮動(dòng)狀態(tài)，接合柵73的電位按照積蓄的信號(hào)電荷變化，隨之n型層72的電勢(shì)(potential)變化，將它作為源電位或電流變化讀出。
圖1表示的固體攝象裝置，在構(gòu)造上比電荷耦合器件型(CCD)簡(jiǎn)單，具有適合于細(xì)致化的潛在優(yōu)點(diǎn)。但是，未必說它能得到廣泛應(yīng)用，其理由如下。
即，積蓄信號(hào)電荷的接合柵73由含高濃度p型雜質(zhì)的p+型區(qū)域構(gòu)成，且，接合柵73的電位呈浮動(dòng)狀態(tài)。為此，MOS型柵電極76成為導(dǎo)通狀態(tài)，在將積蓄于接合柵73的信號(hào)電荷排出到p型基板71時(shí)，存在未從接合柵73排出的殘余背景電荷。這個(gè)背景電荷的電荷量因反映MOS型柵電極76的導(dǎo)通阻抗的熱噪聲，即所謂kTC噪聲而在每個(gè)排出動(dòng)作中變化。因此，即使在信號(hào)電荷被復(fù)位后，仍舊有背景電荷殘留于接合柵73。噪聲電荷部分被迭加于這個(gè)背景電荷上，其作為噪聲被讀出在信號(hào)上顯現(xiàn)出來。
因此，為了降低背景電荷的影響，可考慮減低接合柵73中的p型雜質(zhì)的濃度。但是，此時(shí)，芯片表面的帶電狀態(tài)會(huì)造成動(dòng)作不穩(wěn)定之外，而且使接合柵73與n型層72間的電容值降低，就不能積蓄足夠量的信號(hào)電荷，導(dǎo)致產(chǎn)生飽和電荷量下降的問題。因此，過去人們一直期望能解決飽和電荷量下降的問題。
本發(fā)明針對(duì)上述問題進(jìn)行研究。目的在于提供構(gòu)造簡(jiǎn)單、在具有適合細(xì)致化的優(yōu)點(diǎn)的基礎(chǔ)上、能抑制混在讀出信號(hào)中的噪聲、且具有足夠飽和電荷量的固體攝象裝置。

發(fā)明內(nèi)容
提供按照本發(fā)明的一種形態(tài)、具備半導(dǎo)體基板和多個(gè)象素的固體攝象裝置。
該裝置是形成于上述半導(dǎo)體基板的多個(gè)像素，上述多個(gè)像素分別具有信號(hào)電荷的積蓄期間、信號(hào)讀出期間及信號(hào)電荷的排出期間、上述多個(gè)像素是具有下列部分的多個(gè)像素形成于上述半導(dǎo)體基板上的第1導(dǎo)電型的第1半導(dǎo)體區(qū)域、形成于上述第1半導(dǎo)體區(qū)域的表面區(qū)域的第1導(dǎo)電型的源區(qū)域、與上述源區(qū)域相互分離形成在上述第1半導(dǎo)體區(qū)域的表面區(qū)域的、在上述像素的信號(hào)電荷的積蓄期間、信號(hào)讀出期間及信號(hào)電荷的排出期間分別供給不同電壓的第1導(dǎo)電型漏區(qū)域、與上述漏區(qū)域連接、形成于上述第1半導(dǎo)體區(qū)域的表面區(qū)域的第1導(dǎo)電型的第2半導(dǎo)體區(qū)域、形成于上述第2半導(dǎo)體區(qū)域下部的第1半導(dǎo)體區(qū)域、且與上述第2半導(dǎo)體區(qū)域電氣連接、積蓄對(duì)應(yīng)于入射光的信號(hào)電荷的上述第1導(dǎo)電型及反導(dǎo)電型的第2導(dǎo)電型的第3半導(dǎo)體區(qū)域，及形成于上述源區(qū)域與漏區(qū)域間的上述第1半導(dǎo)體區(qū)域的表面區(qū)域的第2導(dǎo)電型的第4半導(dǎo)體區(qū)域。
以下將闡明發(fā)明的其它對(duì)象和優(yōu)勢(shì)，其中部分將和說明書有顯著的區(qū)別，或者可以在發(fā)明的實(shí)施中認(rèn)識(shí)到這一點(diǎn)。通過在下文中特別指出的手段和組合，可以意識(shí)到發(fā)明的對(duì)象和優(yōu)勢(shì)。


關(guān)于附圖的幾點(diǎn)簡(jiǎn)要說明所附的圖，合并在一起組成了說明書的一部分，舉例說明了目前發(fā)明中較好的實(shí)施例，加上以上的描述和以下對(duì)較好實(shí)施例的詳細(xì)說明將用來說明發(fā)明的原理。
圖1是表示以往的閾值調(diào)制型固體攝象裝置中使用的像素元件構(gòu)造的剖面圖。
圖2是本發(fā)明的第1實(shí)施例的固體攝象裝置的整體電路圖。
圖3是表示圖2的固體攝象裝置的一個(gè)像素元件構(gòu)造的圖形平面圖。
圖4是圖3的像素的剖面圖。
圖5是圖3的像素與圖4不同的剖面圖。
圖6是圖2的固體攝象裝置中主要信號(hào)波形圖。
圖7是表示圖6的波形圖中在t1～t4各時(shí)刻沿圖5的C-C’線斷面的電勢(shì)狀態(tài)圖。
圖8是本發(fā)明的第2實(shí)施例的固體攝象裝置整體電路圖。
圖9是表示圖8的固體攝象裝置的一個(gè)像素元件構(gòu)造的圖形平面圖。
圖10是圖9的像素剖面圖。
圖11是圖8的固體攝象裝置中主要信號(hào)波形圖。
圖12是表示圖11的波形圖中在t1～t4各時(shí)刻沿圖10的D-D’線斷面的電勢(shì)狀態(tài)圖。
圖13是表示沿圖10中E-E’線及F-F’的斷面電勢(shì)狀態(tài)圖。
圖14是二維表示圖10中的MOS型柵電極附近的電勢(shì)分布圖。
圖15是二維表示與圖14不同時(shí)刻的圖10中MOS型柵電極附近的電勢(shì)分布圖。
圖16是表示本發(fā)明的第3實(shí)施例的像素元件構(gòu)造的圖形平面圖。
圖17是圖16的像素的剖面圖。
圖18是圖16的像素與圖17不同的剖面圖。
圖19是二維表示圖16表示的像素一開始讀出后的t3時(shí)刻的MOS型柵電極附近的電勢(shì)分布圖。
圖20是表示第1～第3實(shí)施例中防止寄生溝道的效果的示意圖。
圖21是表示第3實(shí)施例的第1變形例的像素元件構(gòu)造的圖形平面圖。
圖22是表示第3實(shí)施例的第2變形例的像素的MOS型柵電極附近的元件構(gòu)造的剖面圖。
圖23是本發(fā)明的第4實(shí)施例的固體攝象裝置的整體電路圖。
圖24是表示圖23的固體攝象裝置的一個(gè)像素元件構(gòu)造的圖形平面圖。
圖25是圖24的像素的剖面圖。
圖26是圖24的像素不同的剖面圖。
圖27是圖24的固體攝象裝置中主要信號(hào)波形圖。
圖28是表示圖27的波形圖中在t1～t4各時(shí)刻沿圖25中C-C’線及D-D’的斷面的電勢(shì)狀態(tài)圖。
圖29是表示圖5的實(shí)施例的像素元件構(gòu)造的圖形平面圖。
圖30是圖29的像素剖面圖。
圖31是圖29的像素不同的剖面圖。
圖32是具有圖29的像素的固體攝象裝置中主要信號(hào)波形圖。
圖33是表示圖32的波形圖中在t1～t4各時(shí)刻沿圖30中D-D’線、E-E’線及F-F’線的斷面的電勢(shì)狀態(tài)圖。
圖34是本發(fā)明的第6實(shí)施例的固體攝象裝置的整體電路圖。
圖35是表示圖34的固體攝象裝置的一個(gè)像素元件構(gòu)造的圖形平面圖。
圖36是圖35的像素剖面圖。
圖37是圖35的像素不同的剖面圖。
圖38是與圖35的像素的不同的另一剖面圖。
圖39是與圖35的像素的不同的又一剖面圖。
圖40是圖34的固體攝象裝置中主要信號(hào)波形圖。
圖41是表示圖40的波形圖中在t1～t4各時(shí)刻沿圖37中E-E’線、F-F’線、G-G’線的斷面的電勢(shì)狀態(tài)圖。
圖42是二維表示圖35中的A-A’斷面的電勢(shì)分布圖。
圖43是二維表示與圖42不同時(shí)刻的圖35中的A-A’斷面的電勢(shì)分布圖。
圖44是采用第1～第6實(shí)施例的固體攝象裝置的電子攝像機(jī)的控制電路的概略構(gòu)成方框圖。
圖45A及圖45B是將圖44所示的固體攝象用集成電路芯片及DSP用集成電路芯片和鏡頭等一起作微型組件化的攝像機(jī)微型組件的平面圖及剖面圖。
具體實(shí)施例以下，參照附圖通過實(shí)施例對(duì)本發(fā)明進(jìn)行詳細(xì)說明。又，在全部附圖的對(duì)應(yīng)部位賦以同樣的符號(hào)，不再重復(fù)說明。
第1實(shí)施例圖2是本發(fā)明第1實(shí)施例的固體攝象裝置整體電路圖。又，在圖2中，為了使說明簡(jiǎn)化，例示了3×3的9像素構(gòu)成的2維固體攝象裝置的場(chǎng)合，設(shè)置更多數(shù)量的像素也可以。
在圖2中，各種接合型的FET構(gòu)成的復(fù)數(shù)(本例為9個(gè))像素1被配置成矩陣狀。同一行的各3個(gè)像素1的漏極及柵極被共同連接于多根(本例為3根)的選擇線2～4中對(duì)應(yīng)的1根上。上述選擇線2～4，被連接于由像素行選擇時(shí)輸出規(guī)定的脈沖信號(hào)的例如移位寄存器構(gòu)成的像素行選擇電路5。
又，同一列的各3個(gè)像素1的源極，被共同連接于多根(本例為3根)的信號(hào)線6～8中對(duì)應(yīng)的1根上。用于信號(hào)線選擇的開關(guān)用N溝道MOS晶體管9N～11N的各自一端被連接于上述信號(hào)線6～8，這些MOS晶體管9N～11N的另一端被共同連接。又，上述MOS晶體管9N～11N的柵極，被連接于由像素列選擇時(shí)輸出規(guī)定脈沖信號(hào)的例如移位寄存器構(gòu)成的像素列選擇電路12。電流源13被連接于上述MOS晶體管9N～11N的共同連接點(diǎn)與接地電位之間。又，用來輸出讀出信號(hào)的阻抗變換電路14被連接于MOS晶體管9N～11N與電流源13的共同連接點(diǎn)。
圖2表示的固體攝象裝置是集成于半導(dǎo)體基板而形成的。又，圖中未特別示出的、各像素的偏置補(bǔ)償用的補(bǔ)償電路、進(jìn)行將阻抗變換電路14的輸出進(jìn)行A/D變換等的各種信號(hào)處理的信號(hào)處理電路也集成于同一半導(dǎo)體基板上。
在圖2表示的固體攝象裝置中，由于光的入射、在各像素1上被積蓄起與各自的光量對(duì)應(yīng)的信號(hào)電荷。根據(jù)積蓄的信號(hào)電荷量、各像素的閾值電壓發(fā)生變化。且，通過像素行選擇電路5輸出的脈沖信號(hào)被加在選擇線2～4中的任一根上，對(duì)像素行進(jìn)行選擇，又，通過像素列選擇電路12輸出的脈沖信號(hào)被加在MOS晶體管9N～11N的任一柵極上，以該MOS晶體管處于導(dǎo)通狀態(tài)時(shí)對(duì)像素列進(jìn)行選擇，這樣1個(gè)像素1就被選擇。此時(shí)，如圖2中箭頭所示，從選擇線(本例為選擇線4)經(jīng)由選擇像素、再經(jīng)過信號(hào)線(本例為信號(hào)線7)及導(dǎo)通狀態(tài)的MOS晶體管(本例為MOS晶體管10N)到電流源13形成電流通道，與選擇像素的閾值電壓對(duì)應(yīng)的信號(hào)經(jīng)阻抗變換電路14輸出。
圖3是表示圖2中的一個(gè)像素元件構(gòu)造的圖形平面圖。圖4及圖5是與圖3不同的剖面圖。
在p型的半導(dǎo)體基板20的表面區(qū)域形成n型陷阱(Well)區(qū)域21。在上述基板20上供給接地電壓。又，在n型陷阱區(qū)域21的表面區(qū)域，彼此分離地形成由各n+型的擴(kuò)散區(qū)域構(gòu)成的漏區(qū)域22及源區(qū)域23。又，在n型陷阱區(qū)域21的表面區(qū)域形成與上述漏區(qū)域22連接、在上述源區(qū)域23的方向上延長(zhǎng)的n型擴(kuò)散區(qū)域24。該n型擴(kuò)散區(qū)域24與構(gòu)成圖2中的像素1的接合型FET的接合柵相當(dāng)、且形成擴(kuò)散深度淺于漏區(qū)域22。又，在上述n型擴(kuò)散區(qū)域24與源區(qū)域23間的n型陷阱區(qū)域21的表面區(qū)域，形成防止寄生溝道用的p型擴(kuò)散區(qū)域25。且，在上述n型擴(kuò)散區(qū)域24下部的陷阱區(qū)域21內(nèi)，形成與n型擴(kuò)散區(qū)域24連接的信號(hào)電荷積蓄用的p型埋入?yún)^(qū)域26。
上述源區(qū)域23被配置于圖3中以點(diǎn)劃線畫出的像素區(qū)域的大致中央處。上述p型擴(kuò)散區(qū)域25圍著該源區(qū)域23配置。又，上述漏區(qū)域22及與它連接的n型擴(kuò)散區(qū)域24圍著上述p型擴(kuò)散區(qū)域25配置。又，上述漏區(qū)域22，在圖3中的橫方向上延長(zhǎng)形成0鄰接的一行的像素成為共同。
又，如圖3所示靠在漏區(qū)域22的延長(zhǎng)方向及平行方向上延長(zhǎng)形成的元件分離區(qū)域27、上述n型陷阱區(qū)域21在行方向互相分離。
層間絕緣膜28被形成于上述n型陷阱區(qū)域21。又，在該層間絕緣膜28上，形成與示于圖2的信號(hào)線6～8相當(dāng)?shù)呐渚€層29。且，對(duì)著上述層間絕緣膜28，形成通過上述源區(qū)域23的表面的開口部，在該開口部?jī)?nèi)形成連接源區(qū)域23與配線層29的接頭30。
又，上述層間絕緣膜28上，形成用來對(duì)各個(gè)象素將入射光集光的微型透鏡，為簡(jiǎn)化說明這里不畫出。
在具有這樣斷面構(gòu)造的像素中，由于靠工作芯片的微型透鏡集光的入射光的照射，通過由n型擴(kuò)散區(qū)域24及其下部的p型埋入?yún)^(qū)域26構(gòu)成的光電二極管、與由n型陷阱區(qū)域21及p型埋入?yún)^(qū)域26構(gòu)成的光電二極管進(jìn)行光電轉(zhuǎn)換，發(fā)生電子-空穴對(duì)。發(fā)生的電子-空穴對(duì)中的電子直接地、或從n型陷阱區(qū)域21漂移、經(jīng)漏區(qū)域22流到外部。另一方的空穴被積蓄到p型埋入?yún)^(qū)域26，并被積分。該空穴的積蓄量是與入射光的強(qiáng)度和積分時(shí)間之積相對(duì)應(yīng)的。又，根據(jù)空穴的積蓄量、各像素的閾值電壓被調(diào)制。
且，空穴積分后，通過像素行選擇電路5及像素列選擇電路12對(duì)各像素依次掃描，各像素的閾值電壓的變化作為信號(hào)被讀出。從像素讀出信號(hào)后，積蓄于各像素的空穴排出到基板20，進(jìn)行復(fù)位動(dòng)作。
圖6是表示圖2的固體攝象裝置中主要信號(hào)波形圖。在圖6中，表示信號(hào)S2，S3，S4從像素行選擇電路5輸出、被施加于選擇線2～4的脈沖信號(hào)的波形，表示信號(hào)S9N、S10N、S11N從像素列選擇電路12輸出、被施加于晶體管9N、10N、11N的柵極的脈沖信號(hào)的波形，還表示信號(hào)OUT從阻抗變換電路14輸出的信號(hào)的波形。如圖6所示，具有VL、VM、VH的3值的電壓脈沖信號(hào)被加在選擇線2～4上。上述3值中，VL最低，VM比VL高，VH比VM高。
下面，參照?qǐng)D6對(duì)圖2的固體攝象裝置的動(dòng)作進(jìn)行說明。
把從所有像素讀出信號(hào)的期間稱為1幀周期，1幀周期就是選擇線2～4的信號(hào)從VH降低到VL后，接著又從VH降低到VL的期間。在1幀周期中，選擇線2～4的信號(hào)S2～S4在VL期間是空穴的積蓄期間，在VM期間是各像素的閾值電壓的變化被作為信號(hào)被讀出的讀出期間，又，VH期間是將在各像素上積分的空穴排出的復(fù)位期間。
例如，當(dāng)選擇線2的信號(hào)S2在VM的期間，連接到該選擇線2的行內(nèi)的3個(gè)像素1被選擇。在這期間，通過信號(hào)S9N處在高電平，MOS晶體管9N為導(dǎo)通狀態(tài)，像素列被選擇，經(jīng)信號(hào)線6，通過選擇行及選擇列的像素1，電流流入電流源13。且，與選擇像素的閾值電壓對(duì)應(yīng)的信號(hào)經(jīng)由阻抗變換電路14被作為信號(hào)OUT輸出。又，信號(hào)S10N、S11N依次處在高電平，MOS晶體管10N、11N依次為導(dǎo)通狀態(tài)，不同的像素列被依次選擇，經(jīng)信號(hào)線7、8，通過選擇列的對(duì)應(yīng)像素1，電流流入電流源13，與選擇像素的閾值電壓對(duì)應(yīng)的信號(hào)經(jīng)由阻抗變換電路14被作為信號(hào)OUT輸出。這樣的動(dòng)作以改變像素行依次進(jìn)行，所以可從全部像素讀出信號(hào)。
又，從各像素行的各3個(gè)像素讀出信號(hào)后，選擇線2～4的信號(hào)S2～S4為VH，從這些各3個(gè)的像素排出空穴進(jìn)行復(fù)位動(dòng)作，以準(zhǔn)備下一次的空穴積蓄。
圖7是表示圖6的波形圖中在t1～t4各時(shí)刻沿圖5中的C-C’線的斷面的電勢(shì)狀態(tài)圖。下面，參照?qǐng)D7的電勢(shì)圖、對(duì)各像素中的空穴的積蓄動(dòng)作、信號(hào)讀出動(dòng)作及復(fù)位動(dòng)作進(jìn)行詳細(xì)說明。
在加到選擇線4的脈沖信號(hào)S4的電壓值一變化到VL立即開始積蓄期間后的t1時(shí)刻，對(duì)應(yīng)于上述的入射光發(fā)生的電子-空穴對(duì)中的空穴被積蓄到p型埋入?yún)^(qū)域26，并被積分。隨之p型埋入?yún)^(qū)域26的電勢(shì)降低。又，隨之，p型埋入?yún)^(qū)域26下部的n型陷阱區(qū)域21中的電勢(shì)也被調(diào)制而降低。在積蓄期間即將終了前的t2時(shí)刻，n型陷阱區(qū)域21中的電勢(shì)比t1時(shí)刻的電勢(shì)低。
下面，讀出期間開始，如果加于選擇線4的脈沖信號(hào)S4變化為VM，隨之，整體的電勢(shì)與(VM-VL)成比例地降低。由于p型基板20被固定于接地電位，所以基板20的電勢(shì)保持一定、不變。然后，如果信號(hào)S9處在高電平，圖2中的MOS晶體管9N為導(dǎo)通狀態(tài)，那么，電子電流經(jīng)由同一列的3個(gè)像素中n型陷阱區(qū)域21的電勢(shì)最低的像素，通過恒流源13流動(dòng)。此時(shí)，對(duì)于VL被加于選擇線4以外的選擇線2、3，VM被迭加于選擇線4，連接選擇線4的像素的n型陷阱區(qū)域21的電勢(shì)最低，所以，上述電子流，經(jīng)過連接選擇線4的像素流動(dòng)。此時(shí)在圖4及圖5中用箭頭表示流動(dòng)的電子電流。即，這樣，形成將選擇線4作為電源、將選擇線4與信號(hào)線6連接的選擇像素1作為接合柵型FET、將電流源13作為電流源的源極跟隨器，經(jīng)過阻抗變換電路14、與選擇像素1的n型陷阱區(qū)域21的電勢(shì)的極小點(diǎn)的電勢(shì)值對(duì)應(yīng)的電位作為信號(hào)OUT輸出。此時(shí)，n型陷阱區(qū)域21的電勢(shì)的極小點(diǎn)自身，通過由入射光發(fā)生的空穴的積分值被調(diào)制，利用像素行選擇電路5及像素列選擇電路12對(duì)全部像素進(jìn)行掃描，通過依次從阻抗變換電路14讀出信號(hào)，可得到圖象信號(hào)。
然后，讀出期間終了，在加于選擇線4的脈沖信號(hào)S4變化到VH后的t4時(shí)刻，p型埋入?yún)^(qū)域26的電勢(shì)進(jìn)一步降低，由此使p型埋入?yún)^(qū)域26中積蓄的空穴經(jīng)n型陷阱區(qū)域21向基板20排出。
這樣，第1實(shí)施例的固體攝象裝置，各像素1由1個(gè)接合型FET構(gòu)成，比電荷耦合單元型的構(gòu)造簡(jiǎn)單，適合于細(xì)致化。
這里，我們把第1實(shí)施例的固體攝象裝置與圖1所示的以往的裝置作比較。在圖1的裝置中，想要在浮動(dòng)狀態(tài)的接合柵73上積蓄電荷，需要將其雜質(zhì)濃度設(shè)定得足夠高。原因是為了不因芯片表面的帶電等導(dǎo)致動(dòng)作不穩(wěn)定。這一結(jié)果，使高濃度的接合柵73的一部通常成為充滿電子或空穴的中性區(qū)域，積蓄電荷，使得存在于相鄰的反導(dǎo)電型的n型層72中的空乏層區(qū)域的受主乃至施主中性化。例如，參照?qǐng)D1進(jìn)行說明，高濃度地含有p型雜質(zhì)的接合柵73的表面?zhèn)韧ǔ１豢昭ǔ錆M，作為信號(hào)的空穴被積蓄于n型層72間形成的空乏層區(qū)域。由于該狀態(tài)下空乏層內(nèi)的受主被中性化，從該受主為終端的n型層72內(nèi)的施主開始的電力線只能到達(dá)基板71的受主為止，這導(dǎo)致p+型的接合柵73的電位變動(dòng)較大。即，接合柵73的接地容量極小。又，同樣，由于n型層72完全耗盡，使p+型的接合柵73在基板71間形成電容，由于這個(gè)電容器的距離大，對(duì)接地容量極小。因此，在通常的動(dòng)作電壓下，相關(guān)浮動(dòng)區(qū)域中積蓄的信號(hào)電荷受到限制，且，該區(qū)域達(dá)不到完全耗盡。但是，信號(hào)電荷的電位變動(dòng)大，對(duì)于提高靈敏度是很有利的。
一方面，在第1實(shí)施例中，可充分地確保p型埋入?yún)^(qū)域26與n型陷阱區(qū)域21及漏區(qū)域22間的容量值，能夠積蓄足夠量的信號(hào)電荷(空穴)。又，在通常的動(dòng)作電壓下p型埋入?yún)^(qū)域26的完全耗盡是可能的。換言之，結(jié)果，與以往例子的差異為信號(hào)電荷(空穴)的積蓄區(qū)域中的對(duì)接地容量的大小，改善靈敏度、降低與散亂噪聲相關(guān)的飽和信號(hào)量及是否容許背景電荷產(chǎn)生的kTC噪聲，或犧牲一點(diǎn)靈敏度防止產(chǎn)生噪聲，意在改善綜合的SN比的想法上的差異，第1實(shí)施例中追求的目標(biāo)在后者。
又，在電荷耦合單元型及MOS型晶體管等采用多晶硅柵電極的固體攝象裝置中，光電轉(zhuǎn)換區(qū)域由于被配置于多晶硅柵電極的下部，受到多晶硅柵電極引起的光的吸收的影響，使蘭色靈敏度降低。
但是，在第1實(shí)施例的固體攝象裝置中，用的不是多晶硅柵電極的接合型柵FET。因此可獲得防止蘭色靈敏度降低的效果。
又，由進(jìn)行光電轉(zhuǎn)換的n型擴(kuò)散區(qū)域24下部的p型埋入?yún)^(qū)域26與n型陷阱區(qū)域2 1構(gòu)成的光電二極管，以及積蓄電荷的p型埋入?yún)^(qū)域26，是在基板的垂直方向上集成形成的，與將兩者分散形成的場(chǎng)合相比可獲得像素尺寸細(xì)致化的效果。
第2實(shí)施例圖8是本發(fā)明的第2實(shí)施例的固體攝象裝置的整體電路圖。又，在該場(chǎng)合，為使說明簡(jiǎn)化，取3×39個(gè)像素構(gòu)成的2維固體攝象裝置的場(chǎng)合作例示，設(shè)置更多的像素也行。
圖8所示的固體攝象裝置，與圖2的裝置比較，像素的構(gòu)成及像素行選擇電路的構(gòu)成有一些不同，其他的構(gòu)成與圖2同樣，這里只說明與圖2的不同點(diǎn)。
在圖8中，對(duì)于各像素15具有源極、漏極、柵極的接合型FET部15a，具有附加用來將接合型FET部15a的柵極的積蓄電荷排出到接地電位的MOS型柵極15b的構(gòu)成。
同一行的各3個(gè)像素15的漏極及柵極，被共同連接到像素行選擇用的復(fù)數(shù)(本例為3根)的選擇線2～4中對(duì)應(yīng)的一根。又，同一行的各3個(gè)像素15的MOS型柵極15b，被共同連接到像素行的電荷排出用的多根(本例為3根)的選擇線16～18中對(duì)應(yīng)的一根。
上述選擇線2～4及16～18，現(xiàn)由像素行選擇時(shí)輸出規(guī)定脈沖信號(hào)的例如移位寄存器構(gòu)成的像素行選擇電路19連接。
圖9是表示圖8的一個(gè)像素15的元件構(gòu)造的圖形平面圖，圖10是圖8的剖面圖。又，與圖10斷面垂直的斷面，僅是在前面的圖4上追加上述MOS型柵極15b的柵絕緣膜，其他構(gòu)成與圖4同樣，圖示從略。
在前面的第1實(shí)施例中，漏區(qū)域22，是將p型擴(kuò)散區(qū)域25四周圍起來形成的。對(duì)此，在第2實(shí)施例中，漏區(qū)域22，平面形狀是取近似方形的p型擴(kuò)散區(qū)域25的三方圍起來形成的。且，在不形成漏區(qū)域22的部分，MOS型柵電極31形成與p型埋入?yún)^(qū)域26相接。這個(gè)MOS型柵電極31相當(dāng)于圖8中的MOS型柵極15b，還相當(dāng)于圖8中的選擇線16～18中的某一根。上述MOS型柵電極31，如圖10所示，經(jīng)柵絕緣膜32被形成于基板20。又，在這個(gè)MOS型柵電極31形成部分的下部，p型基板20被延長(zhǎng)到表面形成。又，在層間絕緣膜28上，與第1實(shí)施例同樣，在各個(gè)像素上形成微型鏡頭，為簡(jiǎn)化說明，圖示從略。
在這個(gè)固體攝象裝置中，由于微型透鏡集光的入射光的照射在各象素上，通過由n型擴(kuò)散區(qū)域24及其下部的p型埋入?yún)^(qū)域26構(gòu)成的光電二極管、與由n型陷阱區(qū)域21及p型埋入?yún)^(qū)域26構(gòu)成的光電二極管進(jìn)行光電轉(zhuǎn)換，發(fā)生電子-空穴對(duì)。發(fā)生的電子-空穴對(duì)中的電子直接地、或從n型陷阱區(qū)域21漂移出后、經(jīng)漏區(qū)域22流到外部。另一方的空穴被積蓄到p型埋入?yún)^(qū)域26，并被積分。該空穴的積蓄量是與入射光的強(qiáng)度和積分時(shí)間之積相對(duì)應(yīng)的。又，根據(jù)空穴的積蓄量、各像素的閾值電壓被調(diào)制。
且，空穴積分后，通過像素行選擇電路19及像素列選擇電路12對(duì)各像素依次掃描，各像素的閾值電壓的變化作為信號(hào)被讀出。讀出來自象素的信號(hào)后，積蓄于各像素的空穴通過像素行選擇電路19、經(jīng)被控的MOS型柵極15b排出到基板20，進(jìn)行復(fù)位動(dòng)作。
圖11是表示于圖8的固體攝象裝置的主要信號(hào)的波形圖。在圖11中，表示信號(hào)S2，S3，S4從像素行選擇電路19輸出、加于行選擇用的選擇線2～4的脈沖信號(hào)的波形，還表示信號(hào)S16、S17、S18從像素行選擇電路19輸出、加于電荷排出用的選擇線16～18的脈沖信號(hào)的波形，表示信號(hào)S9N、S10N、S11N從像素列選擇電路12輸出、加于MOS晶體管9N、10N、11N的柵極的脈沖信號(hào)的波形，還表示信號(hào)OUT經(jīng)阻抗變換電路14輸出的信號(hào)波形。
下面，參照?qǐng)D11對(duì)圖8的固體攝象裝置的動(dòng)作進(jìn)行說明。
如圖11所示，具有VL及VH的雙值的電壓的脈沖信號(hào)S2～S4被加到選擇線2～4。同樣，具有VL及VM的雙值的電壓的脈沖信號(hào)S16～S18也被迭加到選擇線16～18。上述雙值的電壓中，VL比VM低。
把從所有像素讀出信號(hào)的期間稱為1幀周期，1幀周期就是選擇線2～4的信號(hào)S2～S4從VH降低到VL后又從VH降低到VL的期間。在1幀周期中，選擇線2～4的信號(hào)S2～S4在VL期間是空穴的積分期間，各像素的閾值電壓的變化作為信號(hào)被讀出的讀出期間，是選擇線2～4的信號(hào)S2～S4為VH，且選擇線16～18的信號(hào)S16～S18是VH的期間。將各像素15中積蓄的空穴排出的復(fù)位期間，是選擇線2～4的信號(hào)S2～S4為VH，且選擇線16～18的信號(hào)S16～S18是VL的期間。這個(gè)復(fù)位期間是圖11中的T的期間。
例如，當(dāng)選擇線2的信號(hào)S2在高電平(VH)的期間，連接到該選擇線2的同一行內(nèi)的3個(gè)像素15被選擇。在這期間，信號(hào)S9N處在高電平(VH)，MOS晶體管9N為導(dǎo)通狀態(tài)，像素列被選擇，經(jīng)信號(hào)線6，通過選擇行及選擇列的像素15，電子電流流入電流源13。與選擇像素的閾值電壓對(duì)應(yīng)的信號(hào)經(jīng)由阻抗變換電路14被作為信號(hào)OUT輸出。又，信號(hào)S10N、S11N依次處在高電平，MOS晶體管10N、11N依次為導(dǎo)通狀態(tài)，不同的像素列被選擇，經(jīng)信號(hào)線7、8，通過選擇列對(duì)應(yīng)的像素15，電子電流流入電流源13，與選擇像素的閾值電壓對(duì)應(yīng)的信號(hào)經(jīng)由阻抗變換電路14作為信號(hào)OUT依次輸出。這樣的以這種依次改更象素行的動(dòng)作，可從全部像素讀出信號(hào)。
又，在從各像素行中的各3個(gè)像素讀出信號(hào)期間行將終了前，選擇線16～18的信號(hào)S16～S18為低電平(VL)。這樣，構(gòu)成各像素的MOS型柵極15b的圖10中的MOS型柵電極31下部的p型基板20表面的空乏層消失，成為一樣的電勢(shì)。這一結(jié)果，使積蓄在p型埋入?yún)^(qū)域26的空穴經(jīng)過MOS型柵電極31下部流入基板20，進(jìn)行復(fù)位動(dòng)作。
又，復(fù)位動(dòng)作，在信號(hào)線2～4的信號(hào)S2～S4為VM，且信號(hào)線16～18的信號(hào)S16～S18為VL時(shí)進(jìn)行，在信號(hào)線2～4的信號(hào)S2～S4為VM、讀出期間開始前，預(yù)先將信號(hào)線16～18的信號(hào)S16～S18提高到VM，使復(fù)位動(dòng)作不能進(jìn)行。
圖12表示圖11的信號(hào)波形圖中在t1～t4各時(shí)刻沿圖10中的D-D’線的斷面的電勢(shì)狀態(tài)。
下面，參照?qǐng)D12的電勢(shì)圖、對(duì)各像素中的空穴的積蓄動(dòng)作、信號(hào)讀出動(dòng)作及復(fù)位動(dòng)作進(jìn)行詳細(xì)說明。
在加到選擇線4的脈沖信號(hào)S4的電壓值一變化到VL后立即開始積蓄期間的t1時(shí)刻，對(duì)應(yīng)于上述的入射光發(fā)生的電子-空穴對(duì)中的空穴被積蓄到p型埋入?yún)^(qū)域26，并被積分。隨之p型埋入?yún)^(qū)域26的電勢(shì)降低。又，隨之，p型埋入?yún)^(qū)域26下部的n型陷阱區(qū)域21中的電勢(shì)也被調(diào)制而降低。在積蓄期間行將終了前的t2時(shí)刻，n型陷阱區(qū)域21中的電勢(shì)比t1時(shí)刻的電勢(shì)低。
下面，進(jìn)入讀出期間，如果加于選擇線4的脈沖信號(hào)S4變化為VM，隨之，整體的電勢(shì)與(VM-VL)成比例地降低。由于p型基板20被固定于接地電位，所以基板20的電勢(shì)保持一定、不變。然后，如果信號(hào)S9處在高電平，圖8中的MOS晶體管9N為導(dǎo)通狀態(tài)，那么，電子電流經(jīng)由同一列的3個(gè)像素中n型陷阱區(qū)域21的電勢(shì)最低的像素，通過恒流源13流動(dòng)。此時(shí)，VL加在選擇線4以外的選擇線2、3，VM加在選擇線4，連接于選擇線4的像素的n型陷阱區(qū)域21的電勢(shì)最低，所以，上述電子電流，經(jīng)過連接于選擇線4的像素流動(dòng)。此時(shí)將電流流動(dòng)的路徑在圖10中用箭頭a表示。即，這樣，將選擇線4連接到電源、使選擇線4與信號(hào)線6連接的選擇像素15做成接合柵型FET、將電流源13作為電流源形成源極跟隨器，經(jīng)過阻抗變換電路14、與選擇像素15的n型陷阱區(qū)域21的電勢(shì)的極小點(diǎn)的電勢(shì)值對(duì)應(yīng)的電位作為信號(hào)OUT輸出。此時(shí)，n型陷阱區(qū)域21的電勢(shì)的極小點(diǎn)自身，通過由入射光發(fā)生的空穴的積分值被調(diào)制，利用像素行選擇電路19及像素列選擇電路12對(duì)全部像素進(jìn)行掃描，依次從阻抗變換電路14讀出信號(hào)，從而得到圖象信號(hào)。
下面，當(dāng)加于選擇線4的脈沖信號(hào)S4處于VM狀態(tài)、加于選擇線18的脈沖信號(hào)S18從VM變化到VL后的t4時(shí)刻，圖10中的MOS柵電極31下部的p型基板20表面的空乏層消失，p型埋入?yún)^(qū)域26中積蓄的空穴按圖示的箭頭b的路徑流向基板20。這樣，p型埋入?yún)^(qū)域26的電勢(shì)升高，隨之，n型陷阱區(qū)域21的電勢(shì)也提高，進(jìn)行復(fù)位動(dòng)作。
這樣，即使在第2實(shí)施例的固體攝象裝置的場(chǎng)合，各像素實(shí)質(zhì)上只由1個(gè)接合型FET構(gòu)成，比之電荷耦合單元型，構(gòu)造簡(jiǎn)單，適合于細(xì)致化。
又，與第1實(shí)施例同樣，能夠充分確保p型埋入?yún)^(qū)域26與n型陷阱區(qū)域21及漏區(qū)域22間的電容值，能夠積蓄足夠量的信號(hào)電荷(空穴)。又，在通常的動(dòng)作電壓下可使p型埋入?yún)^(qū)域26完全空乏化，這個(gè)結(jié)果可導(dǎo)致防止噪聲、改善綜合SN比的效果。
又，與第1實(shí)施例同樣，由于采用不用多晶硅柵電極的接合型柵FET，所以能得到防止蘭色靈敏度降低的效果。
還有，由進(jìn)行光電轉(zhuǎn)換的n型擴(kuò)散區(qū)域24下部的p型埋入?yún)^(qū)域26及n型陷阱區(qū)域21構(gòu)成的光電二極管、以及積蓄電荷的p型埋入?yún)^(qū)域26，在基板的垂直方向集成形成，與兩者分散形成的場(chǎng)合比較，可得到能使像素尺寸細(xì)致化的效果。
在上述第2實(shí)施例中，作為用來控制信號(hào)的讀出及排出的脈沖信號(hào)S2～S3及S16～S18，可使用2值的電壓值，沒有必要生成電壓振幅大的脈沖信號(hào)，可獲得比圖2的實(shí)施例的像素行選擇電路5更加能抑制像素行選擇電路19的規(guī)模的效果。
下面，對(duì)上述第2實(shí)施例的固體攝象裝置的動(dòng)作再作進(jìn)一步的分析。
圖13是表示圖10中的沿E-E’線及F-F’線的斷面的電勢(shì)狀態(tài)的圖，具體表示圖8中的選擇線4及選擇線18、以及與兩選擇線連接的像素的、圖11中的t1～t4的各時(shí)刻的電勢(shì)狀態(tài)。
在圖13中，A～D分別表示E-E’斷面的電勢(shì)狀態(tài)，A表示積分剛開始后的t1時(shí)刻的狀態(tài)，B表示積分將終了前的t2時(shí)刻的狀態(tài)，C表示讀出剛開始后的t3時(shí)刻的狀態(tài)，D表示信號(hào)電荷排出期間內(nèi)的t4時(shí)刻的狀態(tài)。同樣，E、F分別表示E-E’斷面的電勢(shì)狀態(tài)，E是積分剛開始后的t1時(shí)刻的狀態(tài)，F(xiàn)是積分行將終了前的t2時(shí)刻的狀態(tài)，F(xiàn)是讀出剛開始后的t3時(shí)刻的狀態(tài)，E是信號(hào)電荷排出期間內(nèi)的t4時(shí)刻的狀態(tài)。
又，在圖13中，φ1～φ6分別表示電勢(shì)。φ1是決定可積蓄的最大空穴量的電勢(shì)，φ2是表示積分終了時(shí)被積分的空穴保持不溢出用的余量的電勢(shì)，φ3是表示讀出開始時(shí)被積分的空穴保持不溢出的余量的電勢(shì)，φ4是讀出時(shí)用來檢測(cè)未積蓄空穴的像素的電子電流的源跟隨電流引起的電位上升的允許值相對(duì)應(yīng)的電勢(shì)，φ5是讀出時(shí)用來檢測(cè)積蓄空穴的像素的電流的源跟隨電流引起的電位上升的允許值相對(duì)應(yīng)的電勢(shì)，φ6是讀出時(shí)與用來檢測(cè)像素的電流的源跟隨動(dòng)作正常的漏部電壓余量相對(duì)應(yīng)的電勢(shì)。又，這里，各電勢(shì)的箭頭方向?yàn)檎龢O性。
為了動(dòng)作正常，上述各電勢(shì)都應(yīng)取圖13中表示的方向。換言之，各電勢(shì)都應(yīng)當(dāng)全部為正極性。又，關(guān)于φ4及φ5，φ4如果為正極性，φ5也為正極性。且，φ4的值如太小，源跟隨電流值取得不充分，動(dòng)作速度受到限制，這是設(shè)計(jì)上要考慮的。
以上是1維的考察，實(shí)際上應(yīng)當(dāng)擴(kuò)展到2維來深入進(jìn)行研究。
圖14及圖15，是二維地表示圖10中的MOS型柵電極31附近的斷面的電勢(shì)分布2維圖。又，圖14表示剛開始讀出后的t3時(shí)刻的狀態(tài)，圖15表示電荷排出時(shí)的t4時(shí)刻的狀態(tài)。又，圖中表示的各電壓為電勢(shì)，電壓值越大電勢(shì)越深。這里承襲了固體攝象裝置的習(xí)慣表示方法。
如圖14所示，讀出剛開始后(t＝t3)，電勢(shì)的極大點(diǎn)R位于n型陷阱區(qū)域21內(nèi)，極小點(diǎn)Q位于p型埋入?yún)^(qū)域26內(nèi)。即，電勢(shì)的極大點(diǎn)、極小點(diǎn)是相互分離的。且，電勢(shì)的極大點(diǎn)R及極小點(diǎn)Q，與其鞍點(diǎn)P之間的電位差成為動(dòng)作余量。
在信號(hào)電荷排出時(shí)(t＝t4)，如圖15中的箭頭表示，電勢(shì)從p型埋入?yún)^(qū)域26向基板依次減低，p型埋入?yún)^(qū)域26中積蓄的電荷可排出到基板。
第3實(shí)施例圖16是表示具有與圖9不同構(gòu)成的像素15的元件構(gòu)造的圖形平面圖。圖17及圖18是圖16中的不同的剖面圖。
對(duì)于圖9的像素，源區(qū)域23位于中央，圍著它形成p型擴(kuò)散區(qū)域25，又，圍著p型擴(kuò)散區(qū)域25形成p型埋入?yún)^(qū)域26，且，對(duì)于圍著p型擴(kuò)散區(qū)域25三方形成漏區(qū)域22的場(chǎng)合，在下面進(jìn)行說明。
對(duì)此，在第3實(shí)施例的裝置中，源區(qū)域23、p型擴(kuò)散區(qū)域25、p型埋入?yún)^(qū)域26及漏區(qū)域22彼此平行地被延長(zhǎng)形成于同一方向上。
且，MOS柵電極31，由相對(duì)于上述源區(qū)域23、p型擴(kuò)散區(qū)域25、p型埋入?yún)^(qū)域26及漏區(qū)域22平行地延長(zhǎng)形成于元件分離區(qū)域27的部分，以及位于配線層29的下部、與配線層29平行地延長(zhǎng)形成的部分構(gòu)成。且，位于MOS柵電極31的配線層29的下部的部分，按圖中的上下方向在漏區(qū)域22的中間進(jìn)行割開、使得相鄰的像素間互相分離。
又，p型擴(kuò)散區(qū)域25，被延長(zhǎng)形成于多個(gè)像素間，使得多個(gè)像素變成共通，但各像素相互分離也行。
在這樣的構(gòu)成中，在圖17中沿H-H’線及I-I’線的斷面的t1～t4的各時(shí)刻的電勢(shì)狀態(tài)，與圖13中表示的場(chǎng)合同樣，圖18中的沿J-J’的斷面的t1～t4的各時(shí)刻的電勢(shì)狀態(tài)，與上述圖11中表示的場(chǎng)合相同，這里說明從略。
按照第3實(shí)施例，與p型埋入?yún)^(qū)域26積蓄的電荷(空穴)對(duì)應(yīng)的電子電流從漏區(qū)域22流向源區(qū)域23時(shí)，電流在圖16中的18-18方向(圖16的垂直方向)流動(dòng)。另一方面，在排出p型埋入?yún)^(qū)域26中積蓄的電荷時(shí)，電荷(空穴)在圖16中的17-17方向(圖16的水平方向)排出。
按照第3實(shí)施例，在得到與第1及第2實(shí)施例同樣的效果的基礎(chǔ)上，還能得到以下效果。即，使源區(qū)域23、p型擴(kuò)散區(qū)域25、p型埋入?yún)^(qū)域26及漏區(qū)域22彼此相互平行地在同一方向上延長(zhǎng)形成，且能把源區(qū)域23配置于偏離像素中央的四周。為此，可以將用來對(duì)源區(qū)域23連接配線層29的接頭30設(shè)置在四周而不是像素中央，像素的中央可做成光電二極管區(qū)域，可獲得改善上部芯片微透鏡的集光率的效果。
圖19是二維表示圖16中的像素一開始讀出后的t3時(shí)刻的MOS型柵電極31附近的電勢(shì)分布圖。與前面的圖14，圖15同樣，圖19中所示的電壓表示電勢(shì)。
如圖19所示，電勢(shì)的極大點(diǎn)R位于n型陷阱區(qū)域21內(nèi)，極小點(diǎn)Q位于p型埋入?yún)^(qū)域26內(nèi)，這與第2實(shí)施例的場(chǎng)合是一樣的。且，在第3實(shí)施例中，以MOS柵電極31為中心、在其兩側(cè)以左右對(duì)稱的狀態(tài)產(chǎn)生極大點(diǎn)及極小點(diǎn)，這是與圖14的場(chǎng)合不同的。
圖20為表示在第1～第3實(shí)施例中防止因p型擴(kuò)散區(qū)域25產(chǎn)生寄生溝道效果的示意圖，表示沿圖16中的17-17線斷面的電勢(shì)狀態(tài)。此時(shí)圖中的電壓也表示為電勢(shì)。
如圖所示，由于形成p型擴(kuò)散區(qū)域25，可抑制表面上發(fā)生溝道，在漏區(qū)域22及源區(qū)域23間，電子電流在圖中的虛線所示的路徑流動(dòng)。即，通過n型陷阱區(qū)域21的表面區(qū)域，可防止電流在漏區(qū)域22與源區(qū)域23間流動(dòng)。
(第3實(shí)施例的第1變形例)圖21是表示具有與圖16不同的構(gòu)成的像素15的元件構(gòu)造的圖形平面圖。在圖16表示的像素中，元件分離區(qū)域27在和源區(qū)域23的延長(zhǎng)方向平行的方向上延長(zhǎng)形成。對(duì)此，該變形例中的像素15，是元件分離區(qū)域27的一部被延長(zhǎng)、在圖中的橫向上使元件分離區(qū)域27的一部位于相鄰像素15的源區(qū)域23之間而形成的。
又，沿圖21中的17-17線的斷面及沿18-18線的斷面與圖17，圖18相同，圖示從略。
按照第1變形例，除了能得到與第3實(shí)施例的場(chǎng)合同樣的效果外，可在圖中的橫向上相鄰的各像素的源區(qū)域23之間形成元件分離區(qū)域27的一部，與MOS柵電極31的分離場(chǎng)合相比，可得到使像素的分離能力容易提高的效果。即，MOS柵電極31分離的場(chǎng)合，要按照基板20的雜質(zhì)濃度調(diào)整加于MOS柵電極31上的電壓值，但在元件分離區(qū)域27分離的場(chǎng)合，這樣的調(diào)整均可免去。
第3實(shí)施例的第2變形例圖22是表示具有與圖16不同構(gòu)成的像素的MOS型柵電極31附近的單元構(gòu)造的剖面圖。對(duì)于這個(gè)變形例的像素，能在MOS柵電極31下部的p型基板20內(nèi)形成相鄰p型埋入?yún)^(qū)域26、與p型反極性的n型埋入?yún)^(qū)域33，且能形成相鄰n型陷阱區(qū)域21、與n型反極性的p型埋入?yún)^(qū)域34。又，上述n型埋入?yún)^(qū)域33與p型埋入?yún)^(qū)域34在上下方向相接。
這樣，由于形成相鄰p型埋入?yún)^(qū)域26的n型埋入?yún)^(qū)域33，且形成相鄰n型陷阱區(qū)域21的p型埋入?yún)^(qū)域34，只要將p型埋入?yún)^(qū)域26及n型陷阱區(qū)域21中的雜質(zhì)含量不太精密地控制在一定范圍，就能實(shí)現(xiàn)期望的電荷的積蓄動(dòng)作與排出動(dòng)作。
第4實(shí)施例圖23是本發(fā)明的第4實(shí)施例的固體攝象裝置的整體電路圖。
在圖2的固體攝象裝置的場(chǎng)合，各像素1的漏部被連接于對(duì)應(yīng)的選擇線2～4。在本實(shí)施例中，所有的像素1的漏部都連接于接地電位。
又，作為用來選擇連接于信號(hào)線6～8的信號(hào)線的開關(guān)，本實(shí)施例中使用P溝道MOS晶體管9P～11P。又，電流源13與MOS晶體管9P～11P的共同連接點(diǎn)和正極性的電位連接、例如電源電位Vcc間。電流源13對(duì)各像素1供給空穴使電流流動(dòng)。
圖23中的固體攝象裝置，與圖2同樣，多個(gè)像素在半導(dǎo)體基板上被集成形成。又，雖未特別示出、但各像素的偏置補(bǔ)償用的補(bǔ)償電路、將阻抗變換電路14的輸出進(jìn)行A/D轉(zhuǎn)換等的各種信號(hào)處理的信號(hào)處理電路被集成于同一半導(dǎo)體基板上。
在圖23的固體攝象裝置中，由于光的入射，在各像素分別被積蓄與光量對(duì)應(yīng)的信號(hào)電荷，根據(jù)積蓄的信號(hào)電荷量、各像素1的閾值電壓發(fā)生變化。且，通過像素行選擇電路5輸出的脈沖信號(hào)加在選擇線2～4的某一根上，像素行被選擇，又，MOS晶體管9P～11P的柵極中、某一個(gè)上加上從像素列選擇電路12輸出的脈沖信號(hào)，使這個(gè)MOS晶體管處在導(dǎo)通狀態(tài)，像素列被選擇，這樣，一個(gè)像素1被選擇。此時(shí)，如圖23中的箭頭所示，形成經(jīng)電源Vcc、電流源13、導(dǎo)通狀態(tài)的MOS晶體管(本例中為MOS晶體管10P)、信號(hào)線(本例中為信號(hào)線7)及選擇像素到達(dá)接地電位的電流通路，與選擇像素的閾值電壓對(duì)于的信號(hào)經(jīng)過阻抗變換電路14輸出。
圖24是表示圖23的一個(gè)像素1的元件構(gòu)造的圖形平面圖。圖25及圖26是不同的剖面圖。
在p型的半導(dǎo)體基板20的表面區(qū)域，形成各像素被分離的平面形狀為矩形的n型陷阱區(qū)域21。在上述p型基板20被加上接地電位。又，在n型陷阱區(qū)域21的表面區(qū)域分別形成彼此分離的由p+型擴(kuò)散區(qū)域構(gòu)成的漏區(qū)域41及源區(qū)域42。漏區(qū)域41被橫跨配置形成相鄰的像素的n型陷阱區(qū)域21，源區(qū)域42被配置于以圖24中的點(diǎn)劃線劃出的像素區(qū)域的大致中央處。又，n+型的擴(kuò)散區(qū)域43形成于漏區(qū)域41與源區(qū)域42間的n型陷阱區(qū)域21的表面區(qū)域。又，在這個(gè)n+型的擴(kuò)散區(qū)域43下部的n型陷阱區(qū)域21內(nèi)，形成有與n+型的擴(kuò)散區(qū)域43在上下方向相接的p型擴(kuò)散區(qū)域44。
上述n+型的擴(kuò)散區(qū)域43及p型擴(kuò)散區(qū)域44圍著上述源區(qū)域42配置，又，上述漏區(qū)域41圍著上述n+型的擴(kuò)散區(qū)域43及p型擴(kuò)散區(qū)域44配置。又，上述漏區(qū)域41使相鄰一行像素變成共同地在圖24中的橫向上延長(zhǎng)。
第1層間絕緣膜45被形成于上述n型陷阱區(qū)域21，又，在這個(gè)第1層間絕緣膜45上，形成相當(dāng)于圖23中的信號(hào)線6～8的配線層46。且，對(duì)著上述第1層間絕緣膜45，形成通過上述源區(qū)域42表面的開口部，在這個(gè)開口部?jī)?nèi)，形成與源區(qū)域42和配線層46連接的接頭47。又，第2層間絕緣膜48被形成于上述配線層46上，在這第2層間絕緣膜48上形成配線層49，且，對(duì)著上述第2層間絕緣膜48及第1層間絕緣膜45，形成通過上述n+型的擴(kuò)散區(qū)域43表面的開口部，在這個(gè)開口部?jī)?nèi)形成連接n+型的擴(kuò)散區(qū)域43與配線層49的接頭50。又，上述配線層49上形成第3層間絕緣膜51。
如圖24所示，上述配線層46沿著各像素的一條邊在圖24的垂直方向上延長(zhǎng)而形成。且，配線層46的一部份被延長(zhǎng)到位于像素中央的源區(qū)域42的位置，通過接頭47與源區(qū)域42電氣連接，又，上述配線層49沿著各像素的與上述不同的另一條邊在圖24的水平方向上延長(zhǎng)形成。且，配線層49的一部被延長(zhǎng)到位于像素中央部的n+型的擴(kuò)散區(qū)域43的位置，通過復(fù)數(shù)個(gè)(本例中例如4處)的接頭50與n+型的擴(kuò)散區(qū)域43電氣連接。
又，在上述第3層間絕緣膜51上，用來對(duì)入射光集光的微透鏡被形成于各像素上，為簡(jiǎn)化說明，圖示從略。
在具有這樣斷面構(gòu)造的像素中，由于上部芯片的微透鏡收集的入射光的照射，可通過由p型擴(kuò)散區(qū)域44及其下的n型陷阱區(qū)域21構(gòu)成的光電二極管、以及由n型陷阱區(qū)域21及p型基板20構(gòu)成的光電二極管、以及由漏區(qū)域41及其下的n型陷阱區(qū)域21構(gòu)成的光電二極管進(jìn)行光電轉(zhuǎn)換，發(fā)生電子-空穴對(duì)。發(fā)生的電子-空穴對(duì)中的空穴通過漏區(qū)域41流向外部。這樣，電子被積蓄于p型擴(kuò)散區(qū)域44的下方的n型陷阱區(qū)域21，并被積分。這一電子的積蓄量與入射光的強(qiáng)度與積分時(shí)間之積相對(duì)應(yīng)。又，按電子的積蓄量、各像素的閾值電壓被調(diào)制。
且，電荷(電子)積分后，通過像素行選擇電路5及像素列選擇電路12對(duì)各像素依次掃描，各像素的閾值電壓的變化作為信號(hào)被讀出。從像素讀出信號(hào)后，積蓄于各像素的電子被排出到n+型擴(kuò)散區(qū)域43，進(jìn)行復(fù)位動(dòng)作。
圖27是表示于圖23的固體攝象裝置主要信號(hào)波形圖。在圖27中，表示信號(hào)S2，S3，S4從像素行選擇電路5輸出、經(jīng)選擇線2～4加在各像素的柵極上的脈沖信號(hào)波形，還表示信號(hào)S9P、S10P、S11P從像素列選擇電路12輸出、加在MOS晶體管9P、10P、11P柵極上的脈沖信號(hào)波形，還表示信號(hào)OUT從阻抗變換電路14輸出的信號(hào)波形。
如圖27所示，具有VL、VM、VH的3值的電壓的脈沖信號(hào)S2～S4加在選擇線2～4。上述3值的電壓中，VL最低，VM比VL高，VH比VM高。
下面，參照?qǐng)D27對(duì)圖23的固體攝象裝置的動(dòng)作進(jìn)行說明。
把從所有像素讀出信號(hào)的期間稱為1幀周期，1幀周期就是選擇線2～4的信號(hào)S2～S4從VH降低到VM后又從VH降低到VM的期間。在1幀周期中，選擇線2～4的信號(hào)S2～S4在VM期間是電子的積蓄期間，在VL期間是各像素的閾值電壓的變化作為信號(hào)被讀出的讀出期間，又，在VH期間是將各像素中被積分過的電子排出的復(fù)位期間。
例如，當(dāng)選擇線2的信號(hào)S2在VL的期間，連接到該選擇線2的同一行內(nèi)的3個(gè)像素1被選擇。在這期間，信號(hào)S9P處在低電平，MOS晶體管9P為導(dǎo)通狀態(tài)，像素列被選擇，經(jīng)信號(hào)線6，通過選擇行及選擇列的像素，電流流出電流源13，與選擇像素的閾值電壓對(duì)應(yīng)的信號(hào)經(jīng)由阻抗變換電路14作為信號(hào)OUT輸出。又，信號(hào)S10P、S11P依次處在低電平，MOS晶體管10P、11P依次為導(dǎo)通狀態(tài)，不同的像素列被依次選擇，經(jīng)信號(hào)線7、8，通過選擇列的對(duì)應(yīng)像素1，電流流出電流源13，與選擇像素的閾值電壓對(duì)應(yīng)的信號(hào)經(jīng)由阻抗變換電路14作為信號(hào)OUT輸出。這樣的動(dòng)作以改變像素行依次進(jìn)行，所以可從全部像素讀出信號(hào)。
又，從各像素行的各3個(gè)像素1讀出信號(hào)后，選擇線2～4的信號(hào)S2～S4為VH，從這些各3個(gè)的像素1排出電子后進(jìn)行復(fù)位動(dòng)作，以準(zhǔn)備下一次的電子積蓄。
圖28表示圖27的波形圖中在t1～t4各時(shí)刻沿圖25中的C-C’線及D-D’線的斷面的電勢(shì)狀態(tài)。下面，參照?qǐng)D28的電勢(shì)圖、對(duì)各像素中的電子的積蓄動(dòng)作、信號(hào)讀出動(dòng)作及復(fù)位動(dòng)作進(jìn)行詳細(xì)說明。
例如，在加到選擇線4的脈沖信號(hào)S4從VH-變化到VM后、在積蓄期間剛開始后的t1時(shí)刻，如上所述，對(duì)應(yīng)于入射光發(fā)生的電子-空穴對(duì)中的電子，以p型擴(kuò)散區(qū)域44的下方的n型陷阱區(qū)域21的電勢(shì)的極小點(diǎn)為中心被積蓄、被積分。這樣，n型陷阱區(qū)域21的電勢(shì)的極小點(diǎn)與p型擴(kuò)散區(qū)域44的電勢(shì)極大點(diǎn)被調(diào)制。在積蓄期間行將終了前的t2時(shí)刻，n型陷阱區(qū)域21的電勢(shì)的極小點(diǎn)比t1時(shí)刻的高。
下面，讀出期間開始，如果迭加于選擇線4的脈沖信號(hào)S4變化為VL，隨之，整體的電勢(shì)與(VM-VL)成比例地升高。由于p型基板20被固定于接地電位，所以基板20的電勢(shì)保持一定、不變。然后，如果信號(hào)S9P處在低電平，圖23中的MOS晶體管9P為導(dǎo)通狀態(tài)，那么，空穴電流經(jīng)由同一列的3個(gè)像素中p型擴(kuò)散區(qū)域44的電勢(shì)極大點(diǎn)為最高的像素，從恒流源13流出。此時(shí)，相對(duì)于VM被迭加于選擇線4以外的選擇線2、3，VL被迭加于選擇線4，連接于選擇線4的像素的n+型擴(kuò)散區(qū)域43的電勢(shì)最高，所以，上述空穴電流，經(jīng)過連接于選擇線4的像素流動(dòng)。此時(shí)將流動(dòng)的空穴電流在圖24中用箭頭a表示。即，這樣，形成由電源電位Vcc、電流源13、MOS晶體管9P、信號(hào)線6及選擇像素1構(gòu)成的源極跟隨器，與選擇像素1的p型擴(kuò)散區(qū)域44的電勢(shì)的極大點(diǎn)對(duì)應(yīng)的電位被作為信號(hào)OUT從阻抗變換電路14輸出。此時(shí)，p型擴(kuò)散區(qū)域44的電勢(shì)的極大點(diǎn)自身，通過由入射光發(fā)生的電子的積分值被調(diào)制，利用像素行選擇電路5及像素列選擇電路12對(duì)全部像素進(jìn)行掃描，從阻抗變換電路14依次讀出信號(hào)，可得到圖象信號(hào)。
然后，讀出期間終了，在迭加于選擇線4的脈沖信號(hào)S4變化到VH后的t4時(shí)刻，n+型擴(kuò)散區(qū)域43的電勢(shì)降低，由此使n型陷阱區(qū)域21的電勢(shì)的極小點(diǎn)積蓄的電子經(jīng)n+型擴(kuò)散區(qū)域43排出。
在第4實(shí)施例的場(chǎng)合，各像素由1個(gè)接合型FET構(gòu)成，比電荷耦合單元型的構(gòu)造簡(jiǎn)單，適合于細(xì)致化。且，積蓄電荷(電子)的n型陷阱區(qū)域21形成與周邊的半導(dǎo)體區(qū)域的接合，由于在該n型陷阱區(qū)域21上加有規(guī)定電壓，不處于電位浮動(dòng)狀態(tài)。這個(gè)結(jié)果，在電荷(電子)排出后，n型陷阱區(qū)域21上不存在本底電荷，可抑制以往那樣因本底電荷量的變動(dòng)引發(fā)的噪聲。
又，由于不用考慮本底電荷的影響，可以將n型陷阱區(qū)域21的雜質(zhì)濃度提高到某一程度。為此，可充分確保對(duì)接地容量值，可積蓄足夠量的信號(hào)電荷(電子)，可將飽和電荷量提高到一定程度。
又，由于用的不是多晶硅柵電極的接合型柵FET。因此可獲得防止蘭色靈敏度降低的效果，另外，由于與由進(jìn)行光電轉(zhuǎn)換的p型擴(kuò)散區(qū)域44及其下部的n型陷阱區(qū)域21構(gòu)成的光電二極管、以及由n型陷阱區(qū)域21與p型基板20構(gòu)成的光電二極管、以及由漏區(qū)域41及其下面的n型陷阱區(qū)域21構(gòu)成的光電二極管、以及與積蓄電荷的n型陷阱區(qū)域21相鄰、且，是集成形成的，所以，與兩者分散形成的場(chǎng)合相比可獲得像素尺寸細(xì)致化的效果。
第5實(shí)施例圖29是表示具有與圖24不同構(gòu)成的像素1的元件構(gòu)造的圖形平面圖，圖30及圖31是不同的剖面圖。又，圖29中的沿25-25線的剖面圖與第4實(shí)施例的圖25的剖面圖同樣，所以圖示從略。
在前面的圖24的像素中，在各像素分離形成n型陷阱區(qū)域21。對(duì)此，在第4實(shí)施例的場(chǎng)合，通過形成于n型陷阱區(qū)域21的表面區(qū)域的p+型的漏區(qū)域41將圖29中的水平方向上相鄰的像素分離。又，在第4實(shí)施例中，在n型陷阱區(qū)域21的表面區(qū)域，分別形成電勢(shì)調(diào)整用n-型擴(kuò)散區(qū)域52、53及n+型擴(kuò)散區(qū)域54，以及用來排出p型擴(kuò)散區(qū)域44下的n型陷阱區(qū)域21中積蓄的電子的n+型擴(kuò)散區(qū)域55。
上述n+型擴(kuò)散區(qū)域55被設(shè)置于圖29中的垂直方向上相鄰的像素的之間，且在圖29中的水平方向上延長(zhǎng)形成。又，上述n-型擴(kuò)散區(qū)域52，53及n+型擴(kuò)散區(qū)域54形成的位置，在n+型擴(kuò)散區(qū)域43及p型擴(kuò)散區(qū)域44與上述n+型擴(kuò)散區(qū)域55之間，且，n-型擴(kuò)散區(qū)域52，53可分別在以n+型擴(kuò)散區(qū)域54為中心的兩側(cè)形成。
圖32是具有如圖29所示的像素的固體攝象裝置中主要信號(hào)波形圖。如圖32所示，具有VL、VM、VH的3值的電壓的脈沖信號(hào)S2～S4被迭加于選擇線2～4。上述3值的電壓中，VL最低，VM比VL高，VH比VM高。
下面，參照?qǐng)D32對(duì)具有圖29的所示像素的固體攝象裝置的動(dòng)作進(jìn)行說明。
把從所有像素讀出信號(hào)的期間稱為1幀周期，1幀周期就是選擇線2～4的信號(hào)S2～S4從VL升高到VH后又從VL升高到VH的期間。在1幀周期中，選擇線2～4的信號(hào)S2～S4在VH期間是電子的積蓄期間，在VM期間是各像素的閾值電壓的變化作為信號(hào)被讀出的讀出期間，又，在VL期間是將各像素積分的電子排出的復(fù)位期間。
例如，當(dāng)選擇線2的信號(hào)S2在VM的期間，連接到該選擇線2的同一行內(nèi)的3個(gè)像素1被選擇。在這期間，信號(hào)S9P處在低電平，MOS晶體管9P為導(dǎo)通狀態(tài)，像素列被選擇，1個(gè)像素被選擇。此時(shí)，電流經(jīng)電源電位Vcc、電流源13、MOS晶體管9P、信號(hào)線6及選擇像素流到接地電位，與選擇像素的閾值電壓對(duì)應(yīng)的信號(hào)經(jīng)由阻抗變換電路14作為信號(hào)OUT輸出。又，信號(hào)S10P、S11P依次處在低電平，MOS晶體管10P、11P依次為導(dǎo)通狀態(tài)，不同的像素列被依次選擇，經(jīng)信號(hào)線7、8，通過選擇列的對(duì)應(yīng)像素1，電流流出電流源13，與選擇像素的閾值電壓對(duì)應(yīng)的信號(hào)經(jīng)由阻抗變換電路14作為信號(hào)OUT輸出。這樣的動(dòng)作以改變像素行依次進(jìn)行，所以可從全部像素讀出信號(hào)。
又，從各像素行的各3個(gè)像素1讀出信號(hào)后，選擇線2～4的信號(hào)S2～S4為VL，從這些各3個(gè)的像素1電子排出到n+型擴(kuò)散區(qū)域55，進(jìn)行復(fù)位動(dòng)作，以準(zhǔn)備下一次的電子積蓄。
圖33表示圖32的波形圖中在t1～t4各時(shí)刻沿圖30中的D-D’線、E-E’線及F-F’線的斷面的電勢(shì)狀態(tài)。
下面，參照?qǐng)D33的電勢(shì)圖、對(duì)各像素中的電子的積蓄動(dòng)作、信號(hào)讀出動(dòng)作及復(fù)位動(dòng)作進(jìn)行詳細(xì)說明。
例如，在迭加到選擇線4的脈沖信號(hào)S4從VL一變化到VH后、在積蓄期間剛開始后的t1時(shí)刻，如上所述，根據(jù)入射光發(fā)生的電子-空穴對(duì)中的電子，以p型擴(kuò)散區(qū)域44下的n型陷阱區(qū)域21的電勢(shì)的極小點(diǎn)為中心被積蓄、被積分。這樣，n型陷阱區(qū)域21的電勢(shì)的極小點(diǎn)與p型擴(kuò)散區(qū)域44的電勢(shì)極大點(diǎn)也被調(diào)制。在積蓄期間行將終了前的t2時(shí)刻，n型陷阱區(qū)域21的電勢(shì)的極小點(diǎn)比t1時(shí)刻的高。
下面，讀出期間開始，如果迭加于選擇線4的脈沖信號(hào)S4變化為VM，隨之，整體的電勢(shì)與(VH-VM)成比例地升高。然后，如果信號(hào)S9P處在低電平，圖23中的MOS晶體管9P為導(dǎo)通狀態(tài)，那么，空穴電流經(jīng)由同一列的3個(gè)像素中n+型擴(kuò)散區(qū)域43的電勢(shì)極小點(diǎn)為最低的像素，從恒流源13流出。此時(shí)，相對(duì)于VH被迭加于選擇線4以外的選擇線2、3，VM被迭加于選擇線4，連接于選擇線4的像素的n+型擴(kuò)散區(qū)域43的電勢(shì)最高，所以，上述空穴流，經(jīng)過連接于選擇線4的像素流動(dòng)。此時(shí)在圖30中用箭頭a表示流動(dòng)的空穴電流。即，這樣，形成由電源電位Vcc、電流源13、MOS晶體管9P、信號(hào)線6及選擇像素構(gòu)成的源極跟隨器，與選擇像素的p型擴(kuò)散區(qū)域44的電勢(shì)的極大點(diǎn)對(duì)應(yīng)的電位被作為信號(hào)OUT經(jīng)由阻抗變換電路14輸出。此時(shí)，p型擴(kuò)散區(qū)域44的電勢(shì)的極大點(diǎn)自身，通過由入射光發(fā)生的電子的積分值被調(diào)制，利用像素行選擇電路5及像素列選擇電路12對(duì)全部像素進(jìn)行掃描，依次從阻抗變換電路14讀出信號(hào)，可得到圖象信號(hào)。
然后，讀出期間終了，在迭加于選擇線4的脈沖信號(hào)S4變化到VL后的t4時(shí)刻，n+型擴(kuò)散區(qū)域43的電勢(shì)上升，使在p型擴(kuò)散區(qū)域44下的n型陷阱區(qū)域21的電勢(shì)的極小點(diǎn)積蓄的電子經(jīng)n+型擴(kuò)散區(qū)域54排出到n+型擴(kuò)散區(qū)域55。
在第5實(shí)施例的場(chǎng)合，各像素由1個(gè)接合型FET構(gòu)成，比電荷耦合單元型的構(gòu)造簡(jiǎn)單，適合于細(xì)致化。且，積蓄電荷(電子)的n型陷阱區(qū)域21形成與周邊的半導(dǎo)體區(qū)域接合，由于在該n型陷阱區(qū)域21上加有規(guī)定電壓，不處于電位浮動(dòng)狀態(tài)。這個(gè)結(jié)果，使電荷(電子)排出后，n型陷阱區(qū)域21上不存在背景電荷，可抑制以往那樣因背靜電荷量的變動(dòng)引發(fā)的噪音。
又，由于不用考慮背靜電荷的影響，可以將n型陷阱區(qū)域21的雜質(zhì)濃度提高到某一程度。為此，可充分確保對(duì)接地容量值，可積蓄足夠量的信號(hào)電荷(電子)，可將飽和電荷量提高某一程度。
又，由于用的不是多晶硅柵電極的接合型柵FET。因此可獲得防止蘭色靈敏度降低的效果，另外，因?yàn)榕c由進(jìn)行光電轉(zhuǎn)換的p型擴(kuò)散區(qū)域44和其下部的n型陷阱區(qū)域21構(gòu)成的光電二極管、以及由n型陷阱區(qū)域21與p型基板20構(gòu)成的光電二極管、以及由漏區(qū)域41及其下面的n型陷阱區(qū)域21構(gòu)成的光電二極管、以及積蓄電荷的p型埋入?yún)^(qū)域26下的n型陷阱區(qū)域21鄰接、且，集成形成，所以，與兩者分散形成的場(chǎng)合相比可獲得像素尺寸細(xì)致化的效果。
第6實(shí)施例圖34是本發(fā)明第6實(shí)施例的固體攝象裝置的整體電路圖。圖34所示的固體攝象裝置，與圖23的裝置比較，在像素的構(gòu)成及像素行選擇電路的構(gòu)成方面有若干差異，其他的構(gòu)成與圖23同樣。
在圖34中，各像素60，對(duì)于具有源極、漏極、及柵極的光電轉(zhuǎn)換用的接合型FET部60a，在構(gòu)成上還附加用來將光電轉(zhuǎn)換用的接合型FET的柵極的積蓄電荷排出至接地電位的積蓄電荷排出用的接合型FET部60b。
同一行的各3個(gè)像素60的光電轉(zhuǎn)換用的接合型FET部60a的柵極，被共同連接到像素行選擇用的多根(本例為3根)選擇線2～4中對(duì)應(yīng)的1根上。同一行的各3個(gè)像素60內(nèi)的積蓄電荷排出用的接合型FET部60b的源極、漏極的一端與柵極，被共同連接到電荷排出用的多根(本例為3根)選擇線16～18中對(duì)應(yīng)的1根上，積蓄電荷排出用的接合型FET部60b的源極、漏極的另一端，被連接到對(duì)應(yīng)的光電轉(zhuǎn)換用的接合型FET部60a的柵極。又，選擇線2～4及16～18，被連接到像素行選擇電路19。
在圖34的固體攝象裝置中，由于光的入射，在各像素60上分別積蓄與光量對(duì)應(yīng)的信號(hào)電荷，根據(jù)積蓄的信號(hào)電荷量、個(gè)像素的閾值電壓發(fā)生變化。且，通過像素行選擇電路19輸出的脈沖信號(hào)加于選擇線2～4的某一根上，進(jìn)行像素行的選擇，又，MOS晶體管9P～11P的柵極中的某一個(gè)上被加上從像素列選擇電路12輸出的脈沖信號(hào)，使這個(gè)MOS晶體管處在導(dǎo)通狀態(tài)，像素列被選擇，這樣，一個(gè)的像素60被選擇。此時(shí)，如圖34中的箭頭所示，形成經(jīng)由電源Vcc、電流源13、導(dǎo)通狀態(tài)的MOS晶體管(本例中為MOS晶體管10P)、信號(hào)線(本例中為信號(hào)線7)、通過選擇像素到達(dá)接地電位的電流通路，對(duì)應(yīng)于選擇像素閾值電壓的信號(hào)經(jīng)過阻抗變換電路14輸出。
積蓄于各像素60的信號(hào)電荷，由于從像素行選擇電路19輸出的脈沖信號(hào)加于選擇線16～18的某一根，可通過各像素60的電荷排出用的接合型FET部60b排出至接地電位。
圖35是表示圖34中的一個(gè)像素的元件構(gòu)造的圖形平面圖，圖36～圖39是不同的剖面圖。
在前面的圖29的像素中，以源區(qū)域42為中央圍著形成n+型擴(kuò)散區(qū)域43及p型擴(kuò)散區(qū)域44。對(duì)此，在第6實(shí)施例中，源區(qū)域42被形成于用雙點(diǎn)劃線畫出的像素區(qū)域的四周、具有矩形的平面圖形。又，n+型擴(kuò)散區(qū)域43及p型擴(kuò)散區(qū)域44與漏區(qū)域41，分別于圖35中的水平方向上與源區(qū)域42平行地被延長(zhǎng)形成。
又，用來排出p型擴(kuò)散區(qū)域44下的n型陷阱區(qū)域21中積蓄的信號(hào)電荷(電子)的、成為漏極的n+型擴(kuò)散區(qū)域56，被配置形成于在圖35中的水平方向鄰接的像素的p型擴(kuò)散區(qū)域44的相互之間。由于該n+型擴(kuò)散區(qū)域56的形成，使圖35中垂直方向上延長(zhǎng)形成的配線層46，在該n+型擴(kuò)散區(qū)域56的形成位置被折彎成U字形狀。又，配線層57與上述配線層49平行地形成于上述第2層間絕緣膜48上，上述n+型擴(kuò)散區(qū)域56對(duì)著配線層57通過接頭58連接。上述配線層57與圖34中的選擇線16～18對(duì)應(yīng)。
圖40是表示于圖34的固體攝象裝置的主要信號(hào)波形圖。在圖40中，表示信號(hào)S2，S3，S4從像素行選擇電路19輸出、加于行選擇用的選擇線2～4的脈沖信號(hào)的波形，還表示信號(hào)S16、S17、S18從像素行選擇電路19輸出、加到電荷排出用的選擇線16～18的脈沖信號(hào)的波形，還表示信號(hào)S9P、S10P、S11P從像素列選擇電路12輸出、加于MOS晶體管9P、10P、11P的柵極的脈沖信號(hào)的波形，還表示信號(hào)OUT從阻抗變換電路14輸出的信號(hào)的波形。如圖40所示，具有VL、VH的2值的電壓的脈沖信號(hào)S2～S4加到選擇線2～4，同樣，具有VL、VM的2值的電壓的脈沖信號(hào)S16～S18加到選擇線16～18。上述2值的電壓中，VL比VH低。
下面，參照?qǐng)D40對(duì)圖34的固體攝象裝置的動(dòng)作進(jìn)行說明。
把從所有像素60讀出信號(hào)的期間稱為1幀周期，1幀周期就是選擇線2～4的信號(hào)S2～S4從VL升高到VH后又從VL升高到VH為至的期間。在1幀周期中，選擇線2～4的信號(hào)S2～S4在VH期間是信號(hào)電荷(電子)的積分期間，信號(hào)S2～S4為VL期間是信號(hào)讀出期間。信號(hào)S2～S4為VL時(shí)，選擇線16～18的信號(hào)S16～S18為VH的期間是信號(hào)電荷(電子)排出期間。因此，實(shí)質(zhì)性的信號(hào)讀出期間，是選擇線2～4的信號(hào)及選擇線16～18都為VL的期間。
例如，當(dāng)選擇線2的信號(hào)S2在低電平(VL)的期間，選擇連接到該選擇線2的同一行內(nèi)的3個(gè)像素60。在這期間，信號(hào)S9P處在低電平，MOS晶體管9P為導(dǎo)通狀態(tài)，選擇像素列，1個(gè)像素60被選擇。此時(shí)，經(jīng)電源電位Vcc、電流源13、MOS晶體管9P、信號(hào)線6及選擇像素，電流流向接地電位，與選擇像素的閾值電壓對(duì)應(yīng)的信號(hào)經(jīng)由阻抗變換電路14作為信號(hào)OUT輸出。又，信號(hào)S10P、S11P依次處在低電平，MOS晶體管10P、11P依次為導(dǎo)通狀態(tài)，不同的像素列被依次選擇，經(jīng)信號(hào)線7、8，通過選擇列的對(duì)應(yīng)像素60，電流流動(dòng)，與選擇像素的閾值電壓對(duì)應(yīng)的信號(hào)經(jīng)由阻抗變換電路14作為信號(hào)OUT輸出。這樣的動(dòng)作以改變像素行依次進(jìn)行，所以可從全部像素讀出信號(hào)。
另一方面，從各像素行的各3個(gè)像素60來的讀出信號(hào)的期間開始之前，選擇線16～18的信號(hào)S16～S18預(yù)先為VL，又，在信號(hào)讀出期間終了前、且選擇線2～4的信號(hào)S2～S4成為VL前、選擇線16～18的信號(hào)S16～S18變?yōu)閂H。在選擇線2～4的信號(hào)S2～S4為VL、且選擇線16～18的信號(hào)為VH的期間、p型擴(kuò)散區(qū)域44下的n型陷阱區(qū)域21中積蓄的電子向n+型擴(kuò)散區(qū)域56排出，進(jìn)行復(fù)位動(dòng)作。
又，復(fù)位動(dòng)作，在信號(hào)線2～4的信號(hào)S2～S4為VL、且信號(hào)線16～18的信號(hào)S16～S18為VH時(shí)進(jìn)行，在信號(hào)線2～4的信號(hào)S2～S4為VL、讀出期間開始之前，預(yù)先將信號(hào)線16～18的信號(hào)S16～S18降至VL。
圖41表示圖40的波形圖中在t1～t4各時(shí)刻沿圖37中的E-E’線、F-F’線及G-G’線的斷面的電勢(shì)狀態(tài)。
下面，參照?qǐng)D41的電勢(shì)圖、對(duì)各像素中的電子的積蓄動(dòng)作、信號(hào)讀出動(dòng)作及復(fù)位動(dòng)作進(jìn)行詳細(xì)說明。
加到選擇線4的脈沖信號(hào)S4一變化到VH后、在積蓄期間剛開始的t1時(shí)刻，如上所述，根據(jù)入射光發(fā)生的電子-空穴對(duì)中的電子，被積蓄于p型擴(kuò)散區(qū)域44下的n型陷阱區(qū)域21，并被積分。這樣，n型陷阱區(qū)域21的電勢(shì)的極小點(diǎn)與p型擴(kuò)散區(qū)域44的電勢(shì)極大點(diǎn)被調(diào)制。在積蓄期間行將終了前的t2時(shí)刻，n型陷阱區(qū)域21的電勢(shì)的極小點(diǎn)比t1時(shí)刻的高。
下面，在讀出期間，如果于選擇線4的脈沖信號(hào)S4變化為VL，隨之，整體的電勢(shì)與(VH-VL)成比例地升高。由于p型基板20被固定于接地電位，基板20的電勢(shì)為一定、不變。此后，如果信號(hào)S9處在低電平，圖34中的MOS晶體管9P為導(dǎo)通狀態(tài)，那么，空穴電流經(jīng)由同一列的3個(gè)像素60中n+型擴(kuò)散區(qū)域43的電勢(shì)為最低的像素流動(dòng)。此時(shí)，相對(duì)于VH加于選擇線4以外的選擇線2、3，VL加于選擇線4，連接選擇線4的像素的n+型擴(kuò)散區(qū)域43的電勢(shì)最高，所以，上述空穴電流，經(jīng)過連接選擇線4的像素流動(dòng)。此時(shí)在圖30中用箭頭a表示流動(dòng)的電流路徑。即，這樣，形成由電源電位Vcc、電流源13、MOS晶體管9P、信號(hào)線6及選擇像素構(gòu)成的源極跟隨器，與選擇像素的p型擴(kuò)散區(qū)域44的電勢(shì)的極大點(diǎn)的電勢(shì)值對(duì)應(yīng)的電位作為信號(hào)OUT從阻抗變換電路14輸出。此時(shí)，p型擴(kuò)散區(qū)域44的電勢(shì)的極大點(diǎn)自身，通過由入射光發(fā)生的電子的積分值被調(diào)制，利用像素行選擇電路19及像素列選擇電路12對(duì)全部像素進(jìn)行掃描，依次從阻抗變換電路14讀出信號(hào)，可得到圖象信號(hào)。
下面，在加于選擇線4的脈沖信號(hào)S4為VL的狀態(tài)，在加到選擇線18的脈沖信號(hào)S18從VL變化為VH后的t4時(shí)刻，圖36中的p型半導(dǎo)體區(qū)域44下的n型陷阱區(qū)域21中積蓄的電子按圖中的箭頭b的路徑被排出到n+型半導(dǎo)體區(qū)域56。這樣，使p型擴(kuò)散區(qū)域44的電勢(shì)降低，進(jìn)行復(fù)位動(dòng)作。
即，在第6實(shí)施例中，光電轉(zhuǎn)換積蓄的電子，并不是如第4實(shí)施例那樣排出到漏區(qū)域41，也不是如第5實(shí)施例那樣排出到n+型擴(kuò)散區(qū)域55，而是做成排出到形成于n型陷阱區(qū)域21的表面區(qū)域的n+型擴(kuò)散區(qū)域56。
又，n+型擴(kuò)散區(qū)域43及56一起形成在n型陷阱區(qū)域21的表面，如果加于兩者的電壓不同，其間就可能有電流流動(dòng)。為了防止這種現(xiàn)象，通過調(diào)整n型陷阱區(qū)域21表面的雜質(zhì)濃度呈高阻抗，可將電流值設(shè)小，從而避免因上述電流流動(dòng)導(dǎo)致的不良影響。
圖42及圖43是二維表示圖35中的36-36線的斷面的電勢(shì)分布圖。又，圖42表示的是讀出剛開始后的t3時(shí)刻的狀態(tài)，圖43是表示電荷排出時(shí)的t4時(shí)刻的狀態(tài)。又，圖中所示的電壓表示為電勢(shì)，電壓值越大，電勢(shì)越深。
如圖42所示，可知讀出剛開始后(t＝t3)，電勢(shì)的鞍點(diǎn)P位于n+型擴(kuò)散區(qū)域56下部的n型陷阱區(qū)域21，在信號(hào)電荷(電子)被積蓄于p型擴(kuò)散區(qū)域44附近的同時(shí)，在p型擴(kuò)散區(qū)域44附近形成空穴電流的流動(dòng)路徑。
在電荷排出時(shí)(t＝t4)，如圖43中以虛線箭頭表示的那樣，電勢(shì)從p型擴(kuò)散區(qū)域44的下部向n+型擴(kuò)散區(qū)域56逐漸上升，積蓄于p型擴(kuò)散區(qū)域44下部的電子電荷被排出到n+型擴(kuò)散區(qū)域56。又，在此例中，表示電荷排出時(shí)，作為電壓VH向n+型擴(kuò)散區(qū)域56供給5V電壓的情形。
這樣，在第6實(shí)施例的固體攝象裝置的場(chǎng)合，各像素實(shí)質(zhì)上由1個(gè)接合型FET構(gòu)成，它比電荷耦合單元型構(gòu)成簡(jiǎn)單，適合于細(xì)致化。且，積蓄電荷(電子)的n型陷阱區(qū)域21形成與四周的半導(dǎo)體區(qū)域的接合，由于該n型陷阱區(qū)域21上加上規(guī)定電壓，電位上不處在浮動(dòng)狀態(tài)。這個(gè)結(jié)果，在電荷(電子)排出后，n型陷阱區(qū)域21上不存在背景電荷，從而能夠抑制以往那樣因背景電荷量變動(dòng)引發(fā)噪音。
由于不用考慮背景電荷的影響，所以可在某些程度上提高n型陷阱區(qū)域21的雜質(zhì)濃度，可充分確保對(duì)接地容量值，可積蓄足夠量的信號(hào)電荷。因此，可在一定程度上提高飽和電荷量。
又，由于用的不是多晶硅柵電極的接合型柵FET。因此可獲得防止蘭色靈敏度降低的效果，另外，因?yàn)榕c由進(jìn)行光電轉(zhuǎn)換的p型擴(kuò)散區(qū)域44及其下部的n型陷阱區(qū)域21構(gòu)成的光電二極管、以及由n型陷阱區(qū)域21與p型基板20構(gòu)成的光電二極管、以及積蓄電荷的p型埋入?yún)^(qū)域26下的n型陷阱區(qū)域21相鄰、且，是集成形成的，所以，與兩者分散形成的場(chǎng)合相比可獲得像素尺寸細(xì)致化的效果。
應(yīng)用例圖44是采用第1～第6實(shí)施例的固體攝象裝置的電子攝像機(jī)控制電路概要構(gòu)成方框圖。在圖中，81是在第1～第6實(shí)施例的固體攝象裝置之外，時(shí)標(biāo)發(fā)生器及A/D變換電路等的控制電路被集成在一起的固體攝象用集成電路芯片，82是攝像機(jī)DSP(Digital Signal Processor)用集成電路芯片。
DSP用集成電路芯片82對(duì)固體攝象用集成電路芯片81供給指令及各種控制信號(hào)，固體攝象用集成電路芯片81通過光電轉(zhuǎn)換將讀出的圖象信號(hào)作為數(shù)字信號(hào)供給DSP用集成電路芯片82。DSP用集成電路芯片82，對(duì)所供的圖象信號(hào)作各種信號(hào)處理，例如白色平衡調(diào)整及r處理等，并輸出數(shù)字圖象信號(hào)。
圖45A及圖45B是將圖44所示的固體攝象用集成電路芯片81及DSP用集成電路芯片82和透鏡等一起作微型組件化的攝像機(jī)微型組件的平面圖及剖面圖。在該微型組件中，放在容器92中的固體攝象用集成電路芯片81被設(shè)置于底盤91的表面?zhèn)?，它的上部安裝著除去IR(紅外線)的濾光器filter)93。又，在除去IR濾光器93的上部，安裝著具有用來把光照射到固體攝象用集成電路芯片81表面的光集光用透鏡94的透鏡微型組件95。又，在底盤91的內(nèi)側(cè)設(shè)置有DSP用集成電路芯片82，固體攝象用集成電路芯片81與DSP用集成電路芯片82間相互作電氣連線。又，軟電纜96被連接到底盤91，通過該軟電纜96與外部間的信號(hào)交接。
熟悉了本發(fā)明內(nèi)容后，可以進(jìn)行增添或更改，本發(fā)明不局限于某些細(xì)節(jié)的敘述和典型實(shí)施例的表示內(nèi)容，只要不脫離權(quán)利要求中的基本觀點(diǎn)和定義、宗旨，各種更改都可進(jìn)行。
其他的優(yōu)勢(shì)和修改將容易聯(lián)想到那些已有技術(shù)。因此，發(fā)明的更主要的方面不應(yīng)被局限于在此所描述的細(xì)節(jié)和有代表性的實(shí)施例中。從而不背離附加權(quán)利要求所定義的普通發(fā)明概念的精神和范圍，可以做出不同的修改。
權(quán)利要求
1.一種固體攝象裝置，其特征在于，具備半導(dǎo)體基板(20)、和形成于上述半導(dǎo)體基板的多個(gè)像素，上述多個(gè)像素分別具有信號(hào)電荷的積蓄期間、信號(hào)讀出期間及信號(hào)電荷的排出期間、上述多個(gè)像素是分別具有下列部分的多個(gè)像素(1，15)形成于上述半導(dǎo)體基板上的第1導(dǎo)電型的第1半導(dǎo)體區(qū)域(21)、形成于上述第1半導(dǎo)體區(qū)域的表面區(qū)域的第1導(dǎo)電型的源區(qū)域(23)、與上述源區(qū)域相互分離形成在上述第1半導(dǎo)體區(qū)域的表面區(qū)域、在上述像素的信號(hào)電荷的積蓄期間、信號(hào)讀出期間及信號(hào)電荷的排出期間分別供給不同電壓的第1導(dǎo)電型漏區(qū)域(22)、與上述漏區(qū)域連接、形成于上述第1半導(dǎo)體區(qū)域的表面區(qū)域的第1導(dǎo)電型的第2半導(dǎo)體區(qū)域(24)、形成于上述第2半導(dǎo)體區(qū)域下部的第1半導(dǎo)體區(qū)域、且與上述第2半導(dǎo)體區(qū)域電氣連接、和積蓄與入射光對(duì)應(yīng)的信號(hào)電荷的與上述第1導(dǎo)電型相反導(dǎo)電型的第2導(dǎo)電型的第3半導(dǎo)體區(qū)域(26)，及形成于上述源區(qū)域與漏區(qū)域間的上述第1半導(dǎo)體區(qū)域的表面區(qū)域的第2導(dǎo)電型的第4半導(dǎo)體區(qū)域(25)。
2.如權(quán)利要求1所述的固體攝象裝置，其特征在于，上述半導(dǎo)體基板(20)具有第2導(dǎo)電型、上述半導(dǎo)體基板(20)被固定于規(guī)定的電位(GND)。
3.如權(quán)利要求1所述的固體攝象裝置，其特征在于，上述第3半導(dǎo)體區(qū)域(26)圍著上述源區(qū)域(23)形成，且上述漏區(qū)域(22)及上述第2半導(dǎo)體區(qū)域(24)圍著上述第3半導(dǎo)體區(qū)域(26)形成。
4.如權(quán)利要求1所述的固體攝象裝置，其特征在于，對(duì)于上述漏區(qū)域(22)，在上述信號(hào)電荷的積蓄期間供給第1電壓，在上述信號(hào)讀出期間供給比上述第1電壓高的第2電壓，在信號(hào)電荷的排出期間供給比上述第2電壓高的第3電壓。
5.如權(quán)利要求1所述的固體攝象裝置，其特征在于，還具備在半導(dǎo)體基板(20)上經(jīng)絕緣膜(32)與上述第3半導(dǎo)體區(qū)域(26)相鄰地形成、至少在上述像素(15)的信號(hào)讀出期間內(nèi)按時(shí)序分別供給不同電壓、將積蓄于上述第3半導(dǎo)體區(qū)域(26)的信號(hào)電荷排出到上述半導(dǎo)體基板(20)的MOS型柵極(31)。
6.如權(quán)利要求5所述的固體攝象裝置，其特征在于，上述第3半導(dǎo)體區(qū)域(26)圍著上述源區(qū)域(23)形成，且上述漏區(qū)域(22)及上述第2半導(dǎo)體區(qū)域(24)、留下上述第3半導(dǎo)體區(qū)域(26)的一部圍著上述第3半導(dǎo)體區(qū)域(26)形成。
7.如權(quán)利要求6所述的固體攝象裝置，其特征在于，上述MOS型柵極(31)與上述漏區(qū)域(22)及不用上述漏區(qū)域(22)圍著的上述第3半導(dǎo)體區(qū)域(26)的上述一部相鄰地形成。
8.如權(quán)利要求7所述的固體攝象裝置，其特征在于，上述MOS型柵極(31)具有端部，這個(gè)端部的位置分別與上述第1半導(dǎo)體區(qū)域(21)的端部位置及上述第2半導(dǎo)體區(qū)域(24)的端部位置一致。
9.如權(quán)利要求5所述的固體攝象裝置，其特征在于，上述漏區(qū)域(22)、上述第3半導(dǎo)體區(qū)域(26)、及上述源區(qū)域(23)，在同一方向上相互平行地延長(zhǎng)形成，且上述第3半導(dǎo)體區(qū)域(26)與上述源區(qū)域(23)對(duì)各個(gè)像素(15)彼此是分離的。
10.如權(quán)利要求9所述的固體攝象裝置，其特征在于，上述MOS型柵極(31)在形成時(shí)，其一部位于各像素(15)互相分離的上述第3半導(dǎo)體區(qū)域(26)之間。
11.如權(quán)利要求9所述的固體攝象裝置，其特征在于，還具備在與上述漏區(qū)域(22)、上述第3半導(dǎo)體區(qū)域(26)及上述源區(qū)域(23)的延長(zhǎng)方向交差的方向上延長(zhǎng)，對(duì)各個(gè)像素(15)分別在電氣上與上述源區(qū)域(23)連接的信號(hào)配線(29)。
12.如權(quán)利要求9所述的固體攝象裝置，其特征在于，還具備在與上述漏區(qū)域(22)、上述第3半導(dǎo)體區(qū)域(26)及上述源區(qū)域(23)的延長(zhǎng)方向平行的方向上延長(zhǎng)形成、將各像素(15)在上述漏區(qū)域(22)、上述第3半導(dǎo)體區(qū)域(26)及上述源區(qū)域(23)的延長(zhǎng)方向上相互分離的分離區(qū)域(27)。
13.如權(quán)利要求12所述的固體攝象裝置，其特征在于，上述分離區(qū)域(27)延長(zhǎng)成，其一部分位于各像素(15)的上述源區(qū)域(23)之間。
14.如權(quán)利要求5所述的固體攝象裝置，其特征在于，對(duì)上述漏區(qū)域(22)，在上述信號(hào)電荷的積蓄期間供給第1電壓、在上述信號(hào)讀出期間供給比上述第1電壓高的第2電壓、且，對(duì)上述MOS型柵極(31)，從信號(hào)讀出期間將開始前就開始供給第3電壓、從上述信號(hào)讀出期間即將終了前開始供給比上述第3電壓低的第4電壓。
15.一種攝像機(jī)微型組件，其特征在于，具備將入射光進(jìn)行光電轉(zhuǎn)換、把讀取的圖象信號(hào)作為數(shù)字信號(hào)輸出的攝象用的第1集成電路芯片(81)；接收從上述第1集成電路芯片輸出的數(shù)字信號(hào)，進(jìn)行各種信號(hào)處理并輸出數(shù)字圖象信號(hào)的信號(hào)處理用的第2集成電路芯片(82)、及配置于上述第1集成電路芯片的上部，使光照射到上述第1集成電路芯片表面的透鏡(94)，上述第1集成電路芯片(81)，包括半導(dǎo)體基板(20)及形成于上述半導(dǎo)體基板的多個(gè)像素，上述多個(gè)像素分別具有信號(hào)電荷的積蓄期間、信號(hào)讀出期間及信號(hào)電荷的排出期間、上述多個(gè)像素是分別具有下列部分的多個(gè)像素(1，15)；形成于上述半導(dǎo)體基板上的第1導(dǎo)電型的第1半導(dǎo)體區(qū)域(21)、形成于上述第1半導(dǎo)體區(qū)域的表面區(qū)域的第1導(dǎo)電型的源區(qū)域(23)、與上述源區(qū)域相互分離形成在上述第1半導(dǎo)體區(qū)域的表面區(qū)域、在上述像素的信號(hào)電荷的積蓄期間、信號(hào)讀出期間及信號(hào)電荷的排出期間分別供給不同電壓的第1導(dǎo)電型漏區(qū)域(22)、與上述漏區(qū)域連接、形成于上述第1半導(dǎo)體區(qū)域的表面區(qū)域的第1導(dǎo)電型的第2半導(dǎo)體區(qū)域(24)、形成于上述第2半導(dǎo)體區(qū)域下部的第1半導(dǎo)體區(qū)域、且與上述第2半導(dǎo)體區(qū)域電氣連接、和積蓄與入射光對(duì)應(yīng)的信號(hào)電荷的與上述第1導(dǎo)電型相反導(dǎo)電型的第2導(dǎo)電型的第3半導(dǎo)體區(qū)域(26)，及形成于上述源區(qū)域與漏區(qū)域間的上述第1半導(dǎo)體區(qū)域的表面區(qū)域的第2導(dǎo)電型的第4半導(dǎo)體區(qū)域(25)。
16.如權(quán)利要求15所述的攝像機(jī)微型組件，其特征在于，還具備在半導(dǎo)體基板(20)上經(jīng)絕緣膜(32)與上述第3半導(dǎo)體區(qū)域(26)相鄰地形成、至少在上述像素(15)的信號(hào)讀出期間內(nèi)按時(shí)序分別供給不同電壓、將積蓄于上述第3半導(dǎo)體區(qū)域(26)的信號(hào)電荷排出到上述半導(dǎo)體基板(20)的MOS型柵極(31)。
17.一種固體攝象裝置，其特征在于，具備半導(dǎo)體基板(20)、以及形成于上述半導(dǎo)體基板的多個(gè)像素，上述多個(gè)像素分別具有信號(hào)電荷的積蓄期間、信號(hào)讀出期間及信號(hào)電荷的排出期間、上述多個(gè)像素是具有下列部分的多個(gè)像素(1)形成于上述半導(dǎo)體基板上的第1導(dǎo)電型的第1半導(dǎo)體區(qū)域(21)、形成于上述第1半導(dǎo)體區(qū)域的表面區(qū)域的與上述第1導(dǎo)電型相反導(dǎo)電型的第2導(dǎo)電型的源區(qū)域(42)、與上述源區(qū)域相互分離形成在上述第1半導(dǎo)體區(qū)域的表面區(qū)域的第2導(dǎo)電型漏區(qū)域(41)、形成于上述源區(qū)域(42)與漏區(qū)域(41)間的上述第1半導(dǎo)體區(qū)域的表面區(qū)域、在上述像素中的信號(hào)電荷的積蓄期間、信號(hào)讀出期間及信號(hào)電荷的排出期間分別供給不同電壓的的第1導(dǎo)電型的第2半導(dǎo)體區(qū)域(43)及形成于上述第2半導(dǎo)體區(qū)域(43)下部的第1半導(dǎo)體區(qū)域(21)內(nèi)、且與上述第2半導(dǎo)體區(qū)域(43)電氣連接、積蓄與入射光對(duì)應(yīng)的信號(hào)電荷的第2導(dǎo)電型的第3半導(dǎo)體區(qū)域(44)。
18.如權(quán)利要求17所述的固體攝象裝置，其特征在于，上述漏區(qū)域(41)的一部位于上述半導(dǎo)體基板(20)的表面。
19.如權(quán)利要求17所述的固體攝象裝置，其特征在于，上述半導(dǎo)體基板(20)具有第2導(dǎo)電型、上述半導(dǎo)體基板(20)被固定于規(guī)定電位(GND)。
20.如權(quán)利要求17所述的固體攝象裝置，其特征在于，上述第2半導(dǎo)體區(qū)域(43)及上述第3半導(dǎo)體區(qū)域(44)圍著上述源區(qū)域(42)形成，且上述漏區(qū)域(41)圍著上述第2半導(dǎo)體區(qū)域(43)及上述第3半導(dǎo)體區(qū)域(44)形成。
21.如權(quán)利要求17所述的固體攝象裝置，其特征在于，對(duì)上述第2半導(dǎo)體區(qū)域(43)，在上述信號(hào)電荷的積蓄期間供給第1電壓、在上述信號(hào)讀出期間供給比上述第1電壓低的第2電壓、在上述信號(hào)電荷的排出期間供給比上述第2電壓高的第3電壓。
22.如權(quán)利要求17所述的固體攝象裝置，其特征在于，還具備與上述第3半導(dǎo)體區(qū)域(44)相鄰地形成于上述第1半導(dǎo)體區(qū)域(21)的表面區(qū)域的第1導(dǎo)電型的第4半導(dǎo)體區(qū)域(54)，及形成于上述第4半導(dǎo)體區(qū)域(54)的表面區(qū)域的第1導(dǎo)電型的第5半導(dǎo)體區(qū)域(55)。
23.如權(quán)利要求22所述的固體攝象裝置，其特征在于，上述漏區(qū)域(41)的一部分位于上述半導(dǎo)體基板(20)的表面。
24.如權(quán)利要求22所述的固體攝象裝置，其特征在于，上述半導(dǎo)體基板(20)具有第2導(dǎo)電型、上述半導(dǎo)體基板(20)被固定于規(guī)定的電位(GND)。
25.如權(quán)利要求22所述的固體攝象裝置，其特征在于，上述第2半導(dǎo)體區(qū)域(43)及上述第3半導(dǎo)體區(qū)域(44)圍著上述源區(qū)域(42)形成，且上述漏區(qū)域(41)圍著上述第2半導(dǎo)體區(qū)域(43)及上述第3半導(dǎo)體區(qū)域(44)形成。
26.如權(quán)利要求22所述的固體攝象裝置，其特征在于，對(duì)上述第2半導(dǎo)體區(qū)域(43)，在上述信號(hào)電荷的積蓄期間供給第1電壓、在上述信號(hào)讀出期間供給比上述第1電壓低的第2電壓、在上述信號(hào)電荷的排出期間供給比上述第2電壓低的第3電壓。
27.如權(quán)利要求22所述的固體攝象裝置，其特征在于，還具備與上述第4半導(dǎo)體區(qū)域(54)相鄰地形成第1導(dǎo)電型的第6半導(dǎo)體區(qū)域(53)。
28.一種攝像機(jī)微型組件，其特征在于，具備將入射光進(jìn)行光電轉(zhuǎn)換、把讀取的圖象信號(hào)作為數(shù)字信號(hào)輸出的攝象用的第1集成電路芯片(81)；接收從上述第1集成電路芯片輸出的數(shù)字信號(hào)、進(jìn)行各種信號(hào)處理并輸出數(shù)字圖象信號(hào)的信號(hào)處理用的第2集成電路芯片(82)、及配置于上述第1集成電路芯片的上部，使光照射到上述第1集成電路芯片表面的透鏡(94)，上述第1集成電路芯片(81)，包括半導(dǎo)體基板(20)及形成于上述半導(dǎo)體基板的多個(gè)像素，上述多個(gè)像素分別具有信號(hào)電荷的積蓄期間、信號(hào)讀出期間及信號(hào)電荷的排出期間、上述多個(gè)像素是分別具有下列部分的多個(gè)像素(1，15)形成于上述半導(dǎo)體基板上的第1導(dǎo)電型的第1半導(dǎo)體區(qū)域(21)、形成于上述第1半導(dǎo)體區(qū)域的表面區(qū)域與第1導(dǎo)電型相反導(dǎo)電型的第2導(dǎo)電型的源區(qū)域(42)、與上述源區(qū)域相互分離地形成于上述第1半導(dǎo)體區(qū)域的表面區(qū)域的第2導(dǎo)電型的漏區(qū)域(41)、形成在上述源區(qū)域(42)與漏區(qū)域(41)間的上述第1半導(dǎo)體區(qū)域(21)的表面區(qū)域、在上述像素中的信號(hào)電荷的積蓄期間、信號(hào)讀出期間及信號(hào)電荷的排出期間分別供給不同電壓的第1導(dǎo)電型的第2半導(dǎo)體區(qū)域(43)、形成于上述第2半導(dǎo)體區(qū)域(43)下部的第1半導(dǎo)體區(qū)域(21)、且與上述第2半導(dǎo)體區(qū)域(43)電氣連接、積蓄與入射光對(duì)應(yīng)的信號(hào)電荷的第2導(dǎo)電型的第3半導(dǎo)體區(qū)域(44)。
29.如權(quán)利要求28所述的攝像機(jī)微型組件，其特征在于，還具備與上述第3半導(dǎo)體區(qū)域(44)相鄰地形成于上述第1半導(dǎo)體區(qū)域(21)的表面區(qū)域、比上述第1半導(dǎo)體區(qū)域(21)雜質(zhì)濃度高的第1導(dǎo)電型的第4半導(dǎo)體區(qū)域(54)、及形成于第4半導(dǎo)體區(qū)域(54)的表面區(qū)域、比上述第1半導(dǎo)體區(qū)域(21)雜質(zhì)濃度高的第1導(dǎo)電型的第5半導(dǎo)體區(qū)域(55)。
30.一種固體攝象裝置，其特征在于，具備半導(dǎo)體基板(20)、形成于上述半導(dǎo)體基板的多個(gè)像素，上述多個(gè)像素分別具有信號(hào)電荷的積蓄期間、信號(hào)讀出期間及信號(hào)電荷的排出期間、上述多個(gè)像素是具有下列部分的多個(gè)像素(1)形成于上述半導(dǎo)體基板上的第1導(dǎo)電型的第1半導(dǎo)體區(qū)域(21)、形成于上述第1半導(dǎo)體區(qū)域的表面區(qū)域的與上述第1導(dǎo)電型相反導(dǎo)電型的第2導(dǎo)電型的源區(qū)域(42)、與上述源區(qū)域相互分離形成在上述第1半導(dǎo)體區(qū)域的表面區(qū)域的第2導(dǎo)電型漏區(qū)域(41)、形成于上述源區(qū)域(42)與漏區(qū)域(41)間的上述第1半導(dǎo)體區(qū)域(21)的表面區(qū)域、在上述像素的信號(hào)電荷的積蓄期間、信號(hào)讀出期間及信號(hào)電荷的排出期間分別供給不同電壓的第1導(dǎo)電型的第2半導(dǎo)體區(qū)域(43)及形成于上述第2半導(dǎo)體區(qū)域(43)下部的第1半導(dǎo)體區(qū)域(21)、且與上述第2半導(dǎo)體區(qū)域(43)電氣連接的第2導(dǎo)電型的第3半導(dǎo)體區(qū)域(44)、與上述第3半導(dǎo)體區(qū)域(44)相鄰地形成于上述第1半導(dǎo)體區(qū)域(21)的表面區(qū)域、比上述第1半導(dǎo)體區(qū)域(21)雜質(zhì)濃度高、至少在上述像素的信號(hào)讀出期間能分別按時(shí)序供給不同電壓的第1導(dǎo)電型的第4半導(dǎo)體區(qū)域(54)。
31.如權(quán)利要求30所述的固體攝象裝置，其特征在于，上述漏區(qū)域(41)的一部分位于上述半導(dǎo)體基板(20)的表面。
32.如權(quán)利要求30所述的固體攝象裝置，其特征在于，上述半導(dǎo)體基板(20)有第2導(dǎo)電型、上述半導(dǎo)體基板(20)被固定于規(guī)定的電位(GND)。
33.如權(quán)利要求30所述的固體攝象裝置，其特征在于，對(duì)上述第2半導(dǎo)體區(qū)域(43)，在上述信號(hào)電荷的積蓄期間供給第1電壓、在上述信號(hào)讀出期間供給比上述第1電壓低的第2電壓，且，對(duì)上述第4半導(dǎo)體區(qū)域(54)，從信號(hào)讀出期間即將開始前就開始供給第3電壓、從上述信號(hào)讀出期間即將終了前開始供給比上述第3電壓低的第4電壓。
34.一種攝像機(jī)微型組件，其特征在于，具備將入射光進(jìn)行光電轉(zhuǎn)換、把讀取的圖象信號(hào)作為數(shù)字信號(hào)輸出的攝象用的第1集成電路芯片(81)；接收從上述第1集成電路芯片輸出的數(shù)字信號(hào)、進(jìn)行各種信號(hào)處理并輸出數(shù)字圖象信號(hào)的信號(hào)處理用的第2集成電路芯片(82)、及配置于上述第1集成電路芯片的上部、使光照射到上述第1集成電路芯片表面的透鏡(94)，上述固體攝象用集成電路芯片(81)，包括半導(dǎo)體基板(20)及形成于上述半導(dǎo)體基板的多個(gè)像素，上述多個(gè)像素分別具有信號(hào)電荷的積蓄期間、信號(hào)讀出期間及信號(hào)電荷的排出期間、上述多個(gè)像素是具有下列部分的多個(gè)像素(1)形成于上述半導(dǎo)體基板上的第1導(dǎo)電型的第1半導(dǎo)體區(qū)域(21)、形成于上述第1半導(dǎo)體區(qū)域的表面區(qū)域的與第1導(dǎo)電型相反導(dǎo)電型的第2導(dǎo)電型的源區(qū)域(42)、與上述源區(qū)域相互分離地形成于上述第1半導(dǎo)體區(qū)域的表面區(qū)域的第2導(dǎo)電型的漏區(qū)域(41)、形成在上述源區(qū)域(42)與漏區(qū)域(41)間的上述第1半導(dǎo)體區(qū)域(21)的表面區(qū)域、在上述像素的信號(hào)電荷的積蓄期間、信號(hào)讀出期間及信號(hào)電荷的排出期間分別供給不同電壓的第1導(dǎo)電型的第2半導(dǎo)體區(qū)域(43)、形成于上述第2半導(dǎo)體區(qū)域(43)下部的第1半導(dǎo)體區(qū)域(21)、且與上述第2半導(dǎo)體區(qū)域(43)電氣連接的第2導(dǎo)電型的第3半導(dǎo)體區(qū)域(44)、與上述第3半導(dǎo)體區(qū)域(44)相鄰地形成于上述第1半導(dǎo)體區(qū)域(21)的表面區(qū)域、比上述第1半導(dǎo)體區(qū)域(21)雜質(zhì)濃度高、至少在上述像素的信號(hào)讀出期間能分別按時(shí)序供給不同電壓的第1導(dǎo)電型的第4半導(dǎo)體區(qū)域(54)。
全文摘要
一種以接合柵型場(chǎng)效應(yīng)晶體管作像素用的固體攝象裝置。在n型的第1半導(dǎo)體區(qū)域(21)的表面區(qū)域，n型的源區(qū)域(23)及漏區(qū)域(22)相互分離形成。與漏區(qū)域(22)連接的n型的第2半導(dǎo)體區(qū)域(24)形成于第1半導(dǎo)體區(qū)域(21)的表面區(qū)域。形成于第2半導(dǎo)體區(qū)域(24)下部的第1半導(dǎo)體區(qū)域(21)內(nèi)，與第2半導(dǎo)體區(qū)域(24)電氣連接，積蓄與入射光對(duì)應(yīng)的信號(hào)電荷的p型第3半導(dǎo)體區(qū)域(26)被形成。P型的第4半導(dǎo)體區(qū)域(25)形成于漏區(qū)域(22)與源區(qū)域(23)間的第1半導(dǎo)體區(qū)域(21)的表面區(qū)域。利用這些源區(qū)域(23)、漏區(qū)域(22)、第2半導(dǎo)體區(qū)域(24)及第3半導(dǎo)體區(qū)域(26)構(gòu)成像素，在這一像素的信號(hào)電荷積蓄期間、信號(hào)讀出期間及信號(hào)電荷排出期間分別向漏區(qū)域(22)供給不同電壓。
文檔編號(hào)H04N5/357GK1419295SQ0215068
公開日2003年5月21日 申請(qǐng)日期2002年11月13日 優(yōu)先權(quán)日2001年11月13日
發(fā)明者後藤浩成 申請(qǐng)人:株式會(huì)社東芝