本發(fā)明涉及半導(dǎo)體，尤其涉及一種半導(dǎo)體結(jié)構(gòu)及其制備方法、存儲器及電子設(shè)備。

背景技術(shù)：

1、動態(tài)隨機(jī)存取存儲器(dynamic?random?access?memory，dram)是目前的計(jì)算機(jī)、手機(jī)終端等電子產(chǎn)品中常見的組成器件。目前常見的動態(tài)隨機(jī)存取存儲器中通常采用1t1c(1transistor?1capacitor)的結(jié)構(gòu)，即一個(gè)存儲單元中含有一個(gè)晶體管和一個(gè)電容器，其中電容器用于存儲數(shù)據(jù)。在讀取數(shù)據(jù)時(shí)會消耗電容器的電荷量，且電容器自身也會漏電，因此需要不斷地刷新電容器中的電荷，這導(dǎo)致其功耗較大。

2、2t0c(2transistor?0capacitor)是一種無電容存儲結(jié)構(gòu)，在該結(jié)構(gòu)中，一個(gè)存儲單元含有兩個(gè)晶體管，其中一個(gè)晶體管的柵電容用于存儲信息。由于這種結(jié)構(gòu)能夠規(guī)避傳統(tǒng)技術(shù)中的電容器所帶來的問題，因此也開始受到重視。但是目前基于該結(jié)構(gòu)的器件的密度仍然有待于進(jìn)一步提高。

技術(shù)實(shí)現(xiàn)思路

1、基于此，為了提高該半導(dǎo)體器件的密度，有必要提供一種半導(dǎo)體結(jié)構(gòu)。進(jìn)一步地，提供一種該半導(dǎo)體結(jié)構(gòu)的制備方法、存儲器以及電子器件。

2、根據(jù)本公開的一些實(shí)施例，提供了一種半導(dǎo)體結(jié)構(gòu)，其包括：第一溝道層、第二溝道層、第一柵介質(zhì)層、第二底柵介質(zhì)層、第二頂柵介質(zhì)層、第一電極、第二電極、第三電極、第四電極和第五電極；

3、所述第一電極設(shè)置于襯底上，所述第一柵介質(zhì)層和所述第一溝道層依次層疊設(shè)置于所述第一電極上，所述第二電極與所述第三電極均電連接于所述第一溝道層，且所述第二電極與所述第三電極橫向間隔設(shè)置；

4、所述第二底柵介質(zhì)層、所述第二溝道層和所述第二頂柵介質(zhì)層依次層疊設(shè)置于所述第三電極上，所述第四電極設(shè)置于所述第二頂柵介質(zhì)層上，所述第二電極與所述第五電極電連接于所述第二溝道層的不同區(qū)域且間隔設(shè)置。

5、在本公開的一些實(shí)施例中，所述第二電極和所述第三電極均設(shè)置于所述第一溝道層遠(yuǎn)離所述襯底的一側(cè)，且所述第二溝道層設(shè)置于所述第二電極和所述第五電極之間。

6、在本公開的一些實(shí)施例中，所述第三電極、所述第四電極、所述第五電極與所述第二溝道層組成一組功能組件，所述半導(dǎo)體結(jié)構(gòu)包括多組間隔設(shè)置的所述功能組件，所述第二電極設(shè)置于相鄰的兩組所述功能組件之間，且所述第二電極電連接于兩組所述功能組件中的兩個(gè)所述第二溝道層。

7、在本公開的一些實(shí)施例中，位于所述第二電極兩側(cè)的兩個(gè)所述第三電極設(shè)置于同一個(gè)所述第一溝道層上，所述第一電極也有兩個(gè)，兩個(gè)所述第一電極間隔設(shè)置，所述第一溝道層設(shè)置于兩個(gè)所述第一電極遠(yuǎn)離所述襯底的一側(cè)。

8、在本公開的一些實(shí)施例中，所述半導(dǎo)體結(jié)構(gòu)還包括第一介質(zhì)層，所述第一介質(zhì)層設(shè)置于所述襯底與所述第一柵介質(zhì)層之間，且所述第一電極位于所述第一介質(zhì)層遠(yuǎn)離襯底一側(cè)的凹陷區(qū)域內(nèi)。

9、在本公開的一些實(shí)施例中，所述第二電極包括第一導(dǎo)電層和第二導(dǎo)電層，所述第一導(dǎo)電層和所述第二導(dǎo)電層依次層疊設(shè)置于所述第一溝道層上，所述第二導(dǎo)電層的底面低于所述第二溝道層的底面，所述第二導(dǎo)電層的頂面高于所述第二溝道層的頂面，所述第二導(dǎo)電層的兩側(cè)突出于所述第一導(dǎo)電層的兩側(cè)。

10、在本公開的一些實(shí)施例中，所述半導(dǎo)體結(jié)構(gòu)還包括位線導(dǎo)電層，所述位線導(dǎo)電層設(shè)置于所述第二電極上且電連接于所述第二電極。

11、在本公開的一些實(shí)施例中，所述第一溝道層的材料和/或所述第二溝道層的材料包括帶隙大于2ev的金屬氧化物半導(dǎo)體材料。

12、進(jìn)一步地，本公開還提供了一種如上述實(shí)施例所述的半導(dǎo)體結(jié)構(gòu)的制備方法，其包括如下步驟：

13、在所述襯底上制備所述第一電極；

14、在所述第一電極上依次制備所述第一柵介質(zhì)層以及所述第一溝道層；

15、在所述第一溝道層上制備第一導(dǎo)電層和所述第三電極；

16、在所述第三電極上依次制備所述第二底柵介質(zhì)層、所述第二溝道層、所述第二頂柵介質(zhì)層和所述第四電極，所述第二溝道層的側(cè)邊露出有所述第一導(dǎo)電層；

17、在所述第一導(dǎo)電層上制備第二導(dǎo)電層，并在所述第二溝道層遠(yuǎn)離所述第二導(dǎo)電層的一側(cè)制備所述第五電極，所述第二電極包括所述第一導(dǎo)電層和所述第二導(dǎo)電層。

18、在本公開的一些實(shí)施例中，在所述第一溝道層上制備第一導(dǎo)電層和所述第三電極的步驟中，制備兩個(gè)分別設(shè)置于所述第一導(dǎo)電層兩側(cè)的所述第三電極；

19、在所述第三電極上依次制備所述第二底柵介質(zhì)層、所述第二溝道層、所述第二頂柵介質(zhì)層和所述第四電極的步驟包括：

20、于所述第一導(dǎo)電層上和兩個(gè)所述第三電極上依次制備底柵介質(zhì)材料層、第二溝道材料層和頂柵介質(zhì)材料層；

21、在所述頂柵介質(zhì)材料層上制備兩個(gè)間隔設(shè)置的所述第四電極；以及，

22、依次刻蝕位于所述第一導(dǎo)電層上方的所述頂柵介質(zhì)材料層、所述第二溝道材料層以及所述底柵介質(zhì)材料層，形成露出所述第一導(dǎo)電層的電極開口，并于所述電極開口兩側(cè)分別形成兩個(gè)所述第二頂柵介質(zhì)層、兩個(gè)所述第二溝道層以及兩個(gè)所述第二頂柵介質(zhì)層，兩個(gè)所述第四電極分別設(shè)置于兩個(gè)所述第二頂柵介質(zhì)層上。

23、在本公開的一些實(shí)施例中，所述第二導(dǎo)電層制備于所述電極開口中，所述第二導(dǎo)電層的兩側(cè)突出于所述第一導(dǎo)電層的兩側(cè)。

24、在本公開的一些實(shí)施例中，在所述襯底上制備所述第一電極的步驟包括：在所述襯底上制備兩個(gè)間隔設(shè)置的第一電極；所述第一柵介質(zhì)層和所述第一溝道層覆蓋于兩個(gè)所述第一電極上。

25、在本公開的一些實(shí)施例中，在所述第一溝道層上制備第一導(dǎo)電層和所述第三電極的步驟包括：

26、在所述第一溝道層上制備圖案化的第二介質(zhì)層；

27、基于所述第二介質(zhì)層的圖案，在所述第一溝道層上沉積所述第一導(dǎo)電層的材料與所述第三電極的材料，以分別形成所述第一導(dǎo)電層和所述第三電極；

28、對所述第二介質(zhì)層的頂面、所述第一導(dǎo)電層的頂面與所述第三電極的頂面進(jìn)行齊平處理，以使得所述第二介質(zhì)層的頂面、所述第一導(dǎo)電層的頂面與所述第三電極的頂面齊平。

29、進(jìn)一步地，本公開還提供了一種存儲器，其包括根據(jù)上述任一實(shí)施例所述的半導(dǎo)體結(jié)構(gòu)。

30、進(jìn)一步地，本公開還提供了一種電子設(shè)備，其包括根據(jù)上述任一實(shí)施例所述的存儲器。

31、該半導(dǎo)體結(jié)構(gòu)中包括存儲單元，存儲單元中包括兩個(gè)晶體管，為了便于說明，本公開采用第一晶體管和第二晶體管作為說明。第一溝道層作為第一晶體管的溝道，第一電極作為第一晶體管的柵極，第二電極與第三電極作為該第一晶體管的源漏極。第二溝道層作為第二晶體管的溝道，第二晶體管中包括兩個(gè)柵極，第三電極和第四電極作為第二晶體管的兩個(gè)柵極，第二電極和第五電極作為第二晶體管的源漏極。在該半導(dǎo)體結(jié)構(gòu)中，第三電極作為第二晶體管的柵極，因此可以作為該半導(dǎo)體結(jié)構(gòu)中的存儲節(jié)點(diǎn)。

32、與傳統(tǒng)技術(shù)中存在明顯不同的是，本公開提供的半導(dǎo)體結(jié)構(gòu)將第二晶體管設(shè)計(jì)為雙柵結(jié)構(gòu)，從而使得第二電極能夠同時(shí)作為第一晶體管和第二晶體管的源漏極。因此第二電極既可以參與寫入又可以參與讀取，這使得該半導(dǎo)體結(jié)構(gòu)中僅需要一條與第二電極連接的位線即能夠同時(shí)實(shí)現(xiàn)寫入和讀取的功能。相較于傳統(tǒng)技術(shù)，該半導(dǎo)體結(jié)構(gòu)能夠減少一條位線，因此能夠節(jié)約一條位線所需的空間和相關(guān)制備工藝，進(jìn)而能夠進(jìn)一步提高晶體管的設(shè)計(jì)密度，同時(shí)也能夠簡化制備工藝。進(jìn)一步地，采用兩個(gè)柵極控制第二晶體管，還能夠使得該半導(dǎo)體結(jié)構(gòu)的讀取操作更為靈活。

33、上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，并可依照說明書的內(nèi)容予以實(shí)施，以下以本發(fā)明的較佳實(shí)施例并配合附圖詳細(xì)說明如后。