本公開涉及半導體，具體而言，涉及一種半導體結(jié)構(gòu)及其形成方法、存儲器。

背景技術(shù)：

1、動態(tài)隨機存儲器(dynamic?random?access?memory，dram)因具有體積小、集成化程度高及傳輸速度快等優(yōu)點，被廣泛應用于手機、平板電腦等移動設備中。電容接觸結(jié)構(gòu)作為dram的核心部件，對器件的電性能有著至關(guān)重要的作用。然而，目前在電容接觸結(jié)構(gòu)及其之間的絕緣層制程過程中，受制程工藝限制易出現(xiàn)結(jié)構(gòu)缺陷，產(chǎn)品良率較低。

2、需要說明的是，在上述背景技術(shù)部分公開的信息僅用于加強對本公開的背景的理解，因此可以包括不構(gòu)成對本領域普通技術(shù)人員已知的現(xiàn)有技術(shù)的信息。

技術(shù)實現(xiàn)思路

1、有鑒于此，本公開提供一種半導體結(jié)構(gòu)及其形成方法、存儲器，可降低絕緣層中產(chǎn)生空隙的概率，提高產(chǎn)品良率。

2、根據(jù)本公開的一個方面，提供一種半導體結(jié)構(gòu)的形成方法，包括：

3、提供初始半導體結(jié)構(gòu)，所述初始半導體結(jié)構(gòu)包括襯底和初始位線結(jié)構(gòu)，所述襯底包括多個有源區(qū)，所述有源區(qū)包括第一摻雜區(qū)和第二摻雜區(qū)，所述初始位線結(jié)構(gòu)與所述第一摻雜區(qū)電連接，所述初始位線結(jié)構(gòu)的至少一側(cè)具有露出所述第二摻雜區(qū)的頂部的第一窗口；

4、形成覆蓋所述初始半導體結(jié)構(gòu)的接觸材料層，所述接觸材料層填滿所述第一窗口；

5、在所述接觸材料層的表面形成犧牲層；

6、對所述犧牲層及所述接觸材料層進行蝕刻，以形成多個間隔分布的犧牲部以及多個分別位于所述犧牲部下方的導電接觸部；所述導電接觸部與所述第二摻雜區(qū)電連接；且相鄰的兩個所述犧牲部之間的間距大于其下方的兩個所述導電接觸部之間的間距；

7、形成填滿各所述導電接觸部之間的間隙的絕緣層。

8、在本公開的一種示例性實施例中，形成所述犧牲部和所述導電接觸部，包括：

9、對所述犧牲層進行蝕刻，以形成多個間隔分布的犧牲部；

10、以所述犧牲部為掩膜對所述接觸材料層進行蝕刻，以形成多個間隔分布的導電接觸部，所述導電接觸部在所述襯底上的正投影與所述第二摻雜區(qū)至少部分重合，所述犧牲部在所述襯底上的正投影在所述導電接觸部在所述襯底上的正投影之內(nèi)。

11、在本公開的一種示例性實施例中，所述導電接觸部之間的間距為15nm～30nm，所述犧牲部之間的間距為20nm～35nm。

12、在本公開的一種示例性實施例中，形成所述絕緣層包括：

13、在所述犧牲部、所述導電接觸部以及所述襯底共同構(gòu)成的結(jié)構(gòu)的表面形成絕緣材料層，所述絕緣材料層填滿各所述導電接觸部之間的間隙以及各所述犧牲部之間的間隙；

14、對所述絕緣材料層的表面進行平坦化處理，以去除位于所述犧牲部表面的所述絕緣材料層，并使剩余的所述絕緣材料層的表面與所述犧牲部的頂面齊平，將剩余的所述絕緣材料層作為絕緣層，所述絕緣層包括填充相鄰兩個所述犧牲部之間的間隙的第一部分以及填充相鄰兩個所述導電接觸部之間的間隙的第二部分；在平行于所述襯底的方向上，所述第一部分的寬度大于所述第二部分的寬度。

15、在本公開的一種示例性實施例中，所述形成方法還包括：

16、去除所述犧牲部，以露出所述導電接觸部的表面；

17、對所述導電接觸部進行回蝕刻，以形成導電接觸層；

18、在所述導電接觸層的表面形成導電層。

19、在本公開的一種示例性實施例中，所述初始位線結(jié)構(gòu)包括位線導電結(jié)構(gòu)和覆蓋于所述位線導電結(jié)構(gòu)的頂部及側(cè)壁的位線隔離層，所述導電接觸層的頂部高于所述位線導電結(jié)構(gòu)的頂部，在形成所述導電層之前，所述形成方法還包括：

20、對所述絕緣層和未被所述導電接觸層覆蓋的所述位線隔離層進行等向蝕刻，以形成第二窗口；

21、所述在所述導電接觸層的表面形成導電層，包括：

22、在所述第二窗口內(nèi)形成所述導電層。

23、在本公開的一種示例性實施例中，形成所述導電層包括：

24、在所述導電接觸層、剩余的所述絕緣層和剩余的所述位線隔離層的表面形成導電材料層，所述導電材料層填滿所述第二窗口；

25、對所述導電材料層的表面進行平坦化處理；

26、對所述導電材料層進行蝕刻，以形成多個間隔分布的所述導電層。

27、在本公開的一種示例性實施例中，所述犧牲部和所述導電接觸部在所述襯底上的正投影均呈條狀，所述導電接觸部在所述襯底上的正投影覆蓋多個所述有源區(qū)的所述第二摻雜區(qū)。

28、在本公開的一種示例性實施例中，所述犧牲部和所述導電接觸部均呈陣列分布，各所述導電接觸部分別與不同的所述第二摻雜區(qū)接觸連接。

29、根據(jù)本公開的一個方面，提供一種半導體結(jié)構(gòu)，包括：

30、初始半導體結(jié)構(gòu)，所述初始半導體結(jié)構(gòu)包括襯底和初始位線結(jié)構(gòu)，所述襯底包括多個有源區(qū)，所述有源區(qū)包括第一摻雜區(qū)和第二摻雜區(qū)，所述初始位線結(jié)構(gòu)與所述第一摻雜區(qū)電連接，所述初始位線結(jié)構(gòu)的至少一側(cè)具有露出所述第二摻雜區(qū)的頂部的第一窗口；

31、多個導電接觸部，均通過所述第一窗口與所述第二摻雜區(qū)電連接；

32、多個犧牲部，一一對應的位于各所述導電接觸部的表面，且相鄰的兩個所述犧牲部之間的間距大于其下方的兩個所述導電接觸部之間的間距；

33、絕緣層，填滿各所述導電接觸部之間的間隙。

34、在本公開的一種示例性實施例中，所述絕緣層還填滿各所述犧牲部之間的間隙，所述絕緣層包括填充相鄰兩個所述犧牲部之間的間隙的第一部分以及填充相鄰兩個所述導電接觸部之間的間隙的第二部分；在平行于所述襯底的方向上，所述第一部分的寬度大于所述第二部分的寬度。

35、在本公開的一種示例性實施例中，所述導電接觸部之間的間距為15nm～30nm，所述犧牲部之間的間距為20nm～35nm。

36、在本公開的一種示例性實施例中，所述犧牲部和所述導電接觸部在所述襯底上的正投影均呈條狀，所述導電接觸部在所述襯底上的正投影覆蓋多個所述有源區(qū)的所述第二摻雜區(qū)。

37、在本公開的一種示例性實施例中，所述犧牲部和所述導電接觸部均呈陣列分布，各所述導電接觸部分別與不同的所述第二摻雜區(qū)接觸連接。

38、根據(jù)本公開的一個方面，提供一種存儲器，包括由上述任意一項所述的半導體結(jié)構(gòu)的形成方法形成的半導體結(jié)構(gòu)。

39、本公開的半導體結(jié)構(gòu)及其形成方法、存儲器，可先在預先定義好的第一窗口內(nèi)形成接觸材料層，在此過程中，由于第一窗口相對較大，在形成接觸材料層的過程中其內(nèi)部不易出現(xiàn)空隙，有助于減小接觸材料層的接觸電阻，進而提高產(chǎn)品良率。同時，由于相鄰的兩個犧牲部之間的間距大于其下方的兩個導電接觸部之間的間距，進而在形成絕緣層的過程中，用于形成絕緣層的材料更容易填滿，且不易提前封口，有助于降低絕緣層內(nèi)產(chǎn)生空隙的概率，進而降低了后續(xù)填充導電材料層的過程中填充絕緣層內(nèi)的空隙而發(fā)生漏電的概率。

40、應當理解的是，以上的一般描述和后文的細節(jié)描述僅是示例性和解釋性的，并不能限制本公開。