本發(fā)明主要涉及一鎖相回路技術(shù)，特別涉及藉由切換至小數(shù)分頻器以降低差異積分調(diào)制器(delta-sigmamodulator，dsm)所引入的量化噪聲的鎖相回路技術(shù)。

背景技術(shù)：

鎖相回路(phaselockedloop，pll)電路是一種反饋控制系統(tǒng)，且其普遍地使用在集成電路以及電子裝置中。鎖相回路主要功能是改變壓控振蕩器的振蕩頻率，使反饋信號去追蹤參考信號的相位，以使得反饋信號能夠和參考信號達成頻率和相位的同步。

圖1是顯示傳統(tǒng)的鎖相回路100的方塊圖。如圖1所示，傳統(tǒng)的鎖相回路100中可包括了鑒頻鑒相器(phasefrequencydetector，pfd)110、電荷泵(chargepump，cp)120、環(huán)路濾波器(loopfilter，lf)130、壓控振蕩器(voltagecontroloscillator，vco)140、差異積分調(diào)制器(delta-sigmamodulator，dsm)150以及分頻器(frequencydivider)160。

如圖1所示，傳統(tǒng)的鎖相回路會加入差異積分調(diào)制器。差異積分調(diào)制器的作用是以較高的速率進行采樣，根據(jù)該差異積分調(diào)制器的類型輸出在某一區(qū)間內(nèi)變化的數(shù)字輸出值，以該變化的數(shù)字輸出值作為整數(shù)分頻器的分頻比輸入信號，一次一次地進行整數(shù)分頻，經(jīng)過積累使時鐘信號fbclk趨近于鎖相回路的輸入時鐘信號fin。差異積分調(diào)制器還將量化噪聲推向高頻，使其容易被低通濾波器所過濾，但由于整數(shù)分頻器本身具有一定的低通特性，所以一般不再另外利用低通濾波器處理高頻的量化噪聲，故而使用差異積分調(diào)制器的鎖相回路仍然存在大量的量化噪聲，影響鎖相回路的效能。

技術(shù)實現(xiàn)要素：

有鑒于上述現(xiàn)有技術(shù)的問題，本發(fā)明提供了藉由切換至小數(shù)分頻器以降低差異積分調(diào)制器所引入的量化噪聲的鎖相回路和降低量化噪聲的方法。

根據(jù)本發(fā)明的一實施例提供了一種鎖相回路。上述鎖相回路中包括差異積分調(diào)制器、譯碼器以及分頻器。上述譯碼器耦接上述差異積分調(diào)制器，以及產(chǎn)生中間分頻比的整數(shù)位以及中間分頻比的小數(shù)位。上述分頻器耦接上述譯碼器，以接收上述中間分頻比的整數(shù)位和上述中間分頻比的小數(shù)位。上述分頻器根據(jù)控制信號切換至整數(shù)分頻模式或小數(shù)分頻模式。

根據(jù)本發(fā)明一些實施例，上述譯碼器包括第一譯碼器和第二譯碼器。第一譯碼器耦接上述差異積分調(diào)制器，且產(chǎn)生上述差異積分調(diào)制器的輸入信號。第二譯碼器耦接上述差異積分調(diào)制器、接收上述差異積分調(diào)制器的輸出信號，以及產(chǎn)生上述中間分頻比的整數(shù)位和上述中間分頻比的小數(shù)位。根據(jù)本發(fā)明一些實施例，第一譯碼器具乘法電路，以及上述第二譯碼器具有除法電路。

根據(jù)本發(fā)明一些實施例，上述分頻器包括整數(shù)分頻器以及分頻器時鐘產(chǎn)生電路。整數(shù)分頻器接收上述中間分頻比的整數(shù)位。分頻器時鐘產(chǎn)生電路接收上述中間分頻比的小數(shù)位，以及上述控制信號。

本發(fā)明的一實施例提供了一種分頻器。上述分頻器包括整數(shù)分頻器以及分頻器時鐘產(chǎn)生電路。整數(shù)分頻器接收中間分頻比的整數(shù)位。分頻器時鐘產(chǎn)生電路耦接至上述整數(shù)分頻器，以及接收中間分頻比的小數(shù)位和控制信號。

本發(fā)明的一實施例提供了一種降低量化噪聲的方法。上述降低量化噪聲的方法適用于鎖相回路。上述降低量化噪聲的方法的步驟包括，藉由第一譯碼器產(chǎn)生差異積分調(diào)制器的輸入信號；藉由第二譯碼器接收上述差異積分調(diào)制器的輸出信號，以產(chǎn)生中間分頻比的整數(shù)位和中間分頻比的小數(shù)位；傳送上述中間分頻比的整數(shù)位和上述中間分頻比的小數(shù)位至分頻器；以及根據(jù)控制信號，決定上述分頻器切換至整數(shù)分頻模式或小數(shù)分頻模式。

本發(fā)明的一實施例提供了一種降低量化噪聲的方法。上述降低量化噪聲的方法適用于分頻器。上述降低量化噪聲的方法的步驟包括，從譯碼器接收中間分頻比的整數(shù)位和中間分頻比的小數(shù)位；以及根據(jù)控制信號，決定上述分頻器切換至整數(shù)分頻模式或小數(shù)分頻模式。

關(guān)于本發(fā)明其他附加的特征與優(yōu)點，本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可根據(jù)本申請實施方法中所公開的裝置和方法，做些許的更動與潤飾而得到。

附圖說明

圖1是顯示已知技術(shù)的鎖相回路100的方塊圖。

圖2是顯示根據(jù)本發(fā)明的一實施例所述的鎖相回路200的方塊圖。

圖3是顯示根據(jù)本發(fā)明的另一實施例所述的鎖相回路(phase-lockedloops，pll)電路300的方塊圖

圖4是顯示根據(jù)本發(fā)明的一實施例所述的分頻器280的方塊圖。

圖5是顯示根據(jù)本發(fā)明的一實施例所述的分頻器時鐘產(chǎn)生電路282的電路圖。

圖6是顯示根據(jù)本發(fā)明的一實施例所述的一信號波形圖。

圖7是顯示根據(jù)本發(fā)明一實施例所述的降低量化噪聲方法的流程圖600。

圖8是顯示根據(jù)本發(fā)明一實施例所述的降低量化噪聲方法的流程圖700。

具體實施方式

本章節(jié)所敘述的是實施本發(fā)明的最佳方式，目的在于說明本發(fā)明的精神而非用以限定本發(fā)明的保護范圍，本發(fā)明的保護范圍當(dāng)視所附權(quán)利要求書界定范圍為準(zhǔn)。

圖2是顯示根據(jù)本發(fā)明的一實施例所述的鎖相回路(phase-lockedloops，pll)電路200的方塊圖。如圖2所示，鎖相回路200中可包括了鑒頻鑒相器(phasefrequencydetector，pfd)210、電荷泵(chargepump，cp)220、環(huán)路濾波器(loopfilter，lf)230、壓控振蕩器(voltagecontroloscillator，vco)240、第一譯碼器250、差異積分調(diào)制器(delta-sigmamodulator，dsm)260、第二譯碼器270以及分頻器(frequencydivider)280。需要注意的是，在圖2中的方塊圖，僅為了方便說明本發(fā)明的實施例，本發(fā)明并不以此為限。

鎖相回路200的鑒頻鑒相器210、電荷泵220以及環(huán)路濾波器230的操作類似傳統(tǒng)的鎖相回路的架構(gòu)，在本發(fā)明中就不再贅述。

根據(jù)本發(fā)明的一實施例，第一譯碼器250接收一理論分頻比div，以下為方便表述，將理論分頻比div分為整數(shù)位div_m和小數(shù)位div_n。舉例來說，若理論分頻比為5.4，則其整數(shù)位div_m為5，小數(shù)位div_n為4，整數(shù)位div_m和小數(shù)位div_n經(jīng)第一譯碼器250處理產(chǎn)生差異積分調(diào)制器260的輸入信號dsmin，該信號dsmin經(jīng)差異積分調(diào)制器260處理后產(chǎn)生信號dsmout，差異積分調(diào)制器260的作用是以較高的速率對信號dsmin進行采樣，輸出變化的數(shù)字輸出值，例如當(dāng)差異積分調(diào)制器260為3階4級差異積分調(diào)制器，則輸出信號dsmout取[dsmin-4，dsmin+3]區(qū)間內(nèi)的整數(shù)，并將該整數(shù)輸出信號dsmout傳送給第二譯碼器270，在本發(fā)明的其他實施例中，差異積分調(diào)制器260可以是任意階任意級。

第一譯碼器250包括乘以2的乘法電路，此時當(dāng)div_n小于等于4，dsmin整數(shù)位的最后一位恒為二進制0；當(dāng)div_n大于等于5，dsmin整數(shù)位的最后一位恒為二進制1。舉例來說，若理論分頻比div等于5.4，則其小數(shù)位div_n等于4，理論分頻比div為二進制的0101.011……，經(jīng)第一譯碼器250乘以2的乘法電路處理，輸出信號dsmin等于二進制值1010.11……，若理論分頻比div等于5.5，div_n等于5，理論分頻比div為二進制的0101.1經(jīng)第一譯碼器250乘以2的乘法電路處理，輸出信號dsmin等于二進制值1011。若差異積分調(diào)制器260取3階4級差異積分調(diào)制器，則輸出信號dsmout取[dsmin-4，dsmin+3]區(qū)間內(nèi)的整數(shù)，并將該整數(shù)輸出信號dsmout傳送給第二譯碼器270。

第二譯碼器270包括除以2的除法電路，該除法電路和上述乘法電路具有對應(yīng)關(guān)系，例如當(dāng)乘法電路是一乘以2的乘法電路時，除法電路是一除以2的除法電路，在本發(fā)明的其他實施例中，第一譯碼器250和第二譯碼器270也可以包括其他存在對應(yīng)關(guān)系的乘法電路和除法電路。

整數(shù)輸出信號dsmout經(jīng)第二譯碼器270的處理后產(chǎn)生中間分頻比的整數(shù)位n以及中間分頻比的小數(shù)位s，第二譯碼器270將中間分頻比的整數(shù)位n以及中間分頻比的小數(shù)位s傳送給分頻器280。中間分頻比的整數(shù)位n是信號dsmout經(jīng)第二譯碼器270的除法電路處理所出結(jié)果的整數(shù)部分；中間分頻比的小數(shù)位s是信號dsmout經(jīng)第二譯碼器270的除法電路處理所出結(jié)果的小數(shù)部分，舉例來說，若信號dsmin等于二進制值1010.11……，經(jīng)3階4級差異積分調(diào)制器260處理，輸出信號dsmout取[dsmin-4，dsmin+3]區(qū)間內(nèi)的整數(shù)，例如當(dāng)信號dsmout等于二進制值1010，經(jīng)第二譯碼器270的除法電路處理，二進制值1010右移1位，中間分頻比的整數(shù)位n為二進制值0101，中間分頻比的小數(shù)位s為1位二進制值0，當(dāng)dsmout等于二進制值1011，經(jīng)第二譯碼器270的除法電路處理，二進制值1011右移1位，則中間分頻比的整數(shù)位n為二進制值0101，中間分頻比的小數(shù)位s為1位二進制值1。

在本發(fā)明的其他實施例中，第一譯碼器250和第二譯碼器270也可以包括其他存在對應(yīng)關(guān)系的乘法電路和除法電路，例如當(dāng)?shù)谝蛔g碼器250包括乘以4的乘法電路和第二譯碼器270包括除以4的除法電路，則對應(yīng)的二進制數(shù)據(jù)的乘法和除法需要左移2位和右移2位，對應(yīng)的中間分頻比的小數(shù)位s為2位二進制值。中間分頻比的小數(shù)位s的位數(shù)取決于第一譯碼器250所包含的乘法電路和第二譯碼器270所包含的除法電路。

在本發(fā)明的另一實施例中，為方便操作，中間分頻比的小數(shù)位s還可以某一值減去信號dsmout經(jīng)第二譯碼器270的除法電路處理所出結(jié)果的小數(shù)部分，例如當(dāng)中間分頻比的小數(shù)位s為1位二進制數(shù)，該某一值為2，則中間分頻比的小數(shù)位s被另賦值為01，或10，如出現(xiàn)其他例如00或11的值，則判定為運行錯誤。

圖3是顯示根據(jù)本發(fā)明的另一實施例所述的鎖相回路(phase-lockedloops，pll)電路300的方塊圖,如圖3所示，鎖相回路300中可包括了鑒頻鑒相器(phasefrequencydetector，pfd)310、電荷泵(chargepump，cp)320、環(huán)路濾波器(loopfilter，lf)330、壓控振蕩器(voltagecontroloscillator，vco)340、差異積分調(diào)制器(delta-sigmamodulator，dsm)350、譯碼器360以及分頻器(frequencydivider)370。

與圖2所示實施例不同的是，該實施例將圖2中的第一譯碼器250及第二譯碼器270整合至譯碼器350，使譯碼器350同時兼具第一譯碼器250及第二譯碼器270的功能，接收信號div_m和信號div_n,處理產(chǎn)生信號dsmin并輸出至差異積分調(diào)制器360；接收信號dsmout，處理產(chǎn)生中間分頻比的整數(shù)位n和中間分頻比的小數(shù)位s并輸出至分頻器370。

圖4是根據(jù)本發(fā)明的一實施例所述的分頻器280的方塊圖。如圖4所示，分頻器280包括整數(shù)分頻器281以及分頻器時鐘產(chǎn)生電路282。

整數(shù)分頻器281是整數(shù)分頻器。根據(jù)本發(fā)明的一實施例，整數(shù)分頻器281接收第二譯碼器270輸出的分頻比的整數(shù)位n，以及分頻器時鐘產(chǎn)生電路282輸出的時鐘信號clk1，并輸出致能信號en至分頻器時鐘產(chǎn)生電路282，以及時鐘信號fbclk至相位頻率檢測器210。

根據(jù)本發(fā)明的一實施例，分頻器時鐘產(chǎn)生電路282接收信號smode，并根據(jù)信號smode控制分頻器280在整數(shù)分頻模式或小數(shù)分頻模式之間切換。當(dāng)控制信號smode等于0，關(guān)停分頻器時鐘產(chǎn)生電路282部分功能，分頻器280切換至整數(shù)分頻模式。當(dāng)控制信號smode等于1，啟動分頻器時鐘產(chǎn)生電路282全部功能，分頻器280則會切換至小數(shù)分頻模式。根據(jù)本發(fā)明的一實施例，控制信號smode由外部電路所提供，控制信號smode由使用者依需求設(shè)定。

當(dāng)分頻器280切換至整數(shù)分頻模式時，分頻器時鐘產(chǎn)生電路282處于部分致能狀態(tài)，分頻器時鐘產(chǎn)生電路282輸出的時鐘信號clk1是通過多路選擇器采集的壓控振蕩器240的輸出信號，即時鐘信號clk1等于壓控振蕩器240輸出的某一路時鐘信號，并傳至整數(shù)分頻器281。也就是說，當(dāng)分頻器280切換至整數(shù)分頻模式，分頻器280可以視作僅有整數(shù)分頻器281。

根據(jù)本發(fā)明的一實施例，當(dāng)分頻器280切換至整數(shù)分頻模式，整數(shù)分頻器281接收到分頻比的整數(shù)位n，該整數(shù)分頻器281從0開始對時鐘信號clk1的上升沿進行計數(shù)，當(dāng)計數(shù)值等于分頻比的整數(shù)位n時，輸出致能信號en產(chǎn)生一脈沖，并給整數(shù)分頻器281一個復(fù)位信號，使之從0開始重新計數(shù)。

當(dāng)分頻器280切換至小數(shù)分頻模式時，分頻器時鐘產(chǎn)生電路282處于完全致能狀態(tài)。也就是說，當(dāng)分頻器280切換至小數(shù)分頻模式時，整數(shù)分頻器281結(jié)合分頻器時鐘產(chǎn)生電路282即可視為小數(shù)分頻器。當(dāng)分頻器280切換至小數(shù)分頻模式時，整數(shù)分頻器輸出致能信號en作用于分頻器時鐘產(chǎn)生電路282，并從分頻器時鐘產(chǎn)生電路282接收時鐘信號clk1，以進行小數(shù)分頻操作。

分頻器時鐘產(chǎn)生電路282利用由壓控振蕩器240產(chǎn)生的至少一個時鐘信號vcoclk，要使分頻器280的中間分頻比包含于以分頻比的整數(shù)位n為起點、1/2^n-1(n為自然數(shù))為步長、以n+1為終點的集合，分頻器時鐘產(chǎn)生電路282需要利用2^n-1個時鐘信號，且2^n-1個時鐘信號是等相位間隔的，該相位間隔為2π/2^n-1。在一實施例中，要實現(xiàn)兼容整數(shù)和半整數(shù)分頻的小數(shù)分頻器，即要使分頻器280的分頻比包含于集合{n，n+1/2，n+1}，時鐘產(chǎn)生電路282需要利用由壓控振蕩器240產(chǎn)生的第一時鐘信號vcoclk1和第二時鐘信號vcoclk2，第一時鐘信號vcoclk1與第二時鐘信號vcoclk2反相。另一實施例中，要使分頻器280的分頻比包含于{n，n+1/4，n+1/2，n+3/4，n+1}的集合，即分頻器280的分頻比為{n，n+1/4，n+1/2，n+3/4，n+1}集合中的任意值時，n等于3，該分頻器時鐘產(chǎn)生電路282需要利用由壓控振蕩器240產(chǎn)生的相位間隔為π/2的4個時鐘。

根據(jù)本發(fā)明的一實施例，，分頻器時鐘產(chǎn)生電路282從含有除以2的電路的第二譯碼器270獲得中間分頻比的小數(shù)位s，為方便操作，另賦值s為2減去原中間分頻比的小數(shù)位s，所以當(dāng)分頻器280切換至小數(shù)分頻模式時，當(dāng)分頻比的小數(shù)位是一第一信號，例如s等于01，分頻器時鐘產(chǎn)生電路282對時鐘信號clk1的相位進行第一既定次數(shù)的切換，例如一次；當(dāng)分頻比的小數(shù)位是第二信號時，例如s等于10，分頻器時鐘產(chǎn)生電路282對時鐘信號clk1的相位進行第二既定次數(shù)的切換，例如兩次；當(dāng)信號s是第三信號，例如s等于00或11，代表該鎖相回路運行陷于一錯誤，此時分頻器時鐘產(chǎn)生電路282保持上一狀態(tài)，直到s回歸正常的01或10，否則不執(zhí)行切換。

圖5是本發(fā)明的一實施例所述的分頻器時鐘產(chǎn)生電路282的電路圖，通過第一譯碼器250、第二譯碼器270以及圖5的分頻器時鐘產(chǎn)生電路282，可以根據(jù)控制信號smode的值切換到小數(shù)分頻模式，實現(xiàn)兼容整數(shù)和半整數(shù)分頻的小數(shù)分頻器，即分頻器280的分頻比可以為集合{n，n+1/2，n+1}內(nèi)的任意值，并可以根據(jù)控制信號smode的值切換到整數(shù)分頻模式。

如圖5所示，當(dāng)控制信號smode等于0，分頻器280切換至整數(shù)分頻模式。包括第二d型觸發(fā)器530、異或門(xor)540、第三d型觸發(fā)器550以及第二多路選擇器560。第二d型觸發(fā)器530的輸出sw恒為高電平，第三d型觸發(fā)器550輸出的信號sel被置位，即信號sel恒為高電平或低電平，分頻器時鐘產(chǎn)生電路282輸出的時鐘信號clk1是通過多路選擇器560采集的壓控振蕩器240的某一路輸出信號，在該實施例中，即時鐘信號clk1恒為壓控振蕩器240輸出的第一時鐘信號vcoclk1或恒為壓控振蕩器240輸出的第二時鐘信號vcoclk2，并傳至整數(shù)分頻器281，所以說，當(dāng)分頻器280切換至整數(shù)分頻模式，分頻器280可以視作僅有整數(shù)分頻器281。

如圖5所示，當(dāng)控制信號smode等于1，分頻器280切換至小數(shù)分頻模式。分頻器時鐘產(chǎn)生電路282處于完全致能狀態(tài)，包括第一d型觸發(fā)器510、第一多路選擇器520、第二d型觸發(fā)器530、異或門(xor)540、第三d型觸發(fā)器550以及第二多路選擇器560。第一多路選擇器520分別耦接至第一d型觸發(fā)器510以及第二d型觸發(fā)器530。當(dāng)s等于01，第一多路選擇器520輸出en信號至第二d型觸發(fā)器530。當(dāng)s等于10，第一多路選擇器520輸出第一d型觸發(fā)器510的輸出信號至第二d型觸發(fā)器530。當(dāng)s等于00或11，第一多路選擇器520輸出一低電平至第二d型觸發(fā)器530。第二d型觸發(fā)器530接收控制信號smode，以及輸出信號sw至異或門540。異或門540從第二d型觸發(fā)器530接收信號sw，以及從第三d型觸發(fā)器550接收信號sel。第三d型觸發(fā)器550接收異或門540輸出的信號add，并輸出信號sel。第二多路選擇器560接收第一時鐘信號vcoclk1以及第二時鐘信號vcoclk2，且根據(jù)第三d型觸發(fā)器550所輸出的信號sel，選擇第一時鐘信號vcoclk1或第二時鐘信號vcoclk2作為時鐘信號clk1。時鐘信號clk1產(chǎn)生后，第二多路選擇器560將時鐘信號clk1傳送給整數(shù)分頻器281。

圖6是根據(jù)本發(fā)明的一實施例所述的時序圖。圖6所示的時序圖是基于圖5所示分頻器時鐘產(chǎn)生電路282的完全致能狀態(tài)，即分頻器280切換至小數(shù)分頻模式的情況，該時序圖僅用于說明圖5的實施例，本發(fā)明并不以此為限。

如圖6所示，波形圖從a至b、從c至d、從e至f、從g至h、從i至j、從k至l以及從m至n的部分表示時鐘信號clk1觸發(fā)d型觸發(fā)器對輸入電平進行采樣時，從時鐘信號clk1到達d型觸發(fā)器，到該d型觸發(fā)器輸出信號時，d型觸發(fā)器內(nèi)部產(chǎn)生的延遲時間t，所以每個d型觸發(fā)器的輸出之于觸發(fā)它的時鐘信號clk1的上升沿，有一個時間t的延時，且該延時t因為d型觸發(fā)器個體間的差異，并不完全一致，但該延時t必大于0，且小于反相時鐘信號vcoclk1或vcoclk2的1/2周期。

波形圖從e至g的部分對應(yīng)s等于01的波形圖，每次計數(shù)結(jié)束后，致能信號en產(chǎn)生高電平，該高電平持續(xù)時間為時鐘信號clk1的1周期，在第二d型觸發(fā)器430，時鐘信號clk1對信號en采樣，輸出信號sw為1個時鐘信號clk1周期的高電平，信號sel翻轉(zhuǎn)一次，控制時鐘信號clk1從信號vcoclk1切換到信號vcoclk2，從時鐘信號clk1的上升沿e到其下一上升沿占用時間為反相時鐘信號vcoclk1或vcoclk2的1/2周期，所以當(dāng)s等于01，分頻器時鐘產(chǎn)生電路282使用分頻比的小數(shù)位s等于01，實現(xiàn)了對輸入時鐘信號vcoclk1或vcoclk21/2位的計數(shù)，使分頻器時鐘產(chǎn)生電路282與整數(shù)分頻器281一起，能夠?qū)崿F(xiàn)實際分頻比div_actual為n+1/2的分頻。

波形圖從k至o的部分對應(yīng)s等于10的波形圖，每次計數(shù)結(jié)束后，致能信號en為高電平時，第一多路選擇器420輸出高電平，時鐘信號clk1的上升沿k來臨后，第一多路選擇器420輸出翻轉(zhuǎn)為低電平，到時鐘信號clk1的上升沿m來臨后，在第二d型觸發(fā)器430，該低電平才會被傳遞至信號sw，在此之前，信號sw為持續(xù)兩個時鐘信號clk1周期的高電平，信號sel翻轉(zhuǎn)兩次，所以信號sel控制時鐘信號clk1在信號vcoclk2和信號vcoclk1間切換兩次，自時鐘信號clk1的上升沿k至其下一上升沿占用時間為時鐘信號vcoclk1或vcoclk2的1/2周期，自時鐘信號clk1的上升沿m至其下一上升沿占用時間為反相時鐘信號vcoclk1或vcoclk2的1/2周期，所以當(dāng)s等于10，分頻器時鐘產(chǎn)生電路282接收分頻比的小數(shù)位s等于10，實現(xiàn)對輸入時鐘信號vcoclk1或vcoclk2(1/2+1/2)位，即1位的計數(shù)，使分頻器時鐘產(chǎn)生電路282與整數(shù)分頻器281一起，能夠?qū)崿F(xiàn)實際分頻比div_actual為n+1位的分頻，又因為在差異積分調(diào)制器的作用下，分頻比的整數(shù)位n是不斷波動的整數(shù)，n和n+1并無區(qū)別，也相當(dāng)于分頻器實現(xiàn)了n位的分頻。

綜上所述，當(dāng)分頻器280切換至整數(shù)分頻模式，結(jié)合差異積分調(diào)制器，分頻器280輸出的時鐘信號fbclk是若干個n整數(shù)分頻長期綜合作用，實現(xiàn)的小數(shù)分頻效果。當(dāng)分頻器280切換至小數(shù)分頻模式，結(jié)合差異積分調(diào)制器，分頻器280輸出的時鐘信號fbclk是若干個n整數(shù)分頻和若干個半整數(shù)分頻長期綜合作用，實現(xiàn)的小數(shù)分頻效果。

根據(jù)本發(fā)明實施例所提出的鎖相回路200，當(dāng)采用本發(fā)明的小數(shù)分頻器時，除了可以降低差異積分調(diào)制器所引入的量化噪聲至原先的1/2或更低，還因為有效利用分頻比的小數(shù)位的緣故，提高了分頻進度，使時鐘信號fbclk更趨近于鎖相回路的輸入時鐘信號fin。此外，本發(fā)明實施例所提出的鎖相回路200能夠同時兼容整數(shù)分頻器和小數(shù)分頻器，因而在鎖相回路的操作上更具有彈性。

圖7是顯示根據(jù)本發(fā)明一實施例所述的降低量化噪聲方法的流程圖700。流程圖700所示的降低量化噪聲方法適用鎖相回路200。在步驟s710，鎖相回路200藉由第一譯碼器產(chǎn)生差異積分調(diào)制器的輸入信號。在步驟s720，鎖相回路200藉由一第二譯碼器接收差異積分調(diào)制器的輸出信號，以產(chǎn)生分頻比的整數(shù)位以及分頻比的小數(shù)位。在步驟s730，鎖相回路200傳送分頻比的整數(shù)位和分頻比的小數(shù)位至分頻器。在步驟s740，鎖相回路200根據(jù)控制信號，決定分頻器切換至整數(shù)分頻模式或小數(shù)分頻模式。

根據(jù)本發(fā)明一實施利，在流程圖700所示的方法中，第一譯碼器進行乘法操作，以及第二譯碼器進行除法操作。

根據(jù)本發(fā)明一實施利，流程圖700的步驟還包括，當(dāng)切換至上述整數(shù)分頻模式時，部分致能分頻器內(nèi)的分頻器時鐘產(chǎn)生電路，以及當(dāng)切換至上述小數(shù)分頻模式時，完全致能上述分頻器內(nèi)的上述分頻器時鐘產(chǎn)生電路。

根據(jù)本發(fā)明一實施例，流程圖700的步驟還包括當(dāng)分頻比的小數(shù)位是第一信號時，將輸出時鐘信號自第一時鐘信號切換到第二時鐘信號，執(zhí)行了第一既定次數(shù)的切換，以及當(dāng)分頻比的小數(shù)位是第二信號時，將輸出時鐘信號自第一時鐘信號切換到第二時鐘信號，再自該第二時鐘信號切換到所述第一時鐘信號，執(zhí)行了第二既定次數(shù)的切換。

圖8是顯示根據(jù)本發(fā)明一實施例所述的降低量化噪聲方法的流程圖800。流程圖800所示的降低量化噪聲方法適用分頻器280。在步驟s810，分頻器280從譯碼器接收分頻比的整數(shù)位和分頻比的小數(shù)位。在步驟s820，分頻器280根據(jù)控制信號，決定切換至整數(shù)分頻模式或小數(shù)分頻模式。

本說明書中所提到的“一實施例”或“實施例”，表示與實施例有關(guān)的所述特定的特征、結(jié)構(gòu)、或特性是包含根據(jù)本發(fā)明的至少一實施例中，但并不表示它們存在于每一個實施例中。因此，在本說明書中不同地方出現(xiàn)的“在一實施例中”或“在實施例中”詞組并不必然表示本發(fā)明的相同實施例。

以上段落使用多種層面描述。顯然的，本文的教示可以多種方式實現(xiàn)，而在范例中公開的任何特定架構(gòu)或功能僅為一代表性的狀況。根據(jù)本文的教示，本領(lǐng)域技術(shù)人員應(yīng)理解在本文公開的各層面可獨立實作或兩種以上的層面可以合并實作。

雖然本發(fā)明已以優(yōu)選實施例公開如上，然其并非用以限定本發(fā)明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動與潤飾，因此本發(fā)明的保護范圍當(dāng)視所附權(quán)利要求書界定范圍為準(zhǔn)。