本發(fā)明屬于模擬集成電路技術(shù)領(lǐng)域，特別涉及一種采用模擬方式實現(xiàn)逼近性模擬數(shù)字轉(zhuǎn)換器中比較器輸入對管寄生電容校正的電路結(jié)構(gòu)。

背景技術(shù)：

隨著集成電路技術(shù)的發(fā)展，集成電路設(shè)計和制造趨于高密度、高速和高精度。在虛擬與現(xiàn)實世界的接口電路中，模擬數(shù)字轉(zhuǎn)換器(adc)是不可缺少的電路模塊，快速準(zhǔn)確地數(shù)字化模擬信息尤為重要。因此，設(shè)計高速、高精度的模擬數(shù)字轉(zhuǎn)換器電路成為了模擬以及混合電路設(shè)計的需要，電容式逐次逼近性模擬數(shù)字轉(zhuǎn)換器(saradc)能勝任。在實際的模擬數(shù)字轉(zhuǎn)換器電路中，除了要求盡可能低功耗，低積分非線性(inl)，低微分非線性(dnl)，高無雜散動態(tài)范圍(sfdr)，高信噪失真比(sndr)外，還要求模數(shù)轉(zhuǎn)換器具有高采樣率和高輸入帶寬。但由于器件的失配、寄生、耦合、噪聲的影響以及電路面積的限制等，實際測試的模數(shù)轉(zhuǎn)換器的輸出結(jié)果并不能達(dá)到與仿真設(shè)計值一樣的效果。特別是為了滿足高速高帶寬的要求而減小了數(shù)字模擬轉(zhuǎn)換電容陣列的總電容值時，比較器輸入端的寄生電容在總的電容中所占比例增加，從而對模擬數(shù)字轉(zhuǎn)換器的性能影響加劇，因此在設(shè)計時需要考慮并減小該電容的影響。

傳統(tǒng)的12位電容式逐次逼近性模擬數(shù)字轉(zhuǎn)換器如附圖1所示，在附圖1中，模擬數(shù)字轉(zhuǎn)換器電路包括電容式數(shù)字模擬轉(zhuǎn)換器c-dac101、比較器cmp102、逐次逼近邏輯sarlogic103。電容式數(shù)字模擬轉(zhuǎn)換器c-dac101輸出端接比較器cmp102輸入端，比較器cmp102輸出端接逐次逼近邏輯sarlogic103的輸入端，逐次逼近邏輯sarlogic103的輸出端返回到c-dac的輸入端。

其中，在逐次逼近性模擬數(shù)字轉(zhuǎn)換器中，在采樣周期由電容式數(shù)字模擬轉(zhuǎn)換器c-dac101對輸入信號采樣，接下來進(jìn)入轉(zhuǎn)換周期，在時鐘clk的驅(qū)動下，從最高位電容開始，由逐次逼近邏輯sarlogic103給出控制邏輯使得電容式數(shù)字模擬轉(zhuǎn)換器c-dac101兩端電壓發(fā)生切換，然后比較器cmp102開始比較，并給出比較器結(jié)果，此時逐次逼近邏輯sarlogic103再根據(jù)該次比較結(jié)果判斷該位電容是否需要切回來，并給出下一位電容的控制邏輯，如此循環(huán)，一直到最低位電容完成切換。其中，在第i位電容接法確認(rèn)周期中比較器cmp102輸入兩端電壓vxp,i和vxn,i分別如下：

式中vcm為輸入信號共模電壓，vip和vin分別為adc正負(fù)輸入信號，dk為第k次量化結(jié)果(取值0或1)，ck,p和ck,n分別為正負(fù)端第k位電容電容值，ctot,p和ctot,n分別為正負(fù)端總電容值，vref為adc正端參考電壓(負(fù)端參考電壓默認(rèn)為0)。其中，在比較器cmp102電路中，采用了前置放大電路加動態(tài)鎖存的結(jié)構(gòu)，如附圖2中電路。在前置放大電路中，輸入對管mos器件m5和m6存在寄生電容c0和c1，如果將寄生電容考慮在內(nèi)，重新給出在第i位電容接法確認(rèn)周期中比較器cmp102輸入兩端電壓vxp,i和vxn,i，得到下面結(jié)果：

式中cvar,i,p和cvar,i,n分別是第i周期比較器輸入正負(fù)端對應(yīng)的寄生電容值。

在附圖3中是n型和p型器件柵極寄生電容cox隨柵極偏置電壓vg的變化關(guān)系，cox與vg不是線性關(guān)系。由上式可知，該電容的非線性使得在量化過程中每位電容的實際權(quán)重放大縮小比例不一致，這會直接影響到數(shù)模轉(zhuǎn)換器的轉(zhuǎn)換結(jié)果。

傳統(tǒng)的數(shù)字模擬轉(zhuǎn)換電路由于器件非線性寄生電容的影響，實際量化的輸出結(jié)果與理論設(shè)計值會存在很大差距，影響量化結(jié)果的正確性，最終限制模數(shù)轉(zhuǎn)換器adc各種性能，包括低積分非線性(inl)、低微分非線性(dnl)、高無雜散動態(tài)范圍(sfdr)等。而且隨著cmos工藝尺寸的縮小以及對高速高精度的需求，電容式數(shù)字模擬轉(zhuǎn)換器c-dac的總電容值取得較小，量化過程中很小的寄生電容的變化就會給模擬數(shù)字轉(zhuǎn)換器adc的量化帶來極大的影響，難以滿足高精度的要求。

技術(shù)實現(xiàn)要素：

本發(fā)明為了克服傳統(tǒng)逼近性模擬數(shù)字轉(zhuǎn)換器電路中因比較器輸入端非線性輸入寄生電容對模數(shù)轉(zhuǎn)換器轉(zhuǎn)換性能的影響，提出了一種比較器輸入寄生電容校正電路，該電路通過在比較器正負(fù)輸入端分別加上兩個校正電容模塊做校正，同時，該校正電容模塊的另外一端接可調(diào)偏置電壓產(chǎn)生電路，選擇合適的電容偏置條件使得在整個電容式數(shù)字模擬轉(zhuǎn)換器c-dac輸出電壓范圍內(nèi)整個mos器件的寄生電容成線性變化，減小對模數(shù)轉(zhuǎn)換器轉(zhuǎn)換性能的影響，提高轉(zhuǎn)換精度。

本發(fā)明的技術(shù)方案為：

一種比較器輸入寄生電容的校正電路，包括第一校正電容模塊401、第二校正電容模塊404和一可調(diào)偏置電壓產(chǎn)生電路405，所述第一校正電容模塊401一端連接比較器的負(fù)輸入端，另一端連接可調(diào)偏置電壓產(chǎn)生電路405的輸出端；所述第二校正電容模塊404一端連接比較器的正輸入端，另一端連接可調(diào)偏置電壓產(chǎn)生電路405的輸出端。

具體的，所述比較器包括前置放大電路和動態(tài)鎖存電路，

其中前置放大電路包括第一pmos管m0、第二pmos管m1、第三pmos管m2、第四pmos管m3、第五pmos管m4、第一nmos管m5、第二nmos管m6、第三nmos管m7和第四nmos管m8，

第一nmos管m5和第二nmos管m6為所述放大器的輸入對管，第一nmos管m5的柵極為比較器的負(fù)輸入端，第二nmos管m6的柵極為比較器的正輸入端，第一nmos管m5的源極連接第二nmos管m6的源極、第三nmos管m7和第四nmos管m8的漏極，第三nmos管m7和第四nmos管m8的柵極相連，其源極接地；

第一nmos管m5的漏極接第五pmos管m4的源極、第一pmos管m0和第二pmos管m1的漏極以及第三pmos管m2的柵極，第二nmos管m6的漏極接第五pmos管m4的漏極、第三pmos管m2和第四pmos管m3的漏極以及第二pmos管m1的柵極；第五pmos管m4的柵極接時鐘信號clkc，第一pmos管m0、第二pmos管m1、第三pmos管m2和第四pmos管m3的源極以及第一pmos管m0和第四pmos管m3的柵極接電源電壓；

所述動態(tài)鎖存電路包括第六pmos管m9、第七pmos管m10、第八pmos管m11、第九pmos管m12、第十pmos管m13、第十一pmos管m14、第十二pmos管m16、第五nmos管m15、第六nmos管m17、第七nmos管m18、第八nmos管m19、第九nmos管m20和第十nmos管m21；

第七nmos管m18的柵極連接所述前置放大電路中第五pmos管m4的漏極，其源極連接第八nmos管m19的源極以及第九nmos管m20和第十nmos管m21的漏極，其漏極連接第六pmos管m9的漏極和第五nmos管m15的源極；第八nmos管m19的柵極連接所述前置放大電路中第五pmos管m4的源極，其漏極連接第十一pmos管m14的漏極和第六nmos管m17的源極；第九nmos管m20和第十nmos管m21的源極接地；

第十二pmos管m16的柵極接時鐘信號clkc，其漏極接第八pmos管m11和第五nmos管m15的柵極以及第九pmos管m12、第十pmos管m13和第六nmos管m17的漏極，其源極接第九pmos管m12和第六nmos管m17的柵極以及第七pmos管m10、第八pmos管m11和第五nmos管m15的漏極；

第六pmos管m9和第七pmos管m10的柵極相連，第十pmos管m13和第十一pmos管m14的柵極相連，第六pmos管m9、第七pmos管m10、第八pmos管m11、第九pmos管m12、第十pmos管m13和第十一pmos管m14的源極接電源電壓。

具體的，所述第一校正電容模塊401為與比較器輸入對管中的第一nmos管m5不同類型且尺寸是第一nmos管m5兩倍的第十三pmos管m24，第十三pmos管m24的的柵極接比較器負(fù)輸入端，其漏極和源極短接并與可調(diào)偏置電壓產(chǎn)生電路405的輸出端連接；所述第二校正電容模塊404為與比較器輸入對管中的第二nmos管m6不同類型且尺寸是第二nmos管m6兩倍的第十四pmos管m25，第十四pmos管m25的柵極接比較器正輸入端，其漏極和源極短接并與可調(diào)偏置電壓產(chǎn)生電路405的輸出端連接。

具體的，所述可調(diào)偏置電壓產(chǎn)生電路405采用6位數(shù)字模擬轉(zhuǎn)換器，輸出電壓范圍為0至vt，其中vt為所述第十三pmos管m24和第十四pmos管m25的閾值電壓。

本發(fā)明的有益效果為：

根據(jù)比較器輸入對管m5和m6的實際偏置條件調(diào)節(jié)可調(diào)偏置電壓產(chǎn)生電路405的電壓來改變第一校正電容模塊401和第二校正電容模塊404的偏置條件，從而改變第一校正電容模塊和第二校正電容模塊電容值與偏壓的關(guān)系曲線位置，從而選擇最佳的電容曲線來校正比較器寄生的非線性電容，使得第一nmos管m5的寄生電容c0402加上第一校正電容模塊401的校正電容c2和第二nmos管m6的寄生電容c1403加上第二校正電容模塊404的校正電容c3404都趨于線性化，減小非線性輸入電容對模擬數(shù)字轉(zhuǎn)換器量化過程的影響，以實現(xiàn)高速高精度。

附圖說明

圖1為傳統(tǒng)的逐次逼近模數(shù)轉(zhuǎn)換器電路示意圖；

圖2為比較器帶輸入端寄生電容示意圖；

圖3為n型和p型半導(dǎo)體器件電容值與偏置電壓關(guān)系示意圖；

圖4為本發(fā)明提供的一種比較器輸入寄生電容的校正電路示意圖；

圖5為比較器帶輸入端寄生電容和校正電容示意圖；

圖6為寄生電容和校正電容模型圖以及電容等效圖。

具體實施方式

結(jié)合附圖，通過實施例進(jìn)一步說明本發(fā)明。

如圖5所示為本發(fā)明一實施例中采用的一種帶校正電容的前置放大電路加動態(tài)鎖存結(jié)構(gòu)的比較器電路圖，其中前置放大電路包括第一pmos管m0、第二pmos管m1、第三pmos管m2、第四pmos管m3、第五pmos管m4、第一nmos管m5、第二nmos管m6、第三nmos管m7和第四nmos管m8，第一nmos管m5和第二nmos管m6為所述放大器的輸入對管，第一nmos管m5的柵極為比較器的負(fù)輸入端，第二nmos管m6的柵極為比較器的正輸入端，第一nmos管m5的源極連接第二nmos管m6的源極、第三nmos管m7和第四nmos管m8的漏極，第三nmos管m7和第四nmos管m8的柵極相連，其源極接地；第一nmos管m5的漏極接第五pmos管m4的源極、第一pmos管m0和第二pmos管m1的漏極以及第三pmos管m2的柵極，第二nmos管m6的漏極接第五pmos管m4的漏極、第三pmos管m2和第四pmos管m3的漏極以及第二pmos管m1的柵極；第五pmos管m4的柵極接時鐘信號clkc，第一pmos管m0、第二pmos管m1、第三pmos管m2和第四pmos管m3的源極以及第一pmos管m0和第四pmos管m3的柵極接電源電壓；所述動態(tài)鎖存電路包括第六pmos管m9、第七pmos管m10、第八pmos管m11、第九pmos管m12、第十pmos管m13、第十一pmos管m14、第十二pmos管m16、第五nmos管m15、第六nmos管m17、第七nmos管m18、第八nmos管m19、第九nmos管m20和第十nmos管m21；第七nmos管m18的柵極連接所述前置放大電路中第五pmos管m4的漏極，其源極連接第八nmos管m19的源極以及第九nmos管m20和第十nmos管m21的漏極，其漏極連接第六pmos管m9的漏極和第五nmos管m15的源極；第八nmos管m19的柵極連接所述前置放大電路中第五pmos管m4的源極，其漏極連接第十一pmos管m14的漏極和第六nmos管m17的源極；第九nmos管m20和第十nmos管m21的源極接地；第十二pmos管m16的柵極接時鐘信號clkc，其漏極接第八pmos管m11和第五nmos管m15的柵極以及第九pmos管m12、第十pmos管m13和第六nmos管m17的漏極，其源極接第九pmos管m12和第六nmos管m17的柵極以及第七pmos管m10、第八pmos管m11和第五nmos管m15的漏極；第六pmos管m9和第七pmos管m10的柵極相連，第十pmos管m13和第十一pmos管m14的柵極相連，第六pmos管m9、第七pmos管m10、第八pmos管m11、第九pmos管m12、第十pmos管m13和第十一pmos管m14的源極接電源電壓。

在前置放大電路中，輸入對管第一nmos管m5和第二nmos管m6存在寄生電容c0402和c1403，結(jié)合附圖5和附圖6，比較器輸入寄生電容c0402等效為柵極接電容式數(shù)字模擬轉(zhuǎn)換器c-dac負(fù)輸出端vxn，漏極接前置放大電路輸出端vn，源極接差分共模點vs的n-mos電容器m22，比較器輸入寄生電容c1403等效為柵極接電容式數(shù)字模擬轉(zhuǎn)換器c-dac正輸出端vxp，漏極接前置放大電路輸出端vp，源極接差分共模點vs的n-mos電容器m23；在整個電容式數(shù)字模擬轉(zhuǎn)換器c-dac輸出電壓范圍內(nèi)，m22和m23電容曲線并不是線性的。

第一校正電容模塊401采用與比較器輸入對管中的第一nmos管m5不同類型且尺寸是第一nmos管m5兩倍的第十三pmos管m24，第十三pmos管m24的柵極接電容式數(shù)字模擬轉(zhuǎn)換器c-dac負(fù)輸出端vxn，其漏極和源極短接并與可調(diào)偏置電壓產(chǎn)生電路405的輸出端連接；第二校正電容模塊404采用與比較器輸入對管中的第二nmos管m6不同類型且尺寸是第二nmos管m6兩倍的第十四pmos管m25，第十四pmos管m25的柵極接電容式數(shù)字模擬轉(zhuǎn)換器c-dac正輸出端vxp，其漏極和源極短接并與可調(diào)偏置電壓產(chǎn)生電路405的輸出端連接?？烧{(diào)偏置電壓產(chǎn)生電路405可根據(jù)比較器輸入寄生電容的實際偏置條件，即m22和m23的偏置條件做相應(yīng)調(diào)節(jié)，改變兩個pmos電容器即m24和m25的偏置條件，從而改變電容與偏壓的關(guān)系曲線位置。

可調(diào)偏置電壓vcal產(chǎn)生電路405在實施例中采用6位數(shù)字模擬轉(zhuǎn)換器，輸出電壓范圍0到vt(vt為所述第十三pmos管m24和第十四pmos管m25的閾值電壓)。因此，通過改變電路405的輸入數(shù)字碼d(5:0)，可實現(xiàn)輸出電壓vcal在0到vt內(nèi)的變化。在模數(shù)轉(zhuǎn)換器adc實際工作中可根據(jù)輸入對管寄生電容的實際偏置條件，即m22和m23的偏置條件對電路405輸出電壓vcal做相應(yīng)調(diào)節(jié)，改變兩個pmos電容器的偏置條件，從而改變電容與偏壓的關(guān)系，以得到最優(yōu)的矯正電壓曲線。當(dāng)比較器輸入寄生電容c0402和c1403加上校正電容c2和c3后，每端的電容曲線變得趨于線性化，減小對模數(shù)轉(zhuǎn)換器adc量化結(jié)果的影響，提高模數(shù)轉(zhuǎn)換器adc的精度，達(dá)到所需的校正效果。

綜上所述，本發(fā)明的比較器輸入寄生電容校正電路，由于包括第一校正電容模塊401和第二校正電容模塊404，以及可調(diào)節(jié)偏置電壓vcal產(chǎn)生電路405；根據(jù)比較器輸入對管寄生電容m22和m23的實際偏置條件，調(diào)節(jié)可調(diào)偏置電壓產(chǎn)生電路405的電壓來改變第一校正電容模塊401和第二校正電容模塊404的偏置條件，從而改變第一校正電容模塊和第二校正電容模塊電容值與偏壓的關(guān)系曲線位置，從而選擇最佳的電容曲線來校正比較器寄生的非線性電容，使得第一nmos管m5的寄生電容c0402加上第一校正電容模塊401的校正電容c2和第二nmos管m6的寄生電容c1403加上第二校正電容模塊404的校正電容c3都趨于線性化，減小非線性輸入電容對模擬數(shù)字轉(zhuǎn)換器量化過程的影響，以實現(xiàn)高速高精度。

上述實施例的輸入寄生校正的比較器電路結(jié)構(gòu)適用于各類集成電路(ic)，模擬數(shù)字轉(zhuǎn)換器(adc)等系統(tǒng)中，也可以作為獨立的知識產(chǎn)權(quán)ip(intellectualproperty)。

雖然本發(fā)明的基于一種輸入寄生電容校正的比較器電路內(nèi)容已經(jīng)以實例的形式公開如上，然而并非用以限定本發(fā)明，如果本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神所做的非實質(zhì)性改變或改進(jìn)，都應(yīng)該屬于本發(fā)明權(quán)利要求保護(hù)的范圍。