專利名稱：斬波型比較器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及由多個(gè)邏輯門構(gòu)成的用于將適當(dāng)輸入的電壓與參照電壓進(jìn)行比較并輸出該比較結(jié)果的斬波型比較器。
背景技術(shù)：
現(xiàn)有的斬波型比較器，由切換所輸入的模擬輸入電壓和基準(zhǔn)輸入電壓的開關(guān)、通過電容器與該開關(guān)連接的第1反相放大器、直接輸入第1反相放大器的輸出的第2反相放大器構(gòu)成。此外，如特開平4-14312公報(bào)(第2～3頁(yè)、

圖1～圖6)中公開的發(fā)明所示，在第2反相放大器中備有以時(shí)鐘信號(hào)控制柵極的NMOS晶體管或PMOS晶體管，并構(gòu)成為當(dāng)根據(jù)時(shí)鐘信號(hào)使第1反相放大器的輸入輸出之間短路時(shí)將第2反相放大器的動(dòng)作停止。
以下，說明其動(dòng)作。
第1反相放大器，根據(jù)時(shí)鐘信號(hào)對(duì)開關(guān)進(jìn)行控制，并將第1反相放大器的輸入部和輸出部短路。當(dāng)使該開關(guān)導(dǎo)通時(shí)，對(duì)與第1反相放大器的輸入部連接著的電容器輸入模擬輸入電壓。在將使第1反相放大器的輸入部和輸出部短路的開關(guān)斷開時(shí)，在電容器上保持此時(shí)輸入的模擬輸入電壓與第1反相放大器的閾值電壓的電位差。
接著，對(duì)電容器施加基準(zhǔn)電壓，并由第1反相放大器將通過電容器輸入的模擬輸入電壓與基準(zhǔn)電壓進(jìn)行比較。第1反相放大器，根據(jù)這2個(gè)電壓之差是否高于自身設(shè)定的閾值電壓而輸出規(guī)定的電壓。當(dāng)模擬輸入電壓高于基準(zhǔn)電壓時(shí)，例如輸出“高電平”的電壓，而當(dāng)模擬輸入電壓低于準(zhǔn)電壓時(shí)，輸出“低電平”的電壓。此外，第2反相放大器，進(jìn)行第1反相放大器的反相輸出。
在上述比較動(dòng)作中，在將第1反相放大器的輸入部和輸出部短路時(shí)，在第2反相放大器中備有將電路切斷的NMOS晶體管，用于防止在第2反相放大器內(nèi)流過貫通電流。該NMOS晶體管，以與控制將第1反相放大器的輸入輸出短路的開關(guān)的動(dòng)作的時(shí)鐘信號(hào)同步的方式，進(jìn)行第2反相放大器的電路的切斷和連接。
現(xiàn)有的斬波型比較器，由于具有如上所述的結(jié)構(gòu)，所以第1反相放大器的輸入、即輸入級(jí)邏輯門的輸入部與電容器之間為浮動(dòng)結(jié)點(diǎn)，因此，當(dāng)不進(jìn)行輸入電壓與參照電壓的比較動(dòng)作時(shí)在該輸入級(jí)邏輯門中有時(shí)將流過貫通電流。此外，當(dāng)在輸入級(jí)邏輯門中構(gòu)成的反相電路為自動(dòng)調(diào)零狀態(tài)時(shí)，或當(dāng)不進(jìn)行輸入電壓與參照電壓的比較動(dòng)作時(shí)，如對(duì)輸出級(jí)邏輯門的輸入部施加與在第2反相放大器、即該輸出級(jí)邏輯門中構(gòu)成的反相電路的閾值電壓相等的電壓，則將有貫通電流流過輸出級(jí)邏輯門中構(gòu)成的反相電路，因而存在著使無(wú)效的電流消耗增大的課題。

發(fā)明內(nèi)容
本發(fā)明是為解決如上所述的課題而開發(fā)的，其目的是提供一種當(dāng)斬波型比較器不進(jìn)行輸入電壓與參照電壓的比較時(shí)防止貫通電流流過構(gòu)成該斬波型比較器的邏輯門從而抑制電流消耗的斬波型比較器。
進(jìn)一步，本發(fā)明的另一個(gè)目的是提供一種當(dāng)使輸入級(jí)邏輯門中構(gòu)成的反相電路為自動(dòng)調(diào)零狀態(tài)時(shí)防止貫通電流流過輸出級(jí)邏輯門中構(gòu)成的反相電路從而更有效地抑制電流消耗的斬波型比較器。
本發(fā)明的斬波型比較器，在輸入級(jí)邏輯門及輸出級(jí)邏輯門中構(gòu)成反相電路的同時(shí)備有控制該反相電路的連接、切斷的晶體管，對(duì)晶體管輸入控制輸入級(jí)邏輯門及輸出級(jí)邏輯門的動(dòng)作的動(dòng)作信號(hào)，并在不進(jìn)行動(dòng)作的期間根據(jù)動(dòng)作信號(hào)將在輸入級(jí)邏輯門及輸出級(jí)邏輯門中構(gòu)成的反相電路切斷。
本發(fā)明的斬波型比較器，在輸入級(jí)邏輯門及輸出級(jí)邏輯門中構(gòu)成反相電路的同時(shí)備有控制該反相電路的連接、切斷的晶體管，對(duì)輸入級(jí)邏輯門所備有的晶體管輸入動(dòng)作信號(hào)，同時(shí)對(duì)輸出級(jí)邏輯門所備有的晶體管輸入控制信號(hào)，并在不進(jìn)行動(dòng)作的期間根據(jù)動(dòng)作信號(hào)將在輸入級(jí)邏輯門中構(gòu)成的反相電路切斷、而在進(jìn)行動(dòng)作的期間當(dāng)使開關(guān)導(dǎo)通而將輸入級(jí)邏輯門的輸入部和輸出部短路時(shí)根據(jù)控制信號(hào)將在輸出級(jí)邏輯門中構(gòu)成的反相電路切斷。
附圖的簡(jiǎn)單說明圖1是表示本發(fā)明實(shí)施形態(tài)1的斬波型比較器的電路結(jié)構(gòu)的說明圖。
圖2是表示本發(fā)明實(shí)施形態(tài)1的斬波型比較器的電路結(jié)構(gòu)的說明圖。
圖3是表示本發(fā)明實(shí)施形態(tài)1的斬波型比較器的電路結(jié)構(gòu)的說明圖。
圖4是表示本發(fā)明實(shí)施形態(tài)1的斬波型比較器的電路結(jié)構(gòu)的說明圖。
圖5是表示實(shí)施形態(tài)1的斬波型比較器的動(dòng)作的時(shí)間圖。
圖6是表示本發(fā)明實(shí)施形態(tài)2的斬波型比較器的電路結(jié)構(gòu)的說明圖。
圖7是表示本發(fā)明實(shí)施形態(tài)2的斬波型比較器的電路結(jié)構(gòu)的說明圖。
圖8是表示本發(fā)明實(shí)施形態(tài)2的斬波型比較器的電路結(jié)構(gòu)的說明圖。
圖9是表示本發(fā)明實(shí)施形態(tài)2的斬波型比較器的電路結(jié)構(gòu)的說明圖。
圖10是表示實(shí)施形態(tài)2的斬波型比較器的動(dòng)作的時(shí)間圖。
圖11是表示本發(fā)明實(shí)施形態(tài)3的斬波型比較器的電路結(jié)構(gòu)的說明圖。
圖12是表示本發(fā)明實(shí)施形態(tài)3的斬波型比較器的電路結(jié)構(gòu)的說明圖。
圖13是表示本發(fā)明實(shí)施形態(tài)3的斬波型比較器的電路結(jié)構(gòu)的說明圖。
圖14是表示本發(fā)明實(shí)施形態(tài)3的斬波型比較器的電路結(jié)構(gòu)的說明圖。
圖15是表示本發(fā)明實(shí)施形態(tài)4的斬波型比較器的電路結(jié)構(gòu)的說明圖。
圖16是表示本發(fā)明實(shí)施形態(tài)4的斬波型比較器的電路結(jié)構(gòu)的說明圖。
圖17是表示本發(fā)明實(shí)施形態(tài)4的斬波型比較器的電路結(jié)構(gòu)的說明圖。
圖18是表示本發(fā)明實(shí)施形態(tài)4的斬波型比較器的電路結(jié)構(gòu)的說明圖。
圖19是表示本發(fā)明實(shí)施形態(tài)5的斬波型比較器的電路結(jié)構(gòu)的說明圖。
圖20是表示本發(fā)明實(shí)施形態(tài)5的斬波型比較器的電路結(jié)構(gòu)的說明圖。
圖21是表示本發(fā)明實(shí)施形態(tài)5的斬波型比較器的電路結(jié)構(gòu)的說明圖。
圖22是表示本發(fā)明實(shí)施形態(tài)5的斬波型比較器的電路結(jié)構(gòu)的說明圖。
圖23是表示實(shí)施形態(tài)5的斬波型比較器的動(dòng)作的時(shí)間圖。
圖24是表示本發(fā)明實(shí)施形態(tài)6的斬波型比較器的電路結(jié)構(gòu)的說明圖。
圖25是表示本發(fā)明實(shí)施形態(tài)6的斬波型比較器的電路結(jié)構(gòu)的說明圖。
圖26是表示本發(fā)明實(shí)施形態(tài)6的斬波型比較器的電路結(jié)構(gòu)的說明圖。
圖27是表示本發(fā)明實(shí)施形態(tài)6的斬波型比較器的電路結(jié)構(gòu)的說明圖。
圖28是表示實(shí)施形態(tài)6的斬波型比較器的動(dòng)作的時(shí)間圖。
圖29是表示本發(fā)明實(shí)施形態(tài)7的斬波型比較器的電路結(jié)構(gòu)的說明圖。
圖30是表示本發(fā)明實(shí)施形態(tài)7的斬波型比較器的電路結(jié)構(gòu)的說明圖。
圖31是表示本發(fā)明實(shí)施形態(tài)7的斬波型比較器的電路結(jié)構(gòu)的說明圖。
圖32是表示本發(fā)明實(shí)施形態(tài)7的斬波型比較器的電路結(jié)構(gòu)的說明圖。
圖33是表示本發(fā)明實(shí)施形態(tài)8的斬波型比較器的電路結(jié)構(gòu)的說明圖。
圖34是表示本發(fā)明實(shí)施形態(tài)8的斬波型比較器的電路結(jié)構(gòu)的說明圖。
圖35是表示本發(fā)明實(shí)施形態(tài)8的斬波型比較器的電路結(jié)構(gòu)的說明圖。
圖36是表示本發(fā)明實(shí)施形態(tài)8的斬波型比較器的電路結(jié)構(gòu)的說明圖。
發(fā)明的
具體實(shí)施例方式
以下，說明本發(fā)明的實(shí)施形態(tài)。
實(shí)施形態(tài)1圖1～圖4是表示本發(fā)明實(shí)施形態(tài)1的斬波型比較器的電路結(jié)構(gòu)的說明圖。圖1、圖2中舉例示出的實(shí)施形態(tài)1的斬波型比較器，由多個(gè)邏輯門構(gòu)成，例如備有輸入級(jí)反相器1及輸出級(jí)反相器2。在圖1、圖2中，在輸入級(jí)反相器1內(nèi)，構(gòu)成將例如在源極上供給電源電壓Vdd并輸出“高電平”驅(qū)動(dòng)電壓的P溝道MOS型(以下，記為PMOS)晶體管M1與源極接地并輸出“低電平”驅(qū)動(dòng)電壓的N溝道MOS型(以下，記為NMOS)晶體管M2串聯(lián)連接的反相電路，用于使NMOS晶體管M2的源極的電路連接導(dǎo)通、切斷的NMOS晶體管M3，與該反相電路串聯(lián)連接。
控制輸入電壓Vin的輸入、切斷的開關(guān)SW2及控制參照電壓Vref的輸入、切斷的開關(guān)SW3，通過電容元件3與反相器1的輸入部連接。此外，還備有將連接了作為浮動(dòng)結(jié)點(diǎn)的電容元件3的反相器1的輸入部和輸出部短路的開關(guān)SW1。反相器1的輸出部，反相器1的輸出部，連接著反相器2的輸入部。
在輸入級(jí)反相器2內(nèi)，構(gòu)成將例如在源極上供給電源電壓Vdd的PMOS晶體管M4與源極接地的NMOS晶體管M5串聯(lián)連接的反相電路，與NMOS晶體管M5的源極連接并用于使M5與接地之間連接、切斷的NMOS晶體管M6，與該反相電路串聯(lián)連接。
圖3、圖4中舉例示出的實(shí)施形態(tài)1的斬波型比較器，由三級(jí)反相電路構(gòu)成，即前輸入級(jí)反相器11、后輸入級(jí)反相器12及輸出級(jí)反相器2。在圖3、圖4中，在前輸入級(jí)反相器11內(nèi)，構(gòu)成將在源極上供給電源電壓Vdd并輸出“高電平”驅(qū)動(dòng)電壓的PMOS晶體管M11與源極接地并輸出“低電平”驅(qū)動(dòng)電壓的NMOS晶體管M12串聯(lián)連接的反相電路，用于使NMOS晶體管M12的源極或漏極的電路連接導(dǎo)通、切斷的NMOS晶體管M13，與該反相電路串聯(lián)連接。
與圖1、圖2所示相同的控制輸入電壓Vin的輸入、切斷的開關(guān)SW2及控制參照電壓Vref的輸入、切斷的開關(guān)SW3，通過電容元件13與前輸入級(jí)反相器11的輸入部連接。此外，還備有將連接了作為浮動(dòng)結(jié)點(diǎn)的電容元件13的反相器11的輸入部和連接了電容元件14的反相器11的輸出部短路的開關(guān)SW11。前輸入級(jí)反相器11的輸出部與后輸入級(jí)反相器12的輸入部，通過電容元件14相互連接。
在后輸入級(jí)反相器12內(nèi)，構(gòu)成將在源極上供給電源電壓Vdd并輸出“高電平”驅(qū)動(dòng)電壓的PMOS晶體管M14與源極接地并輸出“低電平”驅(qū)動(dòng)電壓的NMOS晶體管M15串聯(lián)連接的反相電路，用于使NMOS晶體管M15的源極或漏極的電路導(dǎo)通、切斷的NMOS晶體管M16，與該反相電路串聯(lián)連接。此外，還備有將連接了作為浮動(dòng)結(jié)點(diǎn)的電容元件14的反相器12的輸入部和與反相器2連接的輸出部短路的開關(guān)SW12。從以上的說明可知，反相器2的輸入部連接著反相器12的輸出部。圖3所示的反相器2，具有與圖1所示相同的結(jié)構(gòu)，圖4所示的反相器2，具有與圖2所示相同的結(jié)構(gòu)，因此，這里將其說明省略。
圖1、圖2所示的輸入級(jí)反相器1及輸出級(jí)反相器2，按同樣的尺寸、配置構(gòu)成，并設(shè)定了具有相同值的閾值電壓。
圖1中舉例示出的輸入級(jí)反相器1，構(gòu)成為通過NMOS晶體管M3將NMOS晶體管M2的源極接地。輸出級(jí)反相器2，構(gòu)成為通過NMOS晶體管M6將NMOS晶體管M5的源極接地。在NMOS晶體管M3、M6的柵極上輸入控制反相器1、2的動(dòng)作的PS信號(hào)(動(dòng)作信號(hào))。
圖2中舉例示出的輸入級(jí)反相器1，由于在PMOS晶體管M1與NMOS晶體管M2之間插入了NMOS晶體管M3，所以構(gòu)成為通過NMOS晶體管M3將NMOS晶體管M2的漏極連接于反相器1的輸出部。輸出級(jí)反相器2，由于在PMOS晶體管M4與NMOS晶體管M5之間插入了NMOS晶體管M6，所以構(gòu)成為通過NMOS晶體管M6將NMOS晶體管M5的漏極連接于反相器2的輸出部。在NMOS晶體管M3、M6的柵極上輸入控制反相器1、2的動(dòng)作的PS信號(hào)。
圖3中舉例示出的前輸入級(jí)反相器11，構(gòu)成為通過NMOS晶體管M13將NMOS晶體管M12的源極接地。后輸入級(jí)反相器12，構(gòu)成為通過NMOS晶體管M16將NMOS晶體管M15的源極接地。另外，圖3所示的輸出級(jí)反相器2，是與圖1所示的反相器2相同的電路，并按照與圖3的反相器12相同的尺寸、配置構(gòu)成，所以將其說明省略。在圖3所示的NMOS晶體管M13、M16、M6的柵極上輸入控制反相器11、12、2的動(dòng)作的PS信號(hào)。
圖4中舉例示出的前輸入級(jí)反相器11，由于在PMOS晶體管M11與NMOS晶體管M12之間插入了NMOS晶體管M13，所以構(gòu)成為通過NMOS晶體管M13將NMOS晶體管M12的漏極連接于反相器11的輸出部。后輸入級(jí)反相器12，由于在PMOS晶體管M14與NMOS晶體管M15之間插入了NMOS晶體管M16，所以構(gòu)成為通過NMOS晶體管M16將NMOS晶體管M15的漏極連接于反相器12的輸出部。另外，圖4所示的輸出級(jí)反相器2，是與圖2所示的反相器2相同的電路，并按照與圖4的反相器12相同的尺寸、配置構(gòu)成，所以將其說明省略。在圖4所示的NMOS晶體管M13、M16、M6的柵極上輸入控制反相器11、12、2的動(dòng)作的PS信號(hào)。
以下，說明其動(dòng)作。
圖5是表示實(shí)施形態(tài)1的斬波型比較器的動(dòng)作的時(shí)間圖。用圖5的時(shí)間圖說明圖1～圖4所示的斬波型比較器的動(dòng)作。另外，由于圖1、圖2的斬波型比較器進(jìn)行同樣的動(dòng)作，所以首先對(duì)圖1所示的斬波型比較器進(jìn)行說明。
在輸入到NMOS晶體管M3、M6的柵極的PS信號(hào)指示動(dòng)作期間的“高電平”的時(shí)間內(nèi)，NMOS晶體管M3、M6的源極和漏極之間為導(dǎo)通狀態(tài)，NMOS晶體管M2、M5的源極接地，并使輸入級(jí)反相器1及輸出級(jí)反相器2為可動(dòng)作的狀態(tài)。圖2所示的斬波型比較器的動(dòng)作，當(dāng)PS信號(hào)為指示動(dòng)作期間的“高電平”時(shí)，NMOS晶體管M3、M6的源極和漏極之間為導(dǎo)通狀態(tài)，NMOS晶體管M2的漏極與PMOS晶體管M4的漏極連接，從而使各反相器1、2為可動(dòng)作的狀態(tài)。
當(dāng)使開關(guān)SW1、SW2導(dǎo)通時(shí)，在將輸入電壓Vin施加于電容元件3的同時(shí)，反相器1因輸入部和輸出部短路而進(jìn)入自動(dòng)調(diào)零狀態(tài)。當(dāng)開關(guān)SW1為導(dǎo)通狀態(tài)時(shí)、即在圖5所示的自動(dòng)調(diào)零期間，反相器1保持自動(dòng)調(diào)零狀態(tài)，在該期間內(nèi)輸入電壓Vin持續(xù)地施加于電容元件3。如在開關(guān)SW2為導(dǎo)通狀態(tài)的期間將該開關(guān)SW1斷開而結(jié)束反相器1的自動(dòng)調(diào)零狀態(tài)，則在電容元件3上保持該開關(guān)SW1斷開時(shí)施加于電容元件3的輸入電壓Vin與在自動(dòng)調(diào)零狀態(tài)下在反相器1的輸入部?jī)?nèi)產(chǎn)生的電壓的電位差、即輸入電壓Vin與反相器1的閾值電壓的電位差。
這里，當(dāng)自動(dòng)調(diào)零狀態(tài)結(jié)束時(shí)，將施加于電容元件3的輸入電壓Vin作為采樣電壓SV1或采樣電壓SV2。在使開關(guān)SW1斷開并在電容元件3上保持采樣電壓SV1與反相器1的閾值電壓的電位差后，使開關(guān)SW2斷開而將輸入電壓Vin切斷，并使開關(guān)SW3導(dǎo)通而將參照電壓Vref施加于電容元件3，由此開始圖5所示的比較期間。
例如，如圖5所示，當(dāng)采樣電壓SV1高于參照電壓Vref時(shí)，施加于電容元件3的與開關(guān)SW3連接著的一側(cè)的電極的電壓減低，因此與反相器1的輸入部連接的一側(cè)的電容元件3的電極的電壓也隨之減低，從而將比閾值電壓低的電壓施加于反相器1的輸入部。低于閾值電壓的電壓，輸入到構(gòu)成反相器1的PMOS晶體管M1及NMOS晶體管M2的柵極，因而從反相器1輸出“低電平”的電壓。當(dāng)反相器2從反相器1接收到“低電平”的電壓時(shí)，由反相器2輸出“高電平”的電壓。
另外，例如，如圖5所示，當(dāng)采樣電壓SV2低于參照電壓Vref時(shí)，施加于電容元件3的與開關(guān)SW3連接著的一側(cè)的電極的電壓升高，因此與反相器1的輸入部連接的一側(cè)的電容元件3的電極的電壓也隨之升高，從而將比閾值電壓高的電壓施加于反相器1的輸入部。高于閾值電壓的電壓，輸入到構(gòu)成反相器1的PMOS晶體管M1及NMOS晶體管M2的柵極，因而從反相器1輸出“高電平”的電壓。當(dāng)反相器2從反相器1接收到“高電平”的電壓時(shí)，由反相器2輸出“低電平”的電壓。
反相器1、2，如圖5所示，利用在PS信號(hào)指示動(dòng)作期間的例如與電源電壓Vdd相等的電壓電平(以下，記為“高電平”)的時(shí)間內(nèi)適當(dāng)開閉的開關(guān)SW1、SW2、SW3而按規(guī)定的間隔反復(fù)進(jìn)入自動(dòng)調(diào)零期間及比較期間，在對(duì)自動(dòng)調(diào)零期間結(jié)束的瞬間的輸入電壓Vin進(jìn)行采樣后與參照電壓Vref進(jìn)行比較，并作為比較器而輸出規(guī)定的電壓。在非動(dòng)作期間，例如，通過輸入與接地電位相等的電壓電平(以下，記為“低電平”)的PS信號(hào)而將NMOS晶體管M3、M6的源極和漏極之間切斷，從而使反相器1、2變?yōu)椴豢蓜?dòng)作的狀態(tài)，同時(shí)使反相器1變?yōu)闆]有貫通電流從供給著電源電壓Vdd的PMOS晶體管M1通過NMOS晶體管M2、M3流向接地端的狀態(tài)，并使反相器2也變?yōu)闆]有貫通電流從供給著電源電壓Vdd的PMOS晶體管M4通過NMOS晶體管M5、M6流向接地端的狀態(tài)。
另外，如上所述，圖1或圖2所示的反相器1及反相器2是按同樣的尺寸、配置構(gòu)成的電路，所以，即使將從反相器1輸出的電壓直接輸入到反相器2，反相器2也能以高的精度根據(jù)閾值電壓輸出“高電平”或“低電平”的電壓。而當(dāng)按同樣的尺寸、配置構(gòu)成反相器1及反相器2時(shí)，還可以用同一個(gè)PS信號(hào)控制該反相器1及反相器2的動(dòng)作。
以下，說明圖3、圖4所示的斬波型比較器的動(dòng)作。由于圖3、圖4所示的斬波型比較器基本動(dòng)作相同，所以用圖5的時(shí)間圖說明圖3所示的斬波型比較器。此外，圖3、圖4所示的反相器11及電容元件13等，以與圖1、圖2所示的反相器1及電容元件3相同的方式進(jìn)行動(dòng)作并具有相同的作用效果，所以這里將其動(dòng)作說明省略，并只說明作為圖3、圖4所示的斬波型比較器的特征的動(dòng)作。
在使開關(guān)SW2導(dǎo)通的同時(shí)，使開關(guān)SW11及開關(guān)SW12導(dǎo)通，從而使前輸入級(jí)反相器11及后輸入級(jí)反相器12進(jìn)入自動(dòng)調(diào)零狀態(tài)。在圖5所示的自動(dòng)調(diào)零期間，在反相器11及反相器12的各輸入輸出部中產(chǎn)生的電壓、即反相器11中設(shè)定的閾值電壓和反相器12中設(shè)定的閾值電壓，施加于電容元件14。在將該開關(guān)SW11、SW12斷開而結(jié)束自動(dòng)調(diào)零狀態(tài)時(shí)，在電容元件13上保持例如采樣電壓SV1或采樣電壓SV2與反相器11的閾值電壓的電位差，在電容元件14上保持反相器11的閾值電壓與反相器12的閾值電壓的電位差。
當(dāng)使開關(guān)SW2斷開并使開關(guān)SW3導(dǎo)通時(shí)，將參照電壓Vref施加于電容元件13，并從反相器11輸出“高電平”或“低電平”的電壓。由反相器11將“高電平”或“低電平”的電壓施加于電容元件14。當(dāng)反相器11輸出“高電平”電壓時(shí)，將高于反相器12的閾值電壓的電壓通過電容元件14輸入到反相器12的輸入部。當(dāng)反相器11輸出“低電平”電壓時(shí)，將低于反相器12的閾值電壓的電壓通過電容元件14輸入到反相器12的輸入部。
當(dāng)反相器12接收到高于自身設(shè)定的閾值電壓的電壓時(shí)，由反相器12輸出“低電平”電壓。而當(dāng)接收到低于自身設(shè)定的閾值電壓的電壓時(shí)，由反相器12輸出“高電平”電壓。
如上所述，按照與后輸入級(jí)反相器12同樣的尺寸、配置構(gòu)成的輸出級(jí)反相器2，直接輸入從反相器12輸出的電壓。由于反相器12與反相器2具有彼此相同的閾值電壓，所以將從反相器12輸出的“高電平”或“低電平”的電壓反相后輸出。
圖3、圖4所示的斬波型比較器，當(dāng)PS信號(hào)為指示動(dòng)作期間的“高電平”時(shí)，NMOS晶體管M13、M16、M6的源極和漏極之間為導(dǎo)通狀態(tài)，從而使各反相器11、12、2為可動(dòng)作的狀態(tài)。而當(dāng)PS信號(hào)變?yōu)椤暗碗娖健睍r(shí)，將NMOS晶體管M13、M16、M6的源極和漏極之間切斷，從而使各反相器11、12、2變?yōu)椴豢蓜?dòng)作的狀態(tài)，同時(shí)使反相器11變?yōu)闆]有貫通電流從供給著電源電壓Vdd的PMOS晶體管M11通過NMOS晶體管M12、M13流向接地端的狀態(tài)，并使反相器12也變?yōu)闆]有貫通電流從供給著電源電壓Vdd的PMOS晶體管M14通過NMOS晶體管M15、M16流向接地端的狀態(tài)。此外，與上述的圖1所示的反相器2的動(dòng)作說明一樣，圖3、圖4所示的輸出級(jí)反相器2也根據(jù)PS信號(hào)為“高電平”或“低電平”而變?yōu)榭蓜?dòng)作或不可動(dòng)作的狀態(tài)，并變?yōu)闆]有貫通電流從供給著電源電壓Vdd的PMOS晶體管M4通過NMOS晶體管M5、M6流向接地端的狀態(tài)。
另外，即使將圖1、圖2的反相器1或圖3、圖4的反相器11、12的輸入部構(gòu)成為例如通過NMOS晶體管接地并在動(dòng)作期間在上述NMOS晶體管的柵極上輸入“低電平”的PS信號(hào)、而在非動(dòng)作期間在上述NMOS晶體管的柵極上輸入“高電平”的PS信號(hào)，也能取得同樣的作用效果。更進(jìn)一步，當(dāng)構(gòu)成為將電源電壓Vdd通過PMOS晶體管供給反相器1或反相器11、12的輸入部并以在動(dòng)作期間在上述PMOS晶體管的柵極上輸入“高電平”的PS信號(hào)、而在非動(dòng)作期間在上述PMOS晶體管的柵極上輸入“低電平”的PS信號(hào)的方式進(jìn)行動(dòng)作時(shí)，也能取得同樣的作用效果。與上述結(jié)構(gòu)相比，圖1～圖4所示的結(jié)構(gòu)，可以抑制在反相器1、11、12中產(chǎn)生的寄生電容的增加，并能提高斬波型比較器的比較精度。
另外，圖1～圖4中舉例示出的各斬波型比較器，構(gòu)成為將驅(qū)動(dòng)功率較大的NMOS晶體管串聯(lián)連接，所以能使響應(yīng)速度加快。特別是，圖1和圖3所示的斬波型比較器，當(dāng)通過適當(dāng)?shù)嘏渲酶骶w管等而構(gòu)成電路時(shí)，可以減小在反相器1、2或反相器11、12、2中產(chǎn)生的輸入輸出的延遲時(shí)間，因而適用于要求快速響應(yīng)的應(yīng)用場(chǎng)合。
如上所述，按照實(shí)施形態(tài)1，由PS信號(hào)控制構(gòu)成斬波型比較器的所有反相電路，并可在非動(dòng)作期間將該全部反相電路切斷，所以，當(dāng)在不進(jìn)行比較動(dòng)作的期間對(duì)反相器的輸入部輸入了與閾值電壓相等的電壓時(shí)，可以防止貫通電流流過該反相器，從而具有能夠抑制斬波型比較器的電流消耗的效果。
另外，通過PS信號(hào)的控制，在非動(dòng)作期間可以防止貫通電流流過圖1、圖2的與反相器1直接連接的反相器2、或圖3、圖4的與反相器12直接連接的反相器2，所以，即使按同樣的尺寸、配置構(gòu)成輸入級(jí)反相器1和輸出級(jí)反相器2、或后輸入級(jí)反相器12及輸出級(jí)反相器2而將閾值電壓設(shè)定為相等值時(shí)也能防止在非動(dòng)作期間產(chǎn)生貫通電流，因而具有可以在提高斬波型比較器的輸入電壓Vin與參照電壓Vref的比較精度的同時(shí)抑制電流消耗的效果。
實(shí)施形態(tài)2圖6～圖9是表示本發(fā)明實(shí)施形態(tài)2的斬波型比較器的電路結(jié)構(gòu)的說明圖。對(duì)與圖1～圖4所示相同或相當(dāng)?shù)牟糠謽?biāo)以相同的符號(hào)，并將其說明省略。圖6、圖7中舉例示出的實(shí)施形態(tài)2的斬波型比較器，由多個(gè)邏輯門構(gòu)成，例如備有輸入級(jí)反相器21及輸出級(jí)反相器22。在圖6、圖7中，在輸入級(jí)反相器21內(nèi)，代替圖1、圖2所示的輸入級(jí)反相器1所備有的NMOS晶體管M3而備有用于使PMOS晶體管M1的源極或漏極的電路連接導(dǎo)通、斷開的PMOS晶體管M20。反相器21的輸入部，與圖1、圖2的反相器1一樣，通過電容元件3與開關(guān)SW2、SW3連接，并備有將反相器21的輸入部和輸出部短路的開關(guān)SW1。
在輸出級(jí)反相器22內(nèi)，代替圖1、圖2所示的輸出級(jí)反相器2所備有的NMOS晶體管M6而將用于使PMOS晶體管M4的源極或漏極的電路連接導(dǎo)通、斷開的PMOS晶體管M21與該反相電路串聯(lián)連接。
圖8、圖9中舉例示出的實(shí)施形態(tài)2的斬波型比較器，由三級(jí)反相電路構(gòu)成，即前輸入級(jí)反相器23、后輸入級(jí)反相器24及輸出級(jí)反相器22。在圖8、圖9中，在前輸入級(jí)反相器23內(nèi)，代替圖3、圖4所示的前輸入級(jí)反相器11所備有的NMOS晶體管M13而將用于使PMOS晶體管M11的源極或漏極的電路連接導(dǎo)通、切斷的PMOS晶體管M22與該反相電路串聯(lián)連接。反相器23的輸入部，與圖3、圖4的反相器11一樣，通過電容元件13與開關(guān)SW2、SW3連接，并備有將反相器23的輸入部和輸出部短路的開關(guān)SW11。
在后輸入級(jí)反相器24內(nèi)，代替圖3、圖4所示的后輸出級(jí)反相器12所備有的NMOS晶體管M16而將用于使PMOS晶體管M14的源極或漏極的電路連接導(dǎo)通、切斷的PMOS晶體管M23與該反相電路串聯(lián)連接。反相器24的輸入部，與圖3、圖4的反相器12一樣，通過電容元件14與前輸入級(jí)反相器23的輸出部連接，并備有將反相器24的輸入部和輸出部短路的開關(guān)SW12。
另外，從以上的說明可知，后輸入級(jí)反相器24的輸出部，與輸出級(jí)反相器22的輸入部直接連接。圖8所示的反相器22，具有與圖6所示相同的結(jié)構(gòu)，圖9所示的反相器22，具有與圖7所示相同的結(jié)構(gòu)，因此，這里將其說明省略。
圖6、圖7中舉例示出的輸入級(jí)反相器21及輸出級(jí)反相器22，按同樣的尺寸、配置構(gòu)成，并設(shè)定了具有相同值的閾值電壓。
圖6中舉例示出的輸入級(jí)反相器21，構(gòu)成為將電源電壓Vdd通過PMOS晶體管M20供給PMOS晶體管M1的源極。輸出級(jí)反相器22，構(gòu)成為將電源電壓Vdd通過PMOS晶體管M21供給PMOS晶體管M4的源極。在PMOS晶體管M20、M21的柵極上輸入控制反相器21、22的動(dòng)作的PS信號(hào)。
圖7中舉例示出的反相器21，由于在PMOS晶體管M1與NMOS晶體管M2之間插入了PMOS晶體管M20，所以構(gòu)成為通過PMOS晶體管M20將PMOS晶體管M1的漏極連接于反相器21的輸出部。輸出級(jí)反相器22，由于在PMOS晶體管M4與NMOS晶體管M5之間插入了PMOS晶體管M21，所以構(gòu)成為通過PMOS晶體管M21將PMOS晶體管M4的漏極連接于反相器22的輸出部。在PMOS晶體管M20、M21的柵極上輸入控制反相器21、22的動(dòng)作的PS信號(hào)。
圖8中舉例示出的前輸入級(jí)反相器23，構(gòu)成為將電源電壓Vdd通過PMOS晶體管M22供給PMOS晶體管M11的源極。后輸入級(jí)反相器24，構(gòu)成為將電源電壓Vdd通過PMOS晶體管M23供給PMOS晶體管M14的源極。另外，圖8所示的輸出級(jí)反相器22，是與圖6所示的反相器22相同的電路，并按照與圖8的反相器24相同的尺寸、配置構(gòu)成，所以將其說明省略。在PMOS晶體管M22、M23、M21的柵極上輸入控制反相器23、24、22的動(dòng)作的PS信號(hào)。
圖9中舉例示出的前輸入級(jí)反相器23，由于在PMOS晶體管M11與NMOS晶體管M12之間插入了PMOS晶體管M22，所以構(gòu)成為通過PMOS晶體管M22將PMOS晶體管M11的漏極連接于反相器23的輸出部。后輸入級(jí)反相器24，由于在PMOS晶體管M14與NMOS晶體管M15之間插入了PMOS晶體管M23，所以構(gòu)成為通過PMOS晶體管M23將PMOS晶體管M14的漏極連接于反相器24的輸出部。另外，圖9所示的輸出級(jí)反相器22，是與圖7所示的反相器22相同的電路，并按照與圖9的反相器24相同的尺寸、配置構(gòu)成，所以將其說明省略。在PMOS晶體管M22、M23、M21的柵極上輸入控制反相器23、24、22的動(dòng)作的PS信號(hào)。
以下，說明其動(dòng)作。
圖10是表示實(shí)施形態(tài)2的斬波型比較器的動(dòng)作的時(shí)間圖。用圖10說明圖6～圖9所示的斬波型比較器的動(dòng)作。在圖5所示的時(shí)間圖中，PS信號(hào)為“高電平”時(shí)是動(dòng)作期間，但在圖10中PS信號(hào)為“低電平”時(shí)是動(dòng)作期間。即，圖6～圖9所示的實(shí)施形態(tài)2的斬波型比較器，當(dāng)輸入“低電平”的PS信號(hào)時(shí)為可動(dòng)作的狀態(tài)，所以，在該動(dòng)作期間內(nèi)所包含的自動(dòng)調(diào)零期間及比較期間中進(jìn)行的各動(dòng)作，與圖1～圖4所示的斬波型比較器相同。這里，將與圖1～圖4所示的斬波型比較器相同的動(dòng)作有關(guān)的說明省略，并只說明作為實(shí)施形態(tài)2的斬波型比較器的特征的動(dòng)作。
圖6所示的PMOS晶體管M20、M21，如圖10所示，當(dāng)在柵極上輸入“低電平”的PS信號(hào)時(shí)，使其源極和漏極之間變?yōu)閷?dǎo)通狀態(tài)，PMOS晶體管M20將電源電壓Vdd供給PMOS晶體管M1，而PMOS晶體管M21將電源電壓Vdd供給PMOS晶體管M4。動(dòng)作期間結(jié)束后PS信號(hào)變?yōu)椤案唠娖健?，?dāng)該P(yáng)S信號(hào)輸入到PMOS晶體管M20、M21的柵極時(shí)，使PMOS晶體管M20、M21的源極和漏極之間變?yōu)榍袛酄顟B(tài)，從而使反相器21、22變?yōu)椴豢蓜?dòng)作的狀態(tài)。
圖8所示的PMOS晶體管M22、M23，M21，當(dāng)在柵極上輸入“低電平”的PS信號(hào)時(shí)，其源極和漏極之間也變?yōu)閷?dǎo)通狀態(tài)，從而將電源電壓Vdd分別通過PMOS晶體管M22供給PMOS晶體管M11、通過PMOS晶體管M23供給PMOS晶體管M14、通過PMOS晶體管M21供給PMOS晶體管M4。當(dāng)PS信號(hào)變?yōu)椤案唠娖健睍r(shí)，使PMOS晶體管M22、M23、M21的源極和漏極之間變?yōu)榍袛酄顟B(tài)，從而使反相器23、24、22變?yōu)椴豢蓜?dòng)作的狀態(tài)。
圖7所示的PMOS晶體管M20、M21，當(dāng)在柵極上輸入“低電平”的PS信號(hào)時(shí)，使其源極和漏極之間變?yōu)閷?dǎo)通狀態(tài)，例如，在將PMOS晶體管M1與NMOS晶體管M2串聯(lián)連接而構(gòu)成的反相器21的電路中，使PMOS晶體管M1與反相器21的輸出部接通，而在將PMOS晶體管M4與NMOS晶體管M5串聯(lián)連接而構(gòu)成的反相器22的電路中，使PMOS晶體管M4與反相器22的輸出部接通。當(dāng)PS信號(hào)變?yōu)椤案唠娖健睍r(shí)，使PMOS晶體管M20、M21的源極和漏極之間變?yōu)榍袛酄顟B(tài)，從而使反相器21、22變?yōu)椴豢蓜?dòng)作的狀態(tài)。
圖9所示的PMOS晶體管M22、M23，M21，當(dāng)在柵極上輸入“低電平”的PS信號(hào)時(shí)，其源極和漏極之間也變?yōu)閷?dǎo)通狀態(tài)，從而通過PMOS晶體管M22將PMOS晶體管M11與反相器23的輸出部連接，通過PMOS晶體管M23將PMOS晶體管M14與反相器24的輸出部接通，并通過PMOS晶體管M21將PMOS晶體管M4與反相器22的輸出部接通。當(dāng)PS信號(hào)變?yōu)椤案唠娖健睍r(shí)，使PMOS晶體管M22、M23、M21的源極和漏極之間變?yōu)榍袛酄顟B(tài)，從而使反相器23、24、22變?yōu)椴豢蓜?dòng)作的狀態(tài)。
通過按同樣的尺寸、配置構(gòu)成圖6、圖7所示的輸入級(jí)反相器21和輸出級(jí)反相器22、或圖8、圖9所示的后輸入級(jí)反相器24和輸出級(jí)反相器22，可以使圖6、圖7的反相器21及反相器22的閾值電壓具有相同的值，并使圖8、圖9的反相器24及反相器22的閾值電壓也具有相同的值，所以，可以輸出正確的比較結(jié)果，并可以用同一個(gè)PS信號(hào)控制多個(gè)反相器的動(dòng)作期間。
另外，圖6～圖9中舉例示出的各斬波型比較器，構(gòu)成為將驅(qū)動(dòng)功率較小的PMOS晶體管串聯(lián)連接，所以能抑制動(dòng)作時(shí)的電流消耗，特別是，圖6和圖8所示的斬波型比較器，當(dāng)通過適當(dāng)?shù)嘏渲酶骶w管等而構(gòu)成電路時(shí)，可以減小在圖6的反相器21、22或圖8的反相器23、24、22中產(chǎn)生的輸入輸出的延遲時(shí)間，因而適用于在要求抑制電流消耗的同時(shí)還要求快速響應(yīng)的應(yīng)用場(chǎng)合。
如上所述，按照實(shí)施形態(tài)2，當(dāng)PS信號(hào)指示著非動(dòng)作期間時(shí)，可以將構(gòu)成斬波型比較器的所有反相電路切斷，所以，當(dāng)在不進(jìn)行比較動(dòng)作的期間對(duì)反相器的輸入部輸入了與閾值電壓相等的電壓時(shí)，可以防止貫通電流流過該反相器，從而具有能夠抑制斬波型比較器的電流消耗的效果。
另外，通過PS信號(hào)的控制，在非動(dòng)作期間可以防止貫通電流流過圖6、圖7的與反相器21直接連接的反相器22、或圖8、圖9的與反相器24直接連接的反相器22，所以，即使按同樣的尺寸、配置構(gòu)成輸入級(jí)反相器21和輸出級(jí)反相器22、或后輸入級(jí)反相器24和輸出級(jí)反相器22而將閾值電壓設(shè)定為相等值時(shí)也能防止在非動(dòng)作期間產(chǎn)生貫通電流，因而具有可以在提高斬波型比較器的輸入電壓Vin與參照電壓Vref的比較精度的同時(shí)抑制電流消耗的效果。
另外，由于構(gòu)成為利用圖6、圖7所示的PMOS晶體管M20、M21、或圖8、圖9所示的PMOS晶體管M22、M23、M21將供給電源電壓Vdd的PMOS晶體管M1、M4、M11、M14的源極或漏極的電路連接接通、切斷，所以可以將各反相器21、22、23、24的閾值電壓設(shè)定為較低的值，進(jìn)一步可以在電阻小的電壓范圍內(nèi)進(jìn)行使各反相器21、22、23、24為自動(dòng)調(diào)零狀態(tài)的例如由NMOS晶體管和PMOS晶體管或僅由NMOS晶體管構(gòu)成的開關(guān)SW1、SW11、SW12的導(dǎo)通、斷開動(dòng)作，因而具有可以減小這些開關(guān)SW1、SW11、SW12的配置尺寸的效果。
實(shí)施形態(tài)3圖11～圖14是表示本發(fā)明實(shí)施形態(tài)3的斬波型比較器的電路結(jié)構(gòu)的說明圖。對(duì)與圖1～圖4或圖6～圖9所示斬波型比較器相同或相當(dāng)?shù)牟糠謽?biāo)以相同的符號(hào)，并將其說明省略。
實(shí)施形態(tài)3的斬波型比較器，作為構(gòu)成該斬波型比較器的邏輯門，采用了與非(“與非”)門。在圖11、圖12中，與非門31相當(dāng)于圖1、圖2所示的反相器1，與非門32相當(dāng)于反相器2。在圖13、圖14中，與非門33相當(dāng)于圖3、圖4所示的反相器11，與非門34相當(dāng)于反相器12。
圖11～圖14所示的與非門31～34，由并聯(lián)連接的2個(gè)PMOS晶體管M31、M32及串聯(lián)連接的2個(gè)NMOS晶體管M33、M34構(gòu)成。對(duì)并聯(lián)連接的PMOS晶體管M31，M32供給電源電壓Vdd，并將與NMOS晶體管M33串聯(lián)連接的NMOS晶體管M34接地。PMOS晶體管M31，M32與NMOS晶體管M33的連接部分，是各與非門31～34的輸出部。
圖11的與非門31，構(gòu)成為將PMOS晶體管M31的柵極及NMOS晶體管M33的柵極與電容元件3的一端連接而由串聯(lián)連接的PMOS晶體管M31及NMOS晶體管M33構(gòu)成反相電路，并在PMOS晶體管M32的柵極及NMOS晶體管M34的柵極上輸入PS信號(hào)。圖11的與非門32，構(gòu)成為將連接著PMOS晶體管M31的柵極及NMOS晶體管M33的柵極的輸入部與與非門31的輸出部連接而由串聯(lián)連接的PMOS晶體管M31及NMOS晶體管M33構(gòu)成反相電路，并在PMOS晶體管M32的柵極及NMOS晶體管M34的柵極上輸入PS信號(hào)。
圖12的與非門31，構(gòu)成為將PMOS晶體管M31的柵極及NMOS晶體管M34的柵極與電容元件3的一端連接而由串聯(lián)連接的PMOS晶體管M31及NMOS晶體管M34構(gòu)成反相電路，并在PMOS晶體管M32的柵極及NMOS晶體管M33的柵極上輸入PS信號(hào)。圖12的與非門32，構(gòu)成為將連接著PMOS晶體管M31的柵極及NMOS晶體管M34的柵極的輸入部與與非門31的輸出部連接而由串聯(lián)連接的PMOS晶體管M31及NMOS晶體管M34構(gòu)成反相電路，并在PMOS晶體管M32的柵極及NMOS晶體管M33的柵極上輸入PS信號(hào)。
圖13的與非門33，構(gòu)成為將PMOS晶體管M31的柵極及NMOS晶體管M33的柵極與電容元件13的一端連接而由串聯(lián)連接的PMOS晶體管M31及NMOS晶體管M33構(gòu)成反相電路，并在PMOS晶體管M32的柵極及NMOS晶體管M34的柵極上輸入PS信號(hào)。圖13的與非門34，將PMOS晶體管M31的柵極及NMOS晶體管M33的柵極與電容元件14的一端連接，而其他結(jié)構(gòu)與圖13的與非門33相同。圖13的與非門32，將PMOS晶體管M31的柵極及NMOS晶體管M33的柵極與后輸入級(jí)與非門34的輸出部連接，而其他結(jié)構(gòu)與圖11的與非門32相同。
圖14的與非門33，構(gòu)成為將PMOS晶體管M31的柵極及NMOS晶體管M34的柵極與電容元件13的一端連接而由串聯(lián)連接的PMOS晶體管M31及NMOS晶體管M34構(gòu)成反相電路，并在PMOS晶體管M32的柵極及NMOS晶體管M33的柵極上輸入PS信號(hào)。圖14的與非門34，將PMOS晶體管M31的柵極及NMOS晶體管M34的柵極與電容元件14的一端連接，而其他結(jié)構(gòu)與圖14的與非門33相同。圖14的與非門32，將PMOS晶體管M31的柵極及NMOS晶體管M34的柵極與后輸入級(jí)與非門34的輸出部連接，而其他結(jié)構(gòu)與圖12的與非門32相同。
另外，按同樣的尺寸、配置構(gòu)成圖11、圖12所示的輸入級(jí)與非門31及輸出級(jí)與非門32，以將在各與非門31、32中構(gòu)成的反相電路的閾值電壓設(shè)定為相同值，同樣，按同樣的尺寸、配置構(gòu)成圖13、圖14所示的后輸入級(jí)與非門34及輸出級(jí)與非門32，以將在各與非門34、32中構(gòu)成的反相電路的閾值電壓設(shè)定為相同值。
以下，說明其動(dòng)作。
圖11、圖12所示的斬波型比較器，進(jìn)行與圖1、圖2所示斬波型比較器相同的動(dòng)作，圖13、圖14所示的斬波型比較器，進(jìn)行與圖3、圖4所示斬波型比較器相同的動(dòng)作。即，圖11～圖14中舉例示出的斬波型比較器，在圖5的時(shí)間圖所示的由開關(guān)SW1、SW11、SW12、SW2、SW3控制的自動(dòng)調(diào)零期間及比較期間中，進(jìn)行與實(shí)施形態(tài)1的斬波型比較器相同的動(dòng)作。這里，將與用圖5說明過的圖1～圖4所示的斬波型比較器相同的動(dòng)作有關(guān)的說明省略，并只說明作為圖11～圖14所示的斬波型比較器的特征的動(dòng)作。
圖11～圖14所示的各與非門31～34，當(dāng)輸入指示動(dòng)作期間的“高電平”的PS信號(hào)時(shí)，在圖11、圖13所示的各與非門中，PMOS晶體管M32變?yōu)榍袛酄顟B(tài)，NMOS晶體管M34變?yōu)閷?dǎo)通狀態(tài)。而在圖12、圖14所示的各與非門中，PMOS晶體管M32變?yōu)榍袛酄顟B(tài)，NMOS晶體管M33變?yōu)閷?dǎo)通狀態(tài)。于是，在圖11、圖13所示的各與非門31～34中，構(gòu)成將PMOS晶體管M31和NMOS晶體管M33串聯(lián)連接的反相電路，而在圖12、圖14所示的各與非門31～34中，構(gòu)成將PMOS晶體管M31和NMOS晶體管M34串聯(lián)連接的反相電路。如上所述，在各與非門31～34中構(gòu)成的反相電路，進(jìn)行與實(shí)施形態(tài)1中說明過的各反相器1、2、11、12相同的動(dòng)作，并根據(jù)在各反相電路中設(shè)定的閾值電壓輸出“高電平”的電壓、或“低電平”的電壓。
另外，當(dāng)輸入指示非動(dòng)作期間的“低電平”的PS信號(hào)時(shí)，在圖11、圖13所示的各與非門中，PMOS晶體管M32變?yōu)閷?dǎo)通狀態(tài)，NMOS晶體管M34變?yōu)榍袛酄顟B(tài)。而在圖12、圖14所示的各與非門中，PMOS晶體管M32變?yōu)閷?dǎo)通狀態(tài)，NMOS晶體管M33變?yōu)榍袛酄顟B(tài)。于是，上述反相電路，因接地等的電路連接被切斷而變?yōu)椴豢蓜?dòng)作的狀態(tài)，并由PMOS晶體管M32將構(gòu)成該反相電路的PMOS晶體管M31的源極和漏極之間短路。即，由變?yōu)閷?dǎo)通狀態(tài)的PMOS晶體管M32將電源電壓Vdd供給與非門31～34的輸出部。
圖11～圖14所示的各與非門31～34，當(dāng)輸入了“低電平”的PS信號(hào)時(shí)，輸出與電源電壓Vdd相等的“高電平”電壓。即，實(shí)施形態(tài)3的斬波型比較器，在非動(dòng)作期間將輸出部嵌位在“高電平”的電壓。而當(dāng)PS信號(hào)為“低電平”時(shí)，在圖11、圖13所示的各與非門中，NMOS晶體管M33的接地被切斷，在圖12、圖14所示的各與非門中，NMOS晶體管M34與PMOS晶體管M31的電路連接被切斷，所以，可以防止在各與非門31～34中構(gòu)成的反相電路內(nèi)有貫通電流從供給電源電壓Vdd的部位流向接地端。
另外，圖11～圖14中舉例示出的斬波型比較器，在構(gòu)成該斬波型比較器的所有邏輯門中使用著與非門，但實(shí)施形態(tài)3的斬波型比較器并不限定于在所有邏輯門中使用與非門的結(jié)構(gòu)，也可以采用將構(gòu)成具有相同作用效果的反相電路的邏輯門與圖11～圖14所示的任何一種與非門組合的結(jié)構(gòu)。尤其是，圖11、圖13所示的斬波型比較器，當(dāng)通過適當(dāng)?shù)嘏渲酶骶w管等而構(gòu)成電路時(shí)，可以減小在反相器31、32或反相器33、34、32中產(chǎn)生的輸入輸出的延遲時(shí)間，因而適用于要求快速響應(yīng)的應(yīng)用場(chǎng)合。
如上所述，按照實(shí)施形態(tài)3，采用構(gòu)成各與非門31～34的一對(duì)PMOS晶體管M31及NMOS晶體管M33、或PMOS晶體管M31及NMOS晶體管M34構(gòu)成反相電路，并在其余的NMOS晶體管M34或NMOS晶體管M33的控制下在動(dòng)作期間使反相電路動(dòng)作、在非動(dòng)作期間將反相電路切斷并用PMOS晶體管M32將反相電路的輸出電壓嵌位在“高電平”，所以，在非動(dòng)作期間可以防止在與非門31～34中構(gòu)成的反相電路內(nèi)流過貫通電流，因而具有能夠抑制斬波型比較器的電流消耗的效果。
另外，當(dāng)圖11、圖12所示的輸入級(jí)反相器31及輸出級(jí)反相器32按同樣的方式構(gòu)成而將閾值電壓設(shè)定為相等值時(shí)，通過PS信號(hào)的控制，在非動(dòng)作期間可以防止貫通電流流過與反相器31直接連接的反相器32，另外，當(dāng)圖13、圖14所示的后輸入級(jí)反相器34及輸出級(jí)反相器32按同樣的尺寸、配置構(gòu)成而將閾值電壓設(shè)定為相等值時(shí)，通過PS信號(hào)的控制，在非動(dòng)作期間也可以防止貫通電流流過與反相器34直接連接的反相器32，因而具有可以在提高斬波型比較器的輸入電壓Vin與參照電壓Vref的比較精度的同時(shí)抑制電流消耗的效果。
另外，當(dāng)在圖11、圖12所示的與非門31、或圖13、圖14所示的與非門34中構(gòu)成反相電路、且PS信號(hào)指示非動(dòng)作期間時(shí)，可將與非門31、或與非門34的輸出部嵌位在“高電平”，所以，即使作為輸出級(jí)的邏輯門備有將一對(duì)PMOS晶體管及NMOS晶體管串聯(lián)連接的反相器而代替圖11～圖14所示的與非門32時(shí)，在非動(dòng)作期間也可以對(duì)輸出級(jí)反相器輸入”高電平”的電壓，所以，具有能使該輸出級(jí)反相器的輸出穩(wěn)定并可以防止貫通電流流過該輸出級(jí)反相器的效果。
另外，由于將與非門用作邏輯門并將驅(qū)動(dòng)功率較小的PMOS晶體管并聯(lián)連接而將驅(qū)動(dòng)功率較大的NMOS晶體管串聯(lián)連接，所以能夠減小該斬波型比較器的輸入輸出之間的延遲時(shí)間，因而具有能使響應(yīng)速度加快的效果。
實(shí)施形態(tài)4圖15～圖18是表示本發(fā)明實(shí)施形態(tài)4的斬波型比較器的電路結(jié)構(gòu)的說明圖。對(duì)與圖1～圖4、圖6～圖9、圖11～圖14所示斬波型比較器相同或相當(dāng)?shù)牟糠謽?biāo)以相同的符號(hào)，并將其說明省略。
實(shí)施形態(tài)4的斬波型比較器，作為構(gòu)成該斬波型比較器的邏輯門，采用了或非(“或非”)門。輸入級(jí)或非門41，相當(dāng)于圖6、圖7所示的反相器21，輸出級(jí)或非門42，相當(dāng)于反相器22。前輸入級(jí)或非門43，相當(dāng)于圖8、圖9所示的反相器23，后輸入級(jí)或非門44，相當(dāng)于反相器24。
圖15～圖18所示的或非門41～44，都是由別串聯(lián)連接的2個(gè)PMOS晶體管M41、M42及并聯(lián)連接的2個(gè)NMOS晶體管M43、M44構(gòu)成。對(duì)與PMOS晶體管M42串聯(lián)連接的PMOS晶體管M41供給電源電壓Vdd，并將并聯(lián)連接的NMOS晶體管M43、M44接地。PMOS晶體管M42與NMOS晶體管M43、M44的連接部分，是各或非門41～44的輸出部。
圖15所示的或非門41，構(gòu)成為將PMOS晶體管M42的柵極及NMOS晶體管M44的柵極與電容元件3的一端連接并在PMOS晶體管M42的柵極及NMOS晶體管M43的柵極上輸入PS信號(hào)?；蚍情T42，構(gòu)成為將PMOS晶體管M41的柵極及NMOS晶體管M42的柵極與或非門41的輸出部連接并在PMOS晶體管M41的柵極及NMOS晶體管M43的柵極上輸入PS信號(hào)。
圖16所示的或非門41，構(gòu)成為將PMOS晶體管M41的柵極及NMOS晶體管M44的柵極與電容元件3的一端連接并在PMOS晶體管M42的柵極及NMOS晶體管M43的柵極上輸入PS信號(hào)?；蚍情T42，構(gòu)成為將PMOS晶體管M41的柵極及NMOS晶體管M44的柵極與或非門41的輸出部連接并在PMOS晶體管M42的柵極及NMOS晶體管M43的柵極上輸入PS信號(hào)。
圖17所示的或非門43，構(gòu)成為將PMOS晶體管M42的柵極及NMOS晶體管M44的柵極與電容元件13的一端連接并在PMOS晶體管M41的柵極及NMOS晶體管M43的柵極上輸入PS信號(hào)?；蚍情T44，將PMOS晶體管M42的柵極及NMOS晶體管M44的柵極與電容元件14的一端連接，而其他結(jié)構(gòu)與或非門43相同。圖17所示的或非門42，將PMOS晶體管M42的柵極及NMOS晶體管M44的柵極與后輸入級(jí)或非門44的輸出部連接，而其他結(jié)構(gòu)與圖15所示的或非門41相同。
圖18所示的或非門43，構(gòu)成為將PMOS晶體管M41的柵極及NMOS晶體管M44的柵極與電容元件13的一端連接并在PMOS晶體管M42的柵極及NMOS晶體管M43的柵極上輸入PS信號(hào)?；蚍情T44，將PMOS晶體管M41的柵極及NMOS晶體管M44的柵極與電容元件14的一端連接，而其他結(jié)構(gòu)與或非門43相同。圖18所示的或非門42，將PMOS晶體管M41的柵極及NMOS晶體管M44的柵極與后輸入級(jí)或非門44的輸出部連接，而其他結(jié)構(gòu)與圖16所示的或非門41相同。
另外，按同樣的尺寸、配置構(gòu)成圖15、圖16所示的輸入級(jí)或非門41及輸出級(jí)或非門42，以將在各或非門41、42中構(gòu)成的反相電路的閾值電壓設(shè)定為相同值，同樣，按同樣的尺寸、配置構(gòu)成圖17、圖18所示的后輸入級(jí)或非門44及輸出級(jí)或非門42，以將在各或非門44、42中構(gòu)成的反相電路的閾值電壓設(shè)定為相同值。
以下，說明其動(dòng)作。
圖15、圖16所示的斬波型比較器，進(jìn)行與圖6、圖7所示斬波型比較器相同的動(dòng)作，圖17、圖18所示的斬波型比較器，進(jìn)行與圖8、圖9所示斬波型比較器相同的動(dòng)作。即，圖15～圖18中舉例示出的斬波型比較器，在圖10的時(shí)間圖所示的動(dòng)作期間內(nèi)的自動(dòng)調(diào)零期間及比較期間中，按照與實(shí)施形態(tài)2的斬波型比較器相同的方式使各開關(guān)SW1、SW11、SW12、SW2、SW3導(dǎo)通、斷開。這里，將與圖6～圖9所示斬波型比較器相同的動(dòng)作有關(guān)的說明省略，并只說明作為圖15～圖18所示的斬波型比較器的特征的動(dòng)作。
圖15～圖18所示的各或非門41～44，當(dāng)輸入指示動(dòng)作期間的“低電平”的PS信號(hào)時(shí)，在圖15、圖17所示的各或非門中，PMOS晶體管M41變?yōu)閷?dǎo)通狀態(tài)，NMOS晶體管M43變?yōu)榍袛酄顟B(tài)。而在圖16、圖18所示的各或非門中，PMOS晶體管M42變?yōu)閷?dǎo)通狀態(tài)，NMOS晶體管M43變?yōu)榍袛酄顟B(tài)。
于是，在圖15、圖17所示的各或非門41～44中，構(gòu)成將PMOS晶體管M42和NMOS晶體管M44串聯(lián)連接的反相電路，而在圖16、圖18所示的各或非門41～44中，構(gòu)成將PMOS晶體管M41和NMOS晶體管M44串聯(lián)連接的反相電路。在各或非門41～44中構(gòu)成的反相電路，進(jìn)行與實(shí)施形態(tài)2中說明過的各反相器21～24相同的動(dòng)作，并根據(jù)各自設(shè)定的閾值電壓輸出”高電平”的電壓、或”低電平”的電壓。
另外，圖15～圖18所示的各或非門41～44，當(dāng)輸入指示非動(dòng)作期間的“高電平”的PS信號(hào)時(shí)，在圖15、圖17所示的各或非門中，PMOS晶體管M41變?yōu)榍袛酄顟B(tài)，NMOS晶體管M43變?yōu)閷?dǎo)通狀態(tài)。而在圖16、圖18所示的各或非門中，PMOS晶體管M42變?yōu)榍袛酄顟B(tài)，NMOS晶體管M43變?yōu)閷?dǎo)通狀態(tài)。
于是，圖15、圖17所示的或非門41～44的反相電路，供給PMOS晶體管M42的電源電壓Vdd被切斷而變?yōu)椴豢蓜?dòng)作的狀態(tài)，并由NMOS晶體管M43將構(gòu)成該反相電路的NMOS晶體管M44的源極和漏極之間短路。即，通過變?yōu)閷?dǎo)通狀態(tài)的PMOS晶體管M43將或非門41～44的輸出部接地。而圖16、圖18所示的或非門41～44的反相電路，因PMOS晶體管M41與NMOS晶體管M44的連接被切斷而變?yōu)椴豢蓜?dòng)作的狀態(tài)，并由NMOS晶體管M43將NMOS晶體管M44的源極和漏極之間短路，從而將或非門41～44的輸出部接地。
圖15～圖18所示的各或非門41～44，當(dāng)輸入指示非動(dòng)作期間的“高電平”的PS信號(hào)時(shí)，輸出與GND(地)電平相等的”低電平”的電壓。即，實(shí)施形態(tài)4的斬波型比較器，在非動(dòng)作期間，將輸出部嵌位在“低電平”。此外，在非動(dòng)作期間，如上所述，在圖15、圖17所示的各或非門中，將供給PMOS晶體管M42的電源電壓Vdd切斷，在圖16、圖18所示的各或非門中，將PMOS晶體管M41與該或非門的輸出部的連接切斷，所以不會(huì)有貫通電流流過各或非門41～44中構(gòu)成的反相電路。
圖15～圖18中舉例示出的斬波型比較器，在結(jié)構(gòu)中采用了將驅(qū)動(dòng)功率較小的PMOS晶體管串聯(lián)連接的或非門，所以能夠抑動(dòng)作時(shí)的電流消耗，特別是，圖15、圖17所示的斬波型比較器，當(dāng)通過適當(dāng)?shù)嘏渲酶骶w管等而構(gòu)成電路時(shí)，可以減小在圖15的反相器41、42或圖17的反相器43、44、42中產(chǎn)生的輸入輸出的延遲時(shí)間，因而適用于在要求抑制電流消耗的同時(shí)還要求快速響應(yīng)的應(yīng)用場(chǎng)合。
另外，圖15～圖18中舉例示出的斬波型比較器，在構(gòu)成該斬波型比較器的所有邏輯門中使用著或非門，但實(shí)施形態(tài)4的斬波型比較器并不限定于在所有邏輯門中使用或非門的結(jié)構(gòu)。
如上所述，按照實(shí)施形態(tài)4，采用構(gòu)成各或非門41～44的一對(duì)PMOS晶體管M42及NMOS晶體管M44、或PMOS晶體管M41及NMOS晶體管M44構(gòu)成反相電路，并構(gòu)成為在另一個(gè)PMOS晶體管M41或PMOS晶體管M42的控制下在動(dòng)作期間將電源電壓Vdd供給反相電路，并當(dāng)在非動(dòng)作期間將供給反相電路的電源電壓Vdd切斷時(shí)用另一個(gè)PMOS晶體管M43將反相電路的輸出嵌位在“低電平”，所以，在非動(dòng)作期間可以防止在或非門41～44中構(gòu)成的反相電路內(nèi)流過貫通電流，因而具有能夠抑制斬波型比較器的電流消耗的效果。
另外，當(dāng)按同樣的尺寸、配置構(gòu)成圖15、圖16所示的輸入級(jí)或非門41及輸出級(jí)或非門42、或圖17、圖18所示的后輸入級(jí)或非門44及輸出級(jí)或非門42而將閾值電壓設(shè)定為相等值時(shí)，通過PS信號(hào)的控制，在非動(dòng)作期間可以防止貫通電流流過與或非門41直接連接的或非門42的反相電路或與或非門44直接連接的或非門42的反相電路，因而具有可以在提高斬波型比較器的輸入電壓Vin與參照電壓Vref的比較精度的同時(shí)抑制電流消耗的效果。
另外，當(dāng)用圖15、圖16所示的輸入級(jí)或非門41、或圖17、圖18所示的后輸入級(jí)或非門44構(gòu)成反相電路、且對(duì)或非門41、44輸入的PS信號(hào)指示著非動(dòng)作期間時(shí)，將或非門41、44的輸出部嵌位在“低電平”，所以，即使作為輸出級(jí)的邏輯門備有將一對(duì)PMOS晶體管及NMOS晶體管串聯(lián)連接的反相器而代替圖15～圖18所示的或非門42時(shí)，在非動(dòng)作期間也可以對(duì)輸出級(jí)反相器輸入”低電平”的電壓，所以，具有能使該輸出級(jí)反相器的輸出穩(wěn)定并可以防止貫通電流流過該輸出級(jí)反相器的效果。
另外，由于使用將PMOS晶體管M41與PMOS晶體管M42串聯(lián)連接的或非門作為邏輯門，所以可以構(gòu)成為用圖15～圖18所示的PMOS晶體管M41控制供給構(gòu)成反相電路的PMOS晶體管M42的電源電壓Vdd的導(dǎo)通、斷開，并由此可以將在各或非門中構(gòu)成的反相電路的閾值電壓設(shè)定為較低的值，因而可以在電阻小的電壓范圍內(nèi)進(jìn)行例如由NMOS晶體管和PMOS晶體管或僅由NMOS晶體管構(gòu)成的開關(guān)SW1、SW11、SW12的導(dǎo)通、斷開動(dòng)作，因而具有可以減小這些開關(guān)SW1、SW11、SW12的配置尺寸的效果。
實(shí)施形態(tài)5圖19～圖22是表示本發(fā)明實(shí)施形態(tài)5的斬波型比較器的電路結(jié)構(gòu)的說明圖。對(duì)與圖1～圖4所示相同或相當(dāng)?shù)牟糠謽?biāo)以相同的符號(hào)，并將其說明省略。
實(shí)施形態(tài)5的斬波型比較器，用CNT信號(hào)控制輸出級(jí)邏輯門的動(dòng)作，這里，說明例如將反相器2用作輸出級(jí)邏輯門的斬波型比較器。將結(jié)構(gòu)與圖1～圖4所示相同的部分的說明省略，并只說明作為實(shí)施形態(tài)5的斬波型比較器的特征的動(dòng)作。
圖19所示的反相器2，在結(jié)構(gòu)上將對(duì)圖1的反相器2的NMOS晶體管M6的柵極輸入的PS信號(hào)變更為CNT信號(hào)。此外，圖20所示的反相器2，在結(jié)構(gòu)上將對(duì)圖2的反相器2的NMOS晶體管M6的柵極輸入的PS信號(hào)變更為CNT信號(hào)。同樣，圖21所示的反相器2，在結(jié)構(gòu)上將對(duì)圖3的反相器2的NMOS晶體管M6的柵極輸入的PS信號(hào)變更為CNT信號(hào)，圖22所示的反相器2，在結(jié)構(gòu)上將對(duì)圖4的反相器2的NMOS晶體管M6的柵極輸入的PS信號(hào)變更為CNT信號(hào)。
在圖21、22中，反相器50，由串聯(lián)連接的PMOS晶體管M51和NMOS晶體管M52構(gòu)成，PMOS晶體管M51和NMOS晶體管M52的柵極與電容元件13的一端及開關(guān)SW11的一端連接，該部分構(gòu)成反相器50的輸入部。PMOS晶體管M51和NMOS晶體管M52的漏極與開關(guān)SW1的另一端連接，該部分構(gòu)成反相器50的輸出部。在PMOS晶體管M51的源極上供給電源電壓Vdd并將NMOS晶體管M52的源極接地而構(gòu)成反相電路。
另外，按同樣的尺寸、配置構(gòu)成圖19、圖20所示的輸入級(jí)反相器1及輸出級(jí)反相器2，以使該反相器1、2中設(shè)定的閾值電壓為相同值，并按同樣的尺寸、配置構(gòu)成圖21、圖22所示的后輸入級(jí)反相器12及輸出級(jí)反相器2，以使該反相器12、2中設(shè)定的閾值電壓為相同值。
以下，說明其動(dòng)作。
圖23是表示實(shí)施形態(tài)5的斬波型比較器的動(dòng)作的時(shí)間圖。圖19、圖20所示的斬波型比較器，進(jìn)行與圖1、圖2所示斬波型比較器相同的動(dòng)作，圖21、圖22所示的斬波型比較器，進(jìn)行與圖3、圖4所示斬波型比較器相同的動(dòng)作。即，圖19～圖22中舉例示出的斬波型比較器，在圖23的時(shí)間圖所示的動(dòng)作期間內(nèi)的自動(dòng)調(diào)零期間及比較期間中，按照與實(shí)施形態(tài)1的斬波型比較器相同的方式使各開關(guān)SW1、SW11、SW12、SW2、SW3導(dǎo)通、斷開。這里，將與圖1～圖4的斬波型比較器相同的動(dòng)作有關(guān)的說明省略，并只說明作為圖19～圖22所示的斬波型比較器的特征的動(dòng)作。
圖19～圖22所示的斬波型比較器，當(dāng)開關(guān)SW2導(dǎo)通時(shí)，可以在CNT信號(hào)的控制下防止輸出級(jí)反相器2中產(chǎn)生貫通電流。即，當(dāng)在包含開關(guān)SW1或開關(guān)SW11、SW12為導(dǎo)通狀態(tài)的自動(dòng)調(diào)零期間的時(shí)間內(nèi)對(duì)電容元件3或電容元件13施加著輸入電壓Vin時(shí)，即使從輸入級(jí)反相器1或后輸入級(jí)反相器12向輸出級(jí)反相器2輸入與閾值電壓相等的電壓，也可以進(jìn)行能夠?qū)⒃摲聪嗥?內(nèi)的從電源電壓Vdd流向接地端的貫通電流切斷的動(dòng)作。
圖23所示的CNT信號(hào)，在自動(dòng)調(diào)零期間使輸出級(jí)反相器2為不可動(dòng)作的狀態(tài)，而在比較期間則使輸出級(jí)反相器2為可動(dòng)作狀態(tài)。
圖19所示的斬波型比較器，在構(gòu)成輸入級(jí)反相器1的NMOS晶體管M3的柵極上輸入PS信號(hào)，在構(gòu)成輸出級(jí)反相器2的NMOS晶體管M6的柵極上輸入CNT信號(hào)。圖23所示的CNT信號(hào)，在PS信號(hào)為“高電平”的動(dòng)作期間，以規(guī)定的間隔反復(fù)為“高電平”和“低電平”，例如，當(dāng)開關(guān)SW2為導(dǎo)通狀態(tài)時(shí)為“低電平”，而當(dāng)開關(guān)SW2為斷開狀態(tài)時(shí)為“高電平”。在PS信號(hào)為“低電平”的非動(dòng)作期間，CNT信號(hào)例如保持“低電平”。
圖19所示的斬波型比較器，在構(gòu)成輸入級(jí)反相器1的NMOS晶體管M3的柵極上輸入著“高電平”PS信號(hào)的動(dòng)作期間，當(dāng)開關(guān)SW2導(dǎo)通而將輸入電壓Vin施加于電容元件3并使開關(guān)SW1導(dǎo)通以使反相器1變?yōu)樽詣?dòng)調(diào)零狀態(tài)從而開始自動(dòng)調(diào)零期間時(shí)，在反相器2的NMOS晶體管M6的柵極上輸入“低電平”的CNT信號(hào)，以使NMOS晶體管M6的源極和漏極之間變?yōu)榍袛酄顟B(tài)。即，將NMOS晶體管M5的接地切斷，使該反相器2變?yōu)椴豢蓜?dòng)作的狀態(tài)。
在將開關(guān)SW1斷開而結(jié)束自動(dòng)調(diào)零期間時(shí)，使開關(guān)SW2斷開，并在NMOS晶體管M6的柵極上輸入“高電平”的CNT信號(hào)。在這之后，NMOS晶體管M6變?yōu)閷?dǎo)通狀態(tài)而使NMOS晶體管M5接地，并使該反相器2進(jìn)入可動(dòng)作狀態(tài)。這樣，在反相器2變?yōu)榭蓜?dòng)作的狀態(tài)下，使開關(guān)SW3導(dǎo)通而開始比較期間。
圖20所示的斬波型比較器，在構(gòu)成輸入級(jí)反相器1的NMOS晶體管M3的柵極上輸入著“高電平”PS信號(hào)的動(dòng)作期間，當(dāng)開關(guān)SW2導(dǎo)通而將輸入電壓Vin施加于電容元件3并使開關(guān)SW1導(dǎo)通以使反相器1變?yōu)樽詣?dòng)調(diào)零狀態(tài)從而開始自動(dòng)調(diào)零期間時(shí)，在反相器2的NMOS晶體管M6的柵極上輸入“低電平”的CNT信號(hào)，以使NMOS晶體管M6的源極和漏極之間變?yōu)榍袛酄顟B(tài)。即，將反相器2的輸出部與NMOS晶體管M5的連接切斷，使該反相器2變?yōu)椴豢蓜?dòng)作的狀態(tài)。
在將開關(guān)SW1斷開而結(jié)束自動(dòng)調(diào)零期間時(shí)，使開關(guān)SW2斷開，并在NMOS晶體管M6的柵極上輸入“高電平”的CNT信號(hào)。在這之后，NMOS晶體管M6變?yōu)閷?dǎo)通狀態(tài)而將NMOS晶體管M5與反相器2的輸出部接通，并使該反相器2進(jìn)入可動(dòng)作狀態(tài)。這樣，在反相器2變?yōu)榭蓜?dòng)作的狀態(tài)下，使開關(guān)SW3導(dǎo)通而開始比較期間。
圖21所示的斬波型比較器，在構(gòu)成后輸入級(jí)反相器12的NMOS晶體管M16的柵極上輸入著“高電平”PS信號(hào)的動(dòng)作期間，當(dāng)開關(guān)SW2導(dǎo)通而將輸入電壓Vin施加于電容元件13并使開關(guān)SW11、SW12導(dǎo)通以使前輸入級(jí)反相器50及后輸入級(jí)反相器12變?yōu)樽詣?dòng)調(diào)零狀態(tài)從而開始自動(dòng)調(diào)零期間時(shí)，在反相器2的NMOS晶體管M6的柵極上輸入“低電平”的CNT信號(hào)，以使NMOS晶體管M6的源極和漏極之間變?yōu)榍袛酄顟B(tài)。即，將NMOS晶體管M5的接地切斷，使該反相器2變?yōu)椴豢蓜?dòng)作的狀態(tài)。
在將開關(guān)SW11、SW12斷開而結(jié)束自動(dòng)調(diào)零期間時(shí)，使開關(guān)SW2斷開，并在NMOS晶體管M6的柵極上輸入“高電平”的CNT信號(hào)。在這之后，NMOS晶體管M6變?yōu)閷?dǎo)通狀態(tài)而使NMOS晶體管M5接地，并使該反相器2進(jìn)入可動(dòng)作狀態(tài)。這樣，在反相器2變?yōu)榭蓜?dòng)作的狀態(tài)下，使開關(guān)SW3導(dǎo)通而開始比較期間。
圖22所示的斬波型比較器，在構(gòu)成后輸入級(jí)反相器12的NMOS晶體管M16的柵極上輸入著“高電平”PS信號(hào)的動(dòng)作期間，當(dāng)開關(guān)SW2導(dǎo)通而將輸入電壓Vin施加于電容元件13并使開關(guān)SW11、SW12導(dǎo)通以使前輸入級(jí)反相器50及后輸入級(jí)反相器12變?yōu)樽詣?dòng)調(diào)零狀態(tài)從而開始自動(dòng)調(diào)零期間時(shí)，在反相器2的NMOS晶體管M6的柵極上輸入“低電平”的CNT信號(hào)，以使NMOS晶體管M6的源極和漏極之間變?yōu)榍袛酄顟B(tài)。即，將反相器2的輸出部與NMOS晶體管M5的連接切斷，使該反相器2變?yōu)椴豢蓜?dòng)作的狀態(tài)。
在將開關(guān)SW11、SW12斷開而結(jié)束自動(dòng)調(diào)零期間時(shí)，使開關(guān)SW2斷開，并在NMOS晶體管M6的柵極上輸入“高電平”的CNT信號(hào)。在這之后，NMOS晶體管M6變?yōu)閷?dǎo)通狀態(tài)而將NMOS晶體管M5與反相器2的輸出部接通，并使該反相器2進(jìn)入可動(dòng)作狀態(tài)。這樣，在反相器2變?yōu)榭蓜?dòng)作的狀態(tài)下，使開關(guān)SW3導(dǎo)通而開始比較期間。
通過按同樣的尺寸、配置構(gòu)成圖19、圖20所示的反相器1及反相器2，即使將從反相器1輸出的電壓直接輸入到反相器2，反相器2也能以高的精度根據(jù)閾值電壓輸出”高電平”或“低電平”的電壓。同樣，通過按同樣的尺寸、配置構(gòu)成圖21、圖22所示的反相器12及反相器2，即使將從反相器12輸出的電壓直接輸入到反相器2，反相器2也能以高的精度根據(jù)閾值電壓輸出”高電平”或“低電平”的電壓。
另外，圖19～圖22中舉例示出的各斬波型比較器，構(gòu)成為將驅(qū)動(dòng)功率較大的NMOS晶體管串聯(lián)連接，所以能使響應(yīng)速度加快。特別是，圖19和圖21所示的斬波型比較器，當(dāng)通過適當(dāng)?shù)嘏渲酶骶w管等而構(gòu)成電路時(shí)，可以減小在反相器1、2或反相器12、2中產(chǎn)生的輸入輸出的延遲時(shí)間，因而適用于要求快速響應(yīng)的應(yīng)用場(chǎng)合。
如上所述，按照實(shí)施形態(tài)5，通過對(duì)輸入級(jí)反相器1或后輸入級(jí)反相器12輸入PS信號(hào)而使反相器1或反相器1在非動(dòng)作期間變?yōu)椴豢蓜?dòng)作的狀態(tài)，并通過對(duì)輸出級(jí)反相器2輸入CNT信號(hào)而使反相器2在自動(dòng)調(diào)零期間變?yōu)椴豢蓜?dòng)作的狀態(tài)，所以，當(dāng)構(gòu)成為將輸入級(jí)反相器1與輸出級(jí)反相器2的閾值電壓、或后輸入級(jí)反相器12與輸出級(jí)反相器2的閾值電壓設(shè)定為相同值時(shí)，即使反相器1或反相器12變?yōu)樽詣?dòng)調(diào)零狀態(tài)并對(duì)反相器2的輸入部輸入與閾值電壓相等的電壓時(shí)，也可以在自動(dòng)調(diào)零期間內(nèi)使反相器2中沒有貫通電流流過，而在非動(dòng)作期間可以防止貫通電流流過各反相器，因此，通過將各反相器的閾值電壓設(shè)定為相同值，可以取得在提高斬波型比較器的輸入電壓Vin與參照電壓Vref的比較精度的同時(shí)抑制電流消耗的效果。
另外，由于將驅(qū)動(dòng)功率較大的NMOS晶體管串聯(lián)連接而構(gòu)成反相器，所以具有能使斬波型比較器的響應(yīng)速度加快的效果。
實(shí)施形態(tài)6圖24～圖27是表示本發(fā)明實(shí)施形態(tài)6的斬波型比較器的電路結(jié)構(gòu)的說明圖。對(duì)與圖6～圖9及圖21、圖22所示斬波型比較器相同或相當(dāng)?shù)牟糠謽?biāo)以相同的符號(hào)，并將其說明省略。
實(shí)施形態(tài)6的斬波型比較器，用CNT信號(hào)控制輸出級(jí)邏輯門的動(dòng)作，這里，說明例如將反相器22用作輸出級(jí)邏輯門的斬波型比較器。
圖24所示的反相器22，在結(jié)構(gòu)上將對(duì)圖6的反相器22的NMOS晶體管M21的柵極輸入的PS信號(hào)變更為CNT信號(hào)。圖25所示的反相器22，在結(jié)構(gòu)上將對(duì)圖7的反相器22的NMOS晶體管M21的柵極輸入的PS信號(hào)變更為CNT信號(hào)。圖26所示的反相器22，代替圖8的前輸入級(jí)反相器23而備有前輸入級(jí)反相器50，并在結(jié)構(gòu)上將對(duì)圖8的反相器22的NMOS晶體管M21的柵極輸入的PS信號(hào)變更為CNT信號(hào)。圖27所示的反相器22，代替圖9的前輸入級(jí)反相器23而備有前輸入級(jí)反相器50，并在結(jié)構(gòu)上將對(duì)圖9的反相器22的NMOS晶體管M21的柵極輸入的PS信號(hào)變更為CNT信號(hào)。
另外，按同樣的尺寸、配置構(gòu)成圖24、圖25所示的輸入級(jí)反相器21及輸出級(jí)反相器22，以使該反相器21、22中設(shè)定的閾值電壓為相同值，并按同樣的尺寸、配置構(gòu)成圖26、圖27所示的后輸入級(jí)反相器24及輸出級(jí)反相器22，以使該反相器24、22中設(shè)定的閾值電壓為相同值。
以下，說明其動(dòng)作。
圖28是表示實(shí)施形態(tài)6的斬波型比較器的動(dòng)作的時(shí)間圖。圖24、圖25所示的斬波型比較器，進(jìn)行與圖6、圖7所示斬波型比較器相同的動(dòng)作，圖26、圖27所示的斬波型比較器，進(jìn)行與圖8、圖9所示斬波型比較器相同的動(dòng)作。即，圖24～圖27中舉例示出的斬波型比較器，在圖28的時(shí)間圖所示的動(dòng)作期間內(nèi)的自動(dòng)調(diào)零期間及比較期間中，按照與實(shí)施形態(tài)2的斬波型比較器相同的方式使各開關(guān)SW1、SW11、SW12、SW2、SW3導(dǎo)通、斷開。這里，將與圖6～圖9的斬波型比較器相同的動(dòng)作有關(guān)的說明省略，并只說明作為圖24～圖27所示的斬波型比較器的特征的動(dòng)作。
圖24～圖27所示的PS信號(hào)及CNT信號(hào)，在自動(dòng)調(diào)零期間使輸出級(jí)反相器22為不可動(dòng)作的狀態(tài)，而在比較期間則使其為可動(dòng)作狀態(tài)，所以，當(dāng)開關(guān)SW2導(dǎo)通而將輸入電壓Vin施加于電容元件3或電容元件13時(shí)，可以通過對(duì)輸出級(jí)反相器22輸入CNT信號(hào)以防止其產(chǎn)生貫通電流。即，當(dāng)在包含開關(guān)SW1或開關(guān)SW11、SW12為導(dǎo)通狀態(tài)的自動(dòng)調(diào)零期間的時(shí)間內(nèi)對(duì)電容元件3或電容元件13施加著輸入電壓Vin時(shí)，即使從輸入級(jí)反相器21或后輸入級(jí)反相器24向輸出級(jí)反相器22輸入與閾值電壓相等的電壓，也能進(jìn)行可以將該反相器22內(nèi)的從電源電壓Vdd的供給部位流向接地端的貫通電流切斷的動(dòng)作。
圖28中舉例示出的CNT信號(hào)，在PS信號(hào)為指示動(dòng)作期間的“高電平”時(shí)，以規(guī)定的間隔反復(fù)為“高電平”和“低電平”。例如，該CNT信號(hào)，當(dāng)開關(guān)SW2為導(dǎo)通狀態(tài)時(shí)為“高電平”，而當(dāng)開關(guān)SW2為斷開狀態(tài)時(shí)為“低電平”。在PS信號(hào)為指示非動(dòng)作期間的“高電平”時(shí)，CNT信號(hào)例如保持“高電平”。
圖24所示的斬波型比較器，在構(gòu)成輸入級(jí)反相器21的PMOS晶體管M20的柵極上輸入著“低電平”PS信號(hào)的動(dòng)作期間，當(dāng)開關(guān)SW2導(dǎo)通而將輸入電壓Vin施加于電容元件3并使開關(guān)SW1導(dǎo)通以使反相器21變?yōu)樽詣?dòng)調(diào)零狀態(tài)從而開始自動(dòng)調(diào)零期間時(shí)，在反相器22的PMOS晶體管M21的柵極上輸入“高電平”的CNT信號(hào)，以使PMOS晶體管M21的源極和漏極之間變?yōu)榍袛酄顟B(tài)。即，將對(duì)PMOS晶體管M4的供給的電源電壓Vdd切斷，使該反相器22變?yōu)椴豢蓜?dòng)作的狀態(tài)。
在將開關(guān)SW1斷開而結(jié)束自動(dòng)調(diào)零期間時(shí)，使開關(guān)SW2斷開，并在PMOS晶體管M21的柵極上輸入“低電平”的CNT信號(hào)。在這之后，PMOS晶體管M21變?yōu)閷?dǎo)通狀態(tài)而將電源電壓Vdd供給PMOS晶體管M4，并使該反相器22進(jìn)入可動(dòng)作狀態(tài)。這樣，在反相器22變?yōu)榭蓜?dòng)作的狀態(tài)下，使開關(guān)SW3導(dǎo)通而開始比較期間。
圖25所示的斬波型比較器，在構(gòu)成輸入級(jí)反相器21的PMOS晶體管M20的柵極上輸入著“低電平”PS信號(hào)的動(dòng)作期間，當(dāng)開關(guān)SW2導(dǎo)通而將輸入電壓Vin施加于電容元件3并使開關(guān)SW1導(dǎo)通以使反相器21變?yōu)樽詣?dòng)調(diào)零狀態(tài)從而開始自動(dòng)調(diào)零期間時(shí)，在反相器22的PMOS晶體管M21的柵極上輸入“高電平”的CNT信號(hào)，以使PMOS晶體管M21的源極和漏極之間變?yōu)榍袛酄顟B(tài)。即，將反相器22的輸出部與PMOS晶體管M4的連接切斷，使該反相器22變?yōu)椴豢蓜?dòng)作的狀態(tài)。
在將開關(guān)SW1斷開而結(jié)束自動(dòng)調(diào)零期間時(shí)，使開關(guān)SW2斷開，并在PMOS晶體管M21的柵極上輸入“低電平”的CNT信號(hào)。在這之后，PMOS晶體管M21變?yōu)閷?dǎo)通狀態(tài)而將PMOS晶體管M4與反相器22的輸出部接通，并使該反相器22進(jìn)入可動(dòng)作狀態(tài)。這樣，在反相器22變?yōu)榭蓜?dòng)作的狀態(tài)下，使開關(guān)SW3導(dǎo)通而開始比較期間。
圖26所示的斬波型比較器，在構(gòu)成后輸入級(jí)反相器24的PMOS晶體管M23的柵極上輸入著“低電平”PS信號(hào)的動(dòng)作期間，當(dāng)開關(guān)SW2導(dǎo)通而將輸入電壓Vin施加于電容元件13并使開關(guān)SW11、SW12導(dǎo)通以使前輸入級(jí)反相器50及后輸入級(jí)反相器24變?yōu)樽詣?dòng)調(diào)零狀態(tài)從而開始自動(dòng)調(diào)零期間時(shí)，在反相器22的PMOS晶體管M21的柵極上輸入“高電平”的CNT信號(hào)，以使PMOS晶體管M21的源極和漏極之間變?yōu)榍袛酄顟B(tài)。即，將對(duì)PMOS晶體管M4的供給的電源電壓Vdd切斷，使該反相器22變?yōu)椴豢蓜?dòng)作的狀態(tài)。
在將開關(guān)SW11、SW12斷開而結(jié)束自動(dòng)調(diào)零期間時(shí)，使開關(guān)SW2斷開，并在PMOS晶體管M21的柵極上輸入“低電平”的CNT信號(hào)。在這之后，PMOS晶體管M21變?yōu)閷?dǎo)通狀態(tài)而將電源電壓Vdd供給PMOS晶體管M4，并使該反相器22進(jìn)入可動(dòng)作狀態(tài)。這樣，在反相器22變?yōu)榭蓜?dòng)作的狀態(tài)下，使開關(guān)SW3導(dǎo)通而開始比較期間。
圖27所示的斬波型比較器，在構(gòu)成后輸入級(jí)反相器24的PMOS晶體管M23的柵極上輸入著“低電平”PS信號(hào)的動(dòng)作期間，當(dāng)開關(guān)SW2導(dǎo)通而將輸入電壓Vin施加于電容元件13并使開關(guān)SW11、SW12導(dǎo)通以使前輸入級(jí)反相器50及后輸入級(jí)反相器24變?yōu)樽詣?dòng)調(diào)零狀態(tài)從而開始自動(dòng)調(diào)零期間時(shí)，在反相器22的PMOS晶體管M21的柵極上輸入“高電平”的CNT信號(hào)，以使PMOS晶體管M21的源極和漏極之間變?yōu)榍袛酄顟B(tài)。即，將反相器22的輸出部與PMOS晶體管M4的連接切斷。
在將開關(guān)SW11、SW12斷開而結(jié)束自動(dòng)調(diào)零期間時(shí)，使開關(guān)SW2斷開，并在反相器22的PMOS晶體管M21的柵極上輸入“低電平”的CNT信號(hào)。在這之后，PMOS晶體管M21變?yōu)閷?dǎo)通狀態(tài)而將PMOS晶體管M4與反相器22的輸出部接通，并使該反相器22進(jìn)入可動(dòng)作狀態(tài)。這樣，在反相器22變?yōu)榭蓜?dòng)作的狀態(tài)下，使開關(guān)SW3導(dǎo)通而開始比較期間。
另外，特別是，圖24和圖26所示的斬波型比較器，當(dāng)通過適當(dāng)?shù)嘏渲酶骶w管等而構(gòu)成電路時(shí)，可以減小在反相器21、22或反相器24、22中產(chǎn)生的輸入輸出的延遲時(shí)間，因而適用于要求快速響應(yīng)的應(yīng)用場(chǎng)合。
如上所述，按照實(shí)施形態(tài)6，通過對(duì)輸入級(jí)反相器21或后輸入級(jí)反相器24輸入PS信號(hào)而使反相器21或反相器24在非動(dòng)作期間變?yōu)椴豢蓜?dòng)作的狀態(tài)，并通過對(duì)輸出級(jí)反相器22輸入CNT信號(hào)而使反相器2在自動(dòng)調(diào)零期間變?yōu)椴豢蓜?dòng)作的狀態(tài)，所以，當(dāng)構(gòu)成為將輸入級(jí)反相器21與輸出級(jí)反相器22的閾值電壓、或后輸入級(jí)反相器24與輸出級(jí)反相器22的閾值電壓設(shè)定為相同值時(shí)，即使反相器21或反相器24變?yōu)樽詣?dòng)調(diào)零狀態(tài)并對(duì)反相器22的輸入部輸入與閾值電壓相等的電壓時(shí)，也可以在動(dòng)作期間的自動(dòng)調(diào)零期間內(nèi)使反相器22中沒有貫通電流流過，而在非動(dòng)作期間可以防止貫通電流流過各反相器，因此，具有可以抑制電流消耗的效果。
另外，通過將直接連接的反相器21和反相器22、或反相器24和反相器22的閾值電壓設(shè)定為相同值，可以取得在提高輸入電壓Vin與參照電壓Vref的比較精度的同時(shí)抑制斬波型比較器的電流消耗的效果。
另外，由于構(gòu)成為將PMOS晶體管M1和PMOS晶體管M2、PMOS晶體管M4和PMOS晶體管M21、PMOS晶體管M14和PMOS晶體管M23分別串聯(lián)連接并使構(gòu)成各反相器21、22、24的PMOS晶體管M1、M4、M14的電路連接導(dǎo)通、切斷，所以可以將各反相器的閾值電壓設(shè)定為較低的值，從而可以在電阻小的電壓范圍內(nèi)進(jìn)行例如由NMOS晶體管和PMOS晶體管或僅由NMOS晶體管構(gòu)成的開關(guān)SW1、SW11、SW12的導(dǎo)通、斷開動(dòng)作，因而具有可以減小這些開關(guān)SW1、SW11、SW12的配置尺寸的效果。
實(shí)施形態(tài)7圖29～圖32是表示本發(fā)明實(shí)施形態(tài)7的斬波型比較器的電路結(jié)構(gòu)的說明圖。對(duì)與圖11～圖14及圖21、圖22所示斬波型比較器相同或相當(dāng)?shù)牟糠謽?biāo)以相同的符號(hào)，并將其說明省略。
實(shí)施形態(tài)7的斬波型比較器，用CNT信號(hào)控制輸出級(jí)邏輯門的動(dòng)作，這里，說明例如將與非門32用作輸出級(jí)邏輯門的斬波型比較器。
圖29的與非門32，在結(jié)構(gòu)上將對(duì)圖11的與非門32的PMOS晶體管M32及NMOS晶體管M34的柵極輸入的PS信號(hào)變更為CNT信號(hào)。而圖30的與非門32，在結(jié)構(gòu)上將對(duì)圖12的與非門32的PMOS晶體管M32及NMOS晶體管M33的柵極輸入的PS信號(hào)變更為CNT信號(hào)。
圖31的與非門32，代替圖13的前輸入級(jí)與非門33而將前輸入級(jí)反相器50與輸入部連接，并在結(jié)構(gòu)上將對(duì)圖13的輸出級(jí)與非門32的PMOS晶體管M32及NMOS晶體管M34的柵極輸入的PS信號(hào)變更為CNT信號(hào)。而圖32的與非門32，代替圖14的前輸入級(jí)與非門33而將前輸入級(jí)反相器50與輸入部連接，并在結(jié)構(gòu)上將對(duì)圖14的輸出級(jí)與非門32的PMOS晶體管M32及NMOS晶體管M33的柵極輸入的PS信號(hào)變更為CNT信號(hào)。
另外，按同樣的尺寸、配置構(gòu)成圖29、圖30所示的輸入級(jí)與非門31及輸出級(jí)與非門32，以使該與非門31、32中設(shè)定的閾值電壓為相同值，并按同樣的尺寸、配置構(gòu)成圖31、圖32所示的后輸入級(jí)與非門34及輸出級(jí)與非門32，以使該與非門34、32中設(shè)定的閾值電壓為相同值。
以下，說明其動(dòng)作。
圖29、圖30所示的斬波型比較器，進(jìn)行與圖19、圖20所示斬波型比較器相同的動(dòng)作，圖31、圖32所示的斬波型比較器，進(jìn)行與圖21、圖22所示斬波型比較器相同的動(dòng)作。即，圖29～圖32中舉例示出的斬波型比較器，在圖23的時(shí)間圖所示的動(dòng)作期間內(nèi)的自動(dòng)調(diào)零期間及比較期間中，按照與實(shí)施形態(tài)5的斬波型比較器相同的方式使各開關(guān)SW1、SW11、SW12、SW2、SW3導(dǎo)通、斷開。這里，將與圖19～圖22所示斬波型比較器相同的動(dòng)作有關(guān)的說明省略，并只說明作為圖29～圖32所示的斬波型比較器的特征的動(dòng)作。
圖29～圖32所示的斬波型比較器，輸入圖23所示的PS信號(hào)及CNT信號(hào)，并根據(jù)該CNT信號(hào)而在自動(dòng)調(diào)零期間使輸出級(jí)與非門32為不可動(dòng)作的狀態(tài)，在比較期間則使其為可動(dòng)作狀態(tài)，所以，當(dāng)開關(guān)SW2導(dǎo)通時(shí)，可以使輸出級(jí)與非門32為不可動(dòng)作的狀態(tài)以防止在與非門32中產(chǎn)生貫通電流。
圖29所示的斬波型比較器，在輸入級(jí)與非門31的PMOS晶體管M32及NMOS晶體管M34的柵極上輸入著“高電平”PS信號(hào)的動(dòng)作期間，當(dāng)開關(guān)SW2導(dǎo)通而將輸入電壓Vin施加于電容元件3并使開關(guān)SW1導(dǎo)通以使與非門31的反相電路變?yōu)樽詣?dòng)調(diào)零狀態(tài)從而開始自動(dòng)調(diào)零期間時(shí)，在與非門32的PMOS晶體管M32及NMOS晶體管M34的柵極上輸入“低電平”的CNT信號(hào)，以使PMOS晶體管M32的源極和漏極之間變?yōu)槎搪窢顟B(tài)，并使NMOS晶體管M34的源極和漏極之間變?yōu)榍袛酄顟B(tài)。即，使PMOS晶體管M31的源極和漏極之間短路，并將NMOS晶體管M33的接地切斷，從而在將電源電壓Vdd通過PMOS晶體管M32供給與非門32的輸出部的狀態(tài)下使該與非門32的反相電路變?yōu)椴豢蓜?dòng)作的狀態(tài)。
在將開關(guān)SW1斷開而結(jié)束自動(dòng)調(diào)零期間時(shí)，使開關(guān)SW2斷開，并在與非門32的PMOS晶體管M32及NMOS晶體管M34的柵極上輸入“高電平”的CNT信號(hào)。在這之后，PMOS晶體管M32變?yōu)榍袛酄顟B(tài)而將PMOS晶體管M31的源極和漏極之間的短路及與非門32的輸出部與電源電壓Vdd的連接斷開，同時(shí)使NMOS晶體管M34變?yōu)閷?dǎo)通狀態(tài)而將NMOS晶體管M33接地，并使該與非門32的反相電路進(jìn)入可動(dòng)作狀態(tài)。這樣，在與非門32的反相電路變?yōu)榭蓜?dòng)作的狀態(tài)下，使開關(guān)SW3導(dǎo)通而開始比較期間。
圖30所示的斬波型比較器，在輸入級(jí)反相器31的PMOS晶體管M32及NMOS晶體管M33的柵極上輸入著“高電平”PS信號(hào)的動(dòng)作期間，當(dāng)開關(guān)SW2導(dǎo)通而將輸入電壓Vin施加于電容元件3并使開關(guān)SW1導(dǎo)通以使與非門31的反相電路變?yōu)樽詣?dòng)調(diào)零狀態(tài)從而開始自動(dòng)調(diào)零期間時(shí)，在與非門32的PMOS晶體管M32及NMOS晶體管M33的柵極上輸入“低電平”的CNT信號(hào)，以使PMOS晶體管M32的源極和漏極之間變?yōu)閷?dǎo)通狀態(tài)，并使NMOS晶體管M33的源極和漏極之間變?yōu)榍袛酄顟B(tài)。即，使PMOS晶體管M31的源極和漏極之間短路，并將與非門32的輸出部與NMOS晶體管M34的連接切斷，從而在將電源電壓Vdd通過PMOS晶體管M32供給與非門32的輸出部的狀態(tài)下使該與非門32的反相電路變?yōu)椴豢蓜?dòng)作的狀態(tài)。
在將開關(guān)SW1斷開而結(jié)束自動(dòng)調(diào)零期間時(shí)，使開關(guān)SW2斷開，并在與非門32的PMOS晶體管M32及NMOS晶體管M33的柵極上輸入“高電平”的CNT信號(hào)。在這之后，PMOS晶體管M32變?yōu)榍袛酄顟B(tài)而將PMOS晶體管M31的短路及與非門32的輸出部與電源電壓Vdd的連接斷開，同時(shí)使NMOS晶體管M33變?yōu)閷?dǎo)通狀態(tài)而將NMOS晶體管M34與與非門32的輸出部接通，并使該與非門32的反相電路進(jìn)入可動(dòng)作狀態(tài)。這樣，在與非門32的反相電路變?yōu)榭蓜?dòng)作的狀態(tài)下，使開關(guān)SW3導(dǎo)通而開始比較期間。
圖31所示的斬波型比較器，在后輸入級(jí)與非門34的PMOS晶體管M32及NMOS晶體管M34的柵極上輸入著“高電平”PS信號(hào)的動(dòng)作期間，當(dāng)開關(guān)SW2導(dǎo)通而將輸入電壓Vin施加于電容元件13并使開關(guān)SW11、SW12導(dǎo)通以使前輸入級(jí)反相器50及后輸入級(jí)與非門34的反相電路變?yōu)樽詣?dòng)調(diào)零狀態(tài)從而開始自動(dòng)調(diào)零期間時(shí)，在輸出級(jí)與非門32的PMOS晶體管M32及NMOS晶體管M34的柵極上輸入“低電平”的CNT信號(hào)，以使PMOS晶體管M32的源極和漏極之間變?yōu)閷?dǎo)通狀態(tài)，并使NMOS晶體管M34的源極和漏極之間變?yōu)榍袛酄顟B(tài)。即，使PMOS晶體管M31的源極和漏極之間短路，并將NMOS晶體管M33的接地切斷，從而在將電源電壓Vdd通過PMOS晶體管M32供給與非門32的輸出部的狀態(tài)下使該與非門32的反相電路變?yōu)椴豢蓜?dòng)作的狀態(tài)。
在將開關(guān)SW11、SW12斷開而結(jié)束自動(dòng)調(diào)零期間時(shí)，使開關(guān)SW2斷開，并在PMOS晶體管M32及NMOS晶體管M34的柵極上輸入“高電平”的CNT信號(hào)。在這之后，PMOS晶體管M32變?yōu)榍袛酄顟B(tài)而將PMOS晶體管M31的源極和漏極之間的短路及與非門32的輸出部與電源電壓Vdd的連接斷開，同時(shí)使NMOS晶體管M34變?yōu)閷?dǎo)通狀態(tài)而將NMOS晶體管M33接地，并使該與非門32的反相電路進(jìn)入可動(dòng)作狀態(tài)。這樣，在與非門32的反相電路變?yōu)榭蓜?dòng)作的狀態(tài)下，使開關(guān)SW3導(dǎo)通而開始比較期間。
圖32所示的斬波型比較器，在后輸入級(jí)與非門34的PMOS晶體管M32及NMOS晶體管M33的柵極上輸入著“高電平”PS信號(hào)的動(dòng)作期間，當(dāng)開關(guān)SW2導(dǎo)通而將輸入電壓Vin施加于電容元件13并使開關(guān)SW11、SW12導(dǎo)通以使前輸入級(jí)反相器50及后輸入級(jí)與非門34的反相電路變?yōu)樽詣?dòng)調(diào)零狀態(tài)從而開始自動(dòng)調(diào)零期間時(shí)，在與非門32的PMOS晶體管M32及NMOS晶體管M33的柵極上輸入“低電平”的CNT信號(hào)，以使PMOS晶體管M32的源極和漏極之間變?yōu)閷?dǎo)通狀態(tài)，并使NMOS晶體管M33的源極和漏極之間變?yōu)榍袛酄顟B(tài)。即，使PMOS晶體管M31的源極和漏極之間短路，并將與非門32的輸出部與NMOS晶體管M34的連接切斷，從而在將電源電壓Vdd通過PMOS晶體管M32供給與非門32的輸出部的狀態(tài)下使該與非門32的反相電路變?yōu)椴豢蓜?dòng)作的狀態(tài)。
在將開關(guān)SW11、SW12斷開而結(jié)束自動(dòng)調(diào)零期間時(shí)，使開關(guān)SW2斷開，并在PMOS晶體管M32及NMOS晶體管M33的柵極上輸入“高電平”的CNT信號(hào)。在這之后，PMOS晶體管M32變?yōu)榍袛酄顟B(tài)而將PMOS晶體管M31的源極和漏極之間的短路及與非門32的輸出部與電源電壓Vdd的連接斷開，同時(shí)使NMOS晶體管M33的源極和漏極之間變?yōu)閷?dǎo)通狀態(tài)而將NMOS晶體管M34與與非門32的輸出部接通，并使該與非門32的反相電路進(jìn)入可動(dòng)作狀態(tài)。這樣，在與非門32的反相電路變?yōu)榭蓜?dòng)作的狀態(tài)下，使開關(guān)SW3導(dǎo)通而開始比較期間。
另外，特別是，圖29和圖31所示的斬波型比較器，當(dāng)通過適當(dāng)?shù)嘏渲酶骶w管等而構(gòu)成電路時(shí)，可以減小在反相器31、32或反相器34、32中產(chǎn)生的輸入輸出的延遲時(shí)間，因而適用于要求快速響應(yīng)的應(yīng)用場(chǎng)合。
如上所述，按照實(shí)施形態(tài)7，通過對(duì)輸入級(jí)與非門32或后輸入級(jí)與非門34輸入PS信號(hào)而使與非門31的反相電路或與非門34的反相電路在非動(dòng)作期間變?yōu)椴豢蓜?dòng)作的狀態(tài)，并通過對(duì)輸出級(jí)與非門32輸入CNT信號(hào)而使與非門32的反相電路在自動(dòng)調(diào)零期間變?yōu)椴豢蓜?dòng)作的狀態(tài)，所以，當(dāng)構(gòu)成為將輸入級(jí)與非門31的反相電路與輸出級(jí)與非門32的反相電路的閾值電壓、或后輸入級(jí)與非門34的反相電路與輸出級(jí)與非門32的反相電路的閾值電壓設(shè)定為相同值時(shí)，即使輸入級(jí)與非門31的反相電路或輸出級(jí)與非門32的反相電路變?yōu)樽詣?dòng)調(diào)零狀態(tài)并對(duì)輸出級(jí)與非門32的反相電路的輸入部輸入與閾值電壓相等的電壓時(shí)，也可以在自動(dòng)調(diào)零期間內(nèi)使輸出級(jí)與非門32的反相電路中沒有貫通電流流過，而在非動(dòng)作期間可以防止貫通電流流過各與非門的反相電路，因此，具有可以抑制電流消耗的效果。
另外，通過將輸入級(jí)與非門31的反相器21和輸出級(jí)與非門32的反相電路的閾值電壓設(shè)定為相同值，或?qū)⒑筝斎爰?jí)與非門34的反相反相電路和輸出級(jí)與非門32的反相電路的閾值電壓設(shè)定為相同值，可以取得在提高輸入電壓Vin與參照電壓Vref的比較精度的同時(shí)抑制斬波型比較器的電流消耗的效果。
另外，由于將與非門用作邏輯門并將驅(qū)動(dòng)功率較小的PMOS晶體管并聯(lián)連接而將驅(qū)動(dòng)功率較大的NMOS晶體管串聯(lián)連接，所以能夠減小該斬波型比較器的輸入輸出之間的延遲時(shí)間，因而具有能使響應(yīng)速度加快的效果。
實(shí)施形態(tài)8圖33～圖36是表示本發(fā)明實(shí)施形態(tài)8的斬波型比較器的電路結(jié)構(gòu)的說明圖。對(duì)與圖15～圖18及圖21、圖22所示斬波型比較器相同或相當(dāng)?shù)牟糠謽?biāo)以相同的符號(hào)，并將其說明省略。
實(shí)施形態(tài)8的斬波型比較器，用CNT信號(hào)控制輸出級(jí)邏輯門的動(dòng)作，這里，說明例如將或非門42用作輸出級(jí)邏輯門的斬波型比較器。
圖33的或非門42，在結(jié)構(gòu)上將對(duì)圖15的或非門42的PMOS晶體管M41及NMOS晶體管M43的柵極輸入的PS信號(hào)變更為CNT信號(hào)。而圖34的或非門42，在結(jié)構(gòu)上將對(duì)圖16的或非門42的PMOS晶體管M42及NMOS晶體管M43的柵極輸入的PS信號(hào)變更為CNT信號(hào)。
圖35的或非門42，代替圖17的前輸入級(jí)或非門43而將前輸入級(jí)反相器50與其輸入部連接，并在結(jié)構(gòu)上將對(duì)圖17的輸出級(jí)或非門42的PMOS晶體管M41及NMOS晶體管M43的柵極輸入的PS信號(hào)變更為CNT信號(hào)。而圖36的或非門42，代替圖18的前輸入級(jí)或非門43而將前輸入級(jí)反相器50與其輸入部連接，并在結(jié)構(gòu)上將對(duì)圖18的輸出級(jí)或非門42的PMOS晶體管M42及NMOS晶體管M43的柵極輸入的PS信號(hào)變更為CNT信號(hào)。
另外，按同樣的尺寸、配置構(gòu)成圖33、圖34所示的輸入級(jí)或非門41及輸出級(jí)或非門42，以使該或非門41、42中設(shè)定的閾值電壓為相同值，并按同樣的尺寸、配置構(gòu)成圖35、圖36所示的后輸入級(jí)或非門44及輸出級(jí)或非門42，以使該或非門44、42中設(shè)定的閾值電壓為相同值。
以下，說明其動(dòng)作。
圖33、圖34所示的斬波型比較器，進(jìn)行與圖24、圖25所示斬波型比較器相同的動(dòng)作，圖35、圖36所示的斬波型比較器，進(jìn)行與圖26、圖27所示斬波型比較器相同的動(dòng)作。即，圖33～圖36中舉例示出的斬波型比較器，在圖28的時(shí)間圖所示的動(dòng)作期間內(nèi)的自動(dòng)調(diào)零期間及比較期間中，按照與實(shí)施形態(tài)6的斬波型比較器相同的方式使各開關(guān)SW1、SW11、SW12、SW2、SW3導(dǎo)通、斷開。這里，將與圖24～圖27所示斬波型比較器相同的動(dòng)作有關(guān)的說明省略，并只說明作為圖33～圖36所示的斬波型比較器的特征的動(dòng)作。
圖33～圖36所示的斬波型比較器，輸入圖28所示的PS信號(hào)及CNT信號(hào)，該CNT信號(hào)，在自動(dòng)調(diào)零期間使輸出級(jí)或非門42為不可動(dòng)作的狀態(tài)，在比較期間則使其為可動(dòng)作狀態(tài)，所以，當(dāng)開關(guān)SW2導(dǎo)通時(shí)，可以進(jìn)行能防止在或非門42中產(chǎn)生貫通電流的動(dòng)作。
圖33所示的斬波型比較器，在輸入級(jí)或非門41的PMOS晶體管M41及NMOS晶體管M43的柵極上輸入著“低電平”PS信號(hào)的動(dòng)作期間，當(dāng)開關(guān)SW2導(dǎo)通而將輸入電壓Vin施加于電容元件3并使開關(guān)SW1導(dǎo)通以使或非門41的反相電路變?yōu)樽詣?dòng)調(diào)零狀態(tài)從而開始自動(dòng)調(diào)零期間時(shí)，在或非門42的PMOS晶體管M41及NMOS晶體管M43的柵極上輸入“高電平”的CNT信號(hào)，以使PMOS晶體管M41的源極和漏極之間變?yōu)榍袛酄顟B(tài)，并使NMOS晶體管M43的源極和漏極之間變?yōu)閷?dǎo)通狀態(tài)。即，將供給PMOS晶體管M42的電源電壓Vdd切斷，并將NMOS晶體管M44的源極和漏極之間短路，從而在將或非門42的輸出部接地的狀態(tài)下使該或非門42的反相電路變?yōu)椴豢蓜?dòng)作的狀態(tài)。
在將開關(guān)SW1斷開而結(jié)束自動(dòng)調(diào)零期間時(shí)，使開關(guān)SW2斷開，并在或非門42的PMOS晶體管M41及NMOS晶體管M43的柵極上輸入“低電平”的CNT信號(hào)。在這之后，PMOS晶體管M41變?yōu)閷?dǎo)通狀態(tài)而對(duì)PMOS晶體管M42供給電源電壓Vdd，同時(shí)使NMOS晶體管M43變?yōu)榍袛酄顟B(tài)而將NMOS晶體管M44的源極和漏極之間的短路及或非門42的輸出部的接地?cái)嚅_，并使該或非門42的反相電路進(jìn)入可動(dòng)作狀態(tài)。這樣，在或非門42的反相電路變?yōu)榭蓜?dòng)作的狀態(tài)下，使開關(guān)SW3導(dǎo)通而開始比較期間。
圖34所示的斬波型比較器，在輸入級(jí)反相器41的PMOS晶體管M41及NMOS晶體管M43的柵極上輸入著“低電平”PS信號(hào)的動(dòng)作期間，當(dāng)開關(guān)SW2導(dǎo)通而將輸入電壓Vin施加于電容元件3并使開關(guān)SW1導(dǎo)通以使或非門41的反相電路變?yōu)樽詣?dòng)調(diào)零狀態(tài)從而開始自動(dòng)調(diào)零期間時(shí)，在或非門42的PMOS晶體管M42及NMOS晶體管M43的柵極上輸入“高電平”的CNT信號(hào)，以使PMOS晶體管M42的源極和漏極之間變?yōu)榍袛酄顟B(tài)，并使NMOS晶體管M43的源極和漏極之間變?yōu)閷?dǎo)通狀態(tài)。即，將或非門42的輸出部與PMOS晶體管M41的連接切斷，并使NMOS晶體管M44的源極和漏極之間短路，從而在將或非門42的輸出部接地的狀態(tài)下使該或非門42的反相電路變?yōu)椴豢蓜?dòng)作的狀態(tài)。
在將開關(guān)SW1斷開而結(jié)束自動(dòng)調(diào)零期間時(shí)，使開關(guān)SW2斷開，并在或非門42的PMOS晶體管M42及NMOS晶體管M43的柵極上輸入“低電平”的CNT信號(hào)。在這之后，PMOS晶體管M42變?yōu)閷?dǎo)通狀態(tài)而將PMOS晶體管M41與或非門42的輸出部接通，同時(shí)使NMOS晶體管M43變?yōu)榍袛酄顟B(tài)而將NMOS晶體管M44的源極和漏極之間的短路及或非門42的輸出部的接地?cái)嚅_，并使該或非門42的反相電路進(jìn)入可動(dòng)作狀態(tài)。這樣，在或非門42的反相電路變?yōu)榭蓜?dòng)作的狀態(tài)下，使開關(guān)SW3導(dǎo)通而開始比較期間。
圖35所示的斬波型比較器，在后輸入級(jí)或非門44的PMOS晶體管M41及NMOS晶體管M43的柵極上輸入著“低電平”PS信號(hào)的動(dòng)作期間，當(dāng)開關(guān)SW2導(dǎo)通而將輸入電壓Vin施加于電容元件13并使開關(guān)SW11、SW12導(dǎo)通以使前輸入級(jí)反相器50及后輸入級(jí)或非門44的反相電路變?yōu)樽詣?dòng)調(diào)零狀態(tài)從而開始自動(dòng)調(diào)零期間時(shí)，在輸出級(jí)或非門42的PMOS晶體管M41及NMOS晶體管M43的柵極上輸入“高電平”的CNT信號(hào)，以使該P(yáng)MOS晶體管M41的源極和漏極之間變?yōu)榍袛酄顟B(tài)，并使NMOS晶體管M43的源極和漏極之間變?yōu)閷?dǎo)通狀態(tài)。即，將供給或非門42的PMOS晶體管M41的電源電壓Vdd切斷，并將NMOS晶體管M44的源極和漏極之間短路，從而在將或非門42的輸出部接地的狀態(tài)下使該或非門42的反相電路變?yōu)椴豢蓜?dòng)作的狀態(tài)。
在將開關(guān)SW11、SW12斷開而結(jié)束自動(dòng)調(diào)零期間時(shí)，使開關(guān)SW2斷開，并在或非門42的PMOS晶體管M41及NMOS晶體管M43的柵極上輸入“低電平”的CNT信號(hào)。在這之后，PMOS晶體管M41變?yōu)閷?dǎo)通狀態(tài)而對(duì)PMOS晶體管M42供給電源電壓Vdd，同時(shí)使NMOS晶體管M43變?yōu)榍袛酄顟B(tài)而將NMOS晶體管M44的源極和漏極之間的短路及或非門42的輸出部的接地?cái)嚅_，并使該或非門42的反相電路進(jìn)入可動(dòng)作狀態(tài)。這樣，在或非門42的反相電路變?yōu)榭蓜?dòng)作的狀態(tài)下，使開關(guān)SW3導(dǎo)通而開始比較期間。
圖36所示的斬波型比較器，在后輸入級(jí)或非門44的PMOS晶體管M42及NMOS晶體管M43的柵極上輸入著“低電平”PS信號(hào)的動(dòng)作期間，當(dāng)開關(guān)SW2導(dǎo)通而將輸入電壓Vin施加于電容元件13并使開關(guān)SW11、SW12導(dǎo)通以使前輸入級(jí)反相器50及后輸入級(jí)或非門44的反相電路變?yōu)樽詣?dòng)調(diào)零狀態(tài)從而開始自動(dòng)調(diào)零期間時(shí)，在或非門42的PMOS晶體管M42及NMOS晶體管M43的柵極上輸入“高電平”的CNT信號(hào)，以使PMOS晶體管M42的源極和漏極之間變?yōu)榍袛酄顟B(tài)，并使NMOS晶體管M43的源極和漏極之間變?yōu)閷?dǎo)通狀態(tài)。即，將或非門42的輸出部與PMOS晶體管M41的連接切斷，并使NMOS晶體管M44的源極和漏極之間短路，從而在將或非門42的輸出部接地的狀態(tài)下使該或非門42的反相電路變?yōu)椴豢蓜?dòng)作的狀態(tài)。
在將開關(guān)SW11、SW12斷開而結(jié)束自動(dòng)調(diào)零期間時(shí)，使開關(guān)SW2斷開，并在或非門42的PMOS晶體管M42及NMOS晶體管M43的柵極上輸入“低電平”的CNT信號(hào)。在這之后，PMOS晶體管M42變?yōu)閷?dǎo)通狀態(tài)而將PMOS晶體管M41與或非門42的輸出部接通，同時(shí)使NMOS晶體管M43變?yōu)榍袛酄顟B(tài)而將NMOS晶體管M44的源極和漏極之間的短路及或非門42的輸出部的接地?cái)嚅_，并使該或非門42的反相電路進(jìn)入可動(dòng)作狀態(tài)。這樣，在或非門42的反相電路變?yōu)榭蓜?dòng)作的狀態(tài)下，使開關(guān)SW3導(dǎo)通而開始比較期間。
另外，特別是，圖33和圖35所示的斬波型比較器，當(dāng)通過適當(dāng)?shù)嘏渲酶骶w管等而構(gòu)成電路時(shí)，可以減小在反相器41、42或反相器44、42中產(chǎn)生的輸入輸出的延遲時(shí)間，因而適用于要求快速響應(yīng)的應(yīng)用場(chǎng)合。
如上所述，按照實(shí)施形態(tài)8，構(gòu)成為將輸入級(jí)或非門的反相電路和輸出級(jí)或非門的反相電路的閾值電壓設(shè)定為相同值，所以，當(dāng)從自動(dòng)調(diào)零狀態(tài)的輸入級(jí)或非門的反相電路向輸出級(jí)或非門的反相電路的輸入部輸入與閾值電壓相等的電壓時(shí)，可以利用CNT信號(hào)使輸出級(jí)或非門的反相電路變?yōu)椴豢蓜?dòng)作的狀態(tài)，從而能夠防止流過貫通電流，因而具有可以抑制斬波型比較器的電流消耗的效果。
另外，當(dāng)按同樣的尺寸、配置構(gòu)成圖33、圖34所示的輸入級(jí)或非門41及輸出級(jí)或非門42、或圖35、圖36所示的后輸入級(jí)或非門44及輸出級(jí)或非門42而將閾值電壓設(shè)定為相等值時(shí)，通過PS信號(hào)的控制，在非動(dòng)作期間可以防止貫通電流流過與或非門41直接連接的或非門42的反相電路或與或非門44直接連接的或非門42的反相電路，因而具有可以在提高斬波型比較器的輸入電壓Vin與參照電壓Vref的比較精度的同時(shí)抑制電流消耗的效果。
另外，由于使用將PMOS晶體管M41與PMOS晶體管M42串聯(lián)連接的或非門作為邏輯門，所以可以構(gòu)成為用圖33～圖36所示的PMOS晶體管M41控制供給構(gòu)成反相電路的PMOS晶體管M42的電源電壓Vdd的導(dǎo)通、斷開，并由此可以將在各或非門中構(gòu)成的反相電路的閾值電壓設(shè)定為較低的值，因而可以在電阻小的電壓范圍內(nèi)進(jìn)行例如由NMOS晶體管和PMOS晶體管或僅由NMOS晶體管構(gòu)成的開關(guān)SW1、SW11、SW12的導(dǎo)通、斷開動(dòng)作，因而具有可以減小這些開關(guān)SW1、SW11、SW12的配置尺寸的效果。
如上所述，按照本發(fā)明，在非動(dòng)作期間可以將反相電路切斷而防止產(chǎn)生貫通電流，因而具有能減小電流消耗的效果。
按照本發(fā)明，當(dāng)在非動(dòng)作期間及動(dòng)作期間中將輸入級(jí)邏輯門的輸入部和輸出部短路時(shí)，可以將反相電路切斷而防止產(chǎn)生貫通電流，因而具有能減小電流消耗的效果。
權(quán)利要求
1.一種斬波型比較器，備有1個(gè)或多個(gè)輸入級(jí)邏輯門及輸出級(jí)邏輯門，該斬波型比較器的特征在于在上述輸入級(jí)邏輯門及輸出級(jí)邏輯門中，在構(gòu)成反相電路的同時(shí)備有控制該反相電路的連接、切斷的晶體管，對(duì)上述晶體管輸入控制上述輸入級(jí)邏輯門及輸出級(jí)邏輯門的動(dòng)作的動(dòng)作信號(hào)，并根據(jù)該動(dòng)作信號(hào)在不進(jìn)行動(dòng)作的期間將在上述輸入級(jí)邏輯門及輸出級(jí)邏輯門中構(gòu)成的反相電路切斷。
2.根據(jù)權(quán)利要求1所述的斬波型比較器，其特征在于使用將P溝道晶體管與N溝道晶體管串聯(lián)連接的反相器作為邏輯門，并將控制該反相器的電路連接、切斷的晶體管與上述反相電路串聯(lián)連接。
3.根據(jù)權(quán)利要求1所述的斬波型比較器，其特征在于使用備有并聯(lián)連接的2個(gè)P溝道晶體管及串聯(lián)連接的2個(gè)N溝道晶體管的與非門作為邏輯門，在上述與非門中，用一對(duì)P溝道晶體管和N溝道晶體管構(gòu)成反相電路并通過對(duì)其余的晶體管輸入動(dòng)作信號(hào)而進(jìn)行上述反相電路的連接、切斷。
4.根據(jù)權(quán)利要求3所述的斬波型比較器，其特征在于在與非門中，對(duì)其余的P溝道晶體管及N溝道晶體管的柵極輸入動(dòng)作信號(hào)，并當(dāng)由上述N溝道晶體管根據(jù)該動(dòng)作信號(hào)將在上述與非門中構(gòu)成的反相電路切斷時(shí)，由上述P溝道晶體管將電源電壓施加于上述與非門的輸出部。
5.根據(jù)權(quán)利要求1所述的斬波型比較器，其特征在于使用備有串聯(lián)連接的2個(gè)P溝道晶體管及并聯(lián)連接的2個(gè)N溝道晶體管的或非門作為邏輯門，在上述或非門中，用一對(duì)P溝道晶體管和N溝道晶體管構(gòu)成反相電路，并通過對(duì)其余的晶體管輸入動(dòng)作信號(hào)而進(jìn)行上述反相電路的連接、切斷。
6.根據(jù)權(quán)利要求5所述的斬波型比較器，其特征在于在或非門中，對(duì)其余的P溝道晶體管及N溝道晶體管的柵極輸入動(dòng)作信號(hào)，并當(dāng)由上述P溝道晶體管根據(jù)該動(dòng)作信號(hào)將在上述或非門中構(gòu)成的反相電路切斷時(shí)，由上述N溝道晶體管將上述或非門的輸出部接地。
7.一種斬波型比較器，備有由開關(guān)將輸入部和輸出部短路的1個(gè)或多個(gè)輸入級(jí)邏輯門及輸出級(jí)邏輯門，該斬波型比較器的特征在于在上述輸入級(jí)邏輯門及輸出級(jí)邏輯門中，在構(gòu)成反相電路的同時(shí)備有控制該反相電路的連接、切斷的晶體管，對(duì)上述輸入級(jí)邏輯門所備有的晶體管輸入動(dòng)作信號(hào)，同時(shí)對(duì)上述輸出級(jí)邏輯門所備有的晶體管輸入控制信號(hào)，并在不進(jìn)行動(dòng)作的期間根據(jù)上述動(dòng)作信號(hào)將在上述輸入級(jí)邏輯門中構(gòu)成的反相電路切斷，而在進(jìn)行動(dòng)作的期間當(dāng)使上述開關(guān)導(dǎo)通而將上述輸入級(jí)邏輯門的輸入部和輸出部短路時(shí)根據(jù)上述控制信號(hào)將在上述輸出級(jí)邏輯門中構(gòu)成的反相電路切斷。
8.根據(jù)權(quán)利要求7所述的斬波型比較器，其特征在于使用將P溝道晶體管與N溝道晶體管串聯(lián)連接的反相器作為邏輯門，并將控制該反相器的電路連接、切斷的晶體管與上述反相電路串聯(lián)連接。
9.根據(jù)權(quán)利要求7所述的斬波型比較器，其特征在于使用備有并聯(lián)連接的2個(gè)P溝道晶體管及串聯(lián)連接的2個(gè)N溝道晶體管的與非門作為邏輯門，在上述與非門中，用一對(duì)P溝道晶體管和N溝道晶體管構(gòu)成反相電路，通過對(duì)輸入級(jí)邏輯門中使用的與非門的其余的晶體管輸入動(dòng)作信號(hào)而進(jìn)行上述輸入級(jí)與非門中構(gòu)成的反相電路的連接、切斷，并通過對(duì)輸出級(jí)邏輯門中使用的與非門的其余的晶體管輸入控制信號(hào)而進(jìn)行上述輸出級(jí)與非門中構(gòu)成的反相電路的連接、切斷
10.根據(jù)權(quán)利要求9所述的斬波型比較器，其特征在于在輸入級(jí)與非門中，對(duì)其余的P溝道晶體管及N溝道晶體管的柵極輸入動(dòng)作信號(hào)，并當(dāng)由上述N溝道晶體管根據(jù)該動(dòng)作信號(hào)將在上述輸入級(jí)與非門中構(gòu)成的反相電路切斷時(shí)，由上述P溝道晶體管將電源電壓施加于上述輸出級(jí)與非門的輸出部，在輸出級(jí)與非門中，對(duì)其余的P溝道晶體管及N溝道晶體管的柵極輸入控制信號(hào)，并當(dāng)由上述N溝道晶體管根據(jù)該控制信號(hào)將在上述輸出級(jí)與非門中構(gòu)成的反相電路切斷時(shí)，由上述P溝道晶體管將上述輸出級(jí)與非門的輸出部施加電源電壓。
11.根據(jù)權(quán)利要求7所述的斬波型比較器，其特征在于使用備有串聯(lián)連接的2個(gè)P溝道晶體管及并聯(lián)連接的2個(gè)N溝道晶體管的或非門作為邏輯門，在上述或非門中，用一對(duì)P溝道晶體管和N溝道晶體管構(gòu)成反相電路，通過對(duì)輸入級(jí)邏輯門中使用的或非門的其余的晶體管輸入動(dòng)作信號(hào)而進(jìn)行上述輸入級(jí)或非門中構(gòu)成的反相電路的連接、切斷，并通過對(duì)輸出級(jí)邏輯門的或非門的其余的晶體管輸入控制信號(hào)而進(jìn)行上述輸出級(jí)或非門中構(gòu)成的反相電路的連接、切斷。
12.根據(jù)權(quán)利要求11所述的斬波型比較器，其特征在于在輸入級(jí)及輸出級(jí)的各或非門中，用其余的P溝道晶體管進(jìn)行該或非門中構(gòu)成的反相電路的連接、切斷，在上述或非門中，用其余的N溝道晶體管將該或非門的輸出部接地，在輸入級(jí)或非門中，對(duì)其余的P溝道晶體管及N溝道晶體管的柵極輸入動(dòng)作信號(hào)，并當(dāng)由上述P溝道晶體管根據(jù)該動(dòng)作信號(hào)將在上述輸入級(jí)或非門中構(gòu)成的反相電路切斷時(shí)，由上述N溝道晶體管將上述輸入級(jí)或非門的輸出部接地，在輸出級(jí)或非門中，對(duì)其余的P溝道晶體管及N溝道晶體管的柵極輸入控制信號(hào)，并當(dāng)由上述P溝道晶體管根據(jù)該控制信號(hào)將在上述輸出級(jí)或非門中構(gòu)成的反相電路切斷時(shí)，由上述N溝道晶體管將上述輸出級(jí)或非門的輸出部接地。
全文摘要
本發(fā)明的課題是當(dāng)斬波型比較器不進(jìn)行動(dòng)作時(shí)通過防止貫通電流的產(chǎn)生而抑制電流消耗。在輸入級(jí)反相器1及輸出級(jí)反相器2中備有控制構(gòu)成該反相器1、2的反相電路的連接、切斷的NMOS晶體管M3、M6，在斬波型比較器不進(jìn)行動(dòng)作的期間，根據(jù)對(duì)NMOS晶體管M3、M6的柵極輸入的PS信號(hào)將在各反相器1、2中構(gòu)成的電路的接地切斷。
文檔編號(hào)H03M1/34GK1494213SQ0315562
公開日2004年5月5日 申請(qǐng)日期2003年8月29日 優(yōu)先權(quán)日2002年10月29日
發(fā)明者春花英世, 采女豐 申請(qǐng)人:株式會(huì)社瑞薩科技