1.一種多路差分信號轉(zhuǎn)TTL電平信號的轉(zhuǎn)換及防護(hù)系統(tǒng)，其特征在于：包括差分信號接收保護(hù)電路單元（1）和差分信號轉(zhuǎn)TTL電平信號轉(zhuǎn)換單元（2）；
所述差分信號接收保護(hù)電路單元（1）包括第一電阻排（3）、第二電阻排（4）、第三電阻排（5）、第四電阻排（6）、第一耦合電阻（7）、第二耦合電阻（8）、第三耦合電阻（9）、第四耦合電阻（10）、第五耦合電阻（11）、第六耦合電阻（12）、第七耦合電阻（13）、第八耦合電阻（14）、第一排式瞬態(tài)抑制器（15）、第二排式瞬態(tài)抑制器（16）、第三排式瞬態(tài)抑制器（17）和第四排式瞬態(tài)抑制器（18）
所述差分信號轉(zhuǎn)TTL電平信號轉(zhuǎn)換單元（2）包括第一轉(zhuǎn)換芯片（19）和第二轉(zhuǎn)換芯片（20）；
接收外部多路差分信號后，通過所述差分信號接收保護(hù)電路單元（1）和差分信號轉(zhuǎn)TTL電平信號轉(zhuǎn)換單元（2）將多路差分信號轉(zhuǎn)換為TTL電平信號輸出；
差分信號接收保護(hù)電路單元（1）的電路連接關(guān)系：第1路差分信號1+分別接入到第一電阻排（3）的輸入腳8、第一耦合電阻（7）的一端、第一排式瞬態(tài)抑制器（15）的輸入腳8上；第1路差分信號1-分別接入到第一電阻排（3）的輸入腳7、第一耦合電阻（7）的另一端、第一排式瞬態(tài)抑制器（15）的輸入腳7上；
第2路差分信號2+分別接入到第一電阻排（3）的輸入腳6、第二耦合電阻（8）的一端、第一排式瞬態(tài)抑制器（15）的輸入腳6上；第2路差分信號2-分別接入到第一電阻排（3）的輸入腳5、第二耦合電阻（8）的另一端、第一排式瞬態(tài)抑制器（15）的輸入腳5上；
第3路差分信號3+分別接入到第二電阻排（4）的輸入腳8、第三耦合電阻（9）的一端、第二排式瞬態(tài)抑制器（16）的輸入腳8上；第3路差分信號3-分別接入到第二電阻排（4）的輸入腳7、第三耦合電阻（9）的另一端、第二排式瞬態(tài)抑制器（16）的輸入腳7上；
第4路差分信號4+分別接入到第二電阻排（4）的輸入腳6、第四耦合電阻（10）的一端、第二排式瞬態(tài)抑制器（16）的輸入腳6上；第4路差分信號4-分別接入到第二電阻排（4）的輸入腳5、第四耦合電阻（10）的另一端、第二排式瞬態(tài)抑制器（16）的輸入腳5上；
第5路差分信號5+分別接入到第三電阻排（5）的輸入腳7、第五耦合電阻（11）的一端、第三排式瞬態(tài)抑制器（17）的輸入腳7上；第5路差分信號5-分別接入到第三電阻排（5）的輸入腳8、第五耦合電阻（11）的另一端、第三排式瞬態(tài)抑制器（17）的輸入腳8上；
第6路差分信號6+分別接入到第三電阻排（5）的輸入腳5、第六耦合電阻（12）的一端、第三排式瞬態(tài)抑制器（17）的輸入腳5上；第6路差分信號6-分別接入到第三電阻排（5）的輸入腳6、第六耦合電阻（12）的另一端、第三排式瞬態(tài)抑制器（17）的輸入腳6上；
第7路差分信號7+分別接入到第四電阻排（6）的輸入腳7、第七耦合電阻（13）的一端、第四排式瞬態(tài)抑制器（18）的輸入腳7上；第7路差分信號7-分別接入到第四電阻排（6）的輸入腳8、第七耦合電阻（13）的另一端、第四排式瞬態(tài)抑制器（18）的輸入腳8上；
第8路差分信號8+分別接入到第四電阻排（6）的輸入腳5、第八耦合電阻（14）的一端、第四排式瞬態(tài)抑制器（18）的輸入腳5上；第8路差分信號8-分別接入到第四電阻排（6）的輸入腳6、第八耦合電阻（14）的另一端、第四排式瞬態(tài)抑制器（18）的輸入腳6上；
差分信號轉(zhuǎn)TTL電平信號轉(zhuǎn)換單元的電路連接關(guān)系：同時，將第1路差分信號1+接入到第一轉(zhuǎn)換芯片（19）的引腳1A上，第1路差分信號1-接入到第一轉(zhuǎn)換芯片（19）的引腳1B上，并由第一轉(zhuǎn)換芯片（19）的1Y引腳輸出第1路TTL電平信號1；同時，將第2路差分信號2+接入到第一轉(zhuǎn)換芯片（19）的引腳2A上，第1路差分信號2-接入到第一轉(zhuǎn)換芯片（19）的引腳2B上，并由第一轉(zhuǎn)換芯片（19）的2Y引腳輸出第2路TTL電平信號2；同時，將第3路差分信號3+接入到第一轉(zhuǎn)換芯片（19）的引腳4A上，第3路差分信號3-接入到第一轉(zhuǎn)換芯片（19）的引腳4B上，并由第一轉(zhuǎn)換芯片（19）的4Y引腳輸出第1路TTL電平信號3；同時，將第4路差分信號4+接入到第一轉(zhuǎn)換芯片（19）的引腳3A上，第1路差分信號4-接入到第一轉(zhuǎn)換芯片（19）的引腳3B上，并由第一轉(zhuǎn)換芯片（19）的3Y引腳輸出第1路TTL電平信號4；同時，將第5路差分信號5+接入到第二轉(zhuǎn)換芯片（20）的引腳2A上，第5路差分信號5-接入到第二轉(zhuǎn)換芯片（20）的引腳2B上，并由第二轉(zhuǎn)換芯片（20）的2Y引腳輸出第5路TTL電平信號5；同時，將第6路差分信號6+接入到第二轉(zhuǎn)換芯片（20）的引腳1A上，第6路差分信號6-接入到第二轉(zhuǎn)換芯片（20）的引腳1B上，并由第二轉(zhuǎn)換芯片（20）的1Y引腳輸出第6路TTL電平信號6；同時，將第7路差分信號7+接入到第二轉(zhuǎn)換芯片（20）的引腳3A上，第7路差分信號7-接入到第二轉(zhuǎn)換芯片（20）的引腳3B上，并由第二轉(zhuǎn)換芯片（20）的3Y引腳輸出第7路TTL電平信號7；同時，將第8路差分信號8+接入到第二轉(zhuǎn)換芯片（20）的引腳4A上，第8路差分信號8-接入到第二轉(zhuǎn)換芯片（20）的引腳4B上，并由第二轉(zhuǎn)換芯片（20）的4Y引腳輸出第8路TTL電平信號8。
2.根據(jù)權(quán)利要求1所述的一種多路差分信號轉(zhuǎn)TTL電平信號的轉(zhuǎn)換及防護(hù)系統(tǒng)，其特征在于：所述第一電阻排（3）、第二電阻排（4）、第三電阻排（5）和第四電阻排（6）均設(shè)置為1kΩ的封裝為SO8的電阻排。
3.根據(jù)權(quán)利要求1所述的一種多路差分信號轉(zhuǎn)TTL電平信號的轉(zhuǎn)換及防護(hù)系統(tǒng)，其特征在于：所述第一耦合電阻（7）、第二耦合電阻（8）、第三耦合電阻（9）、第四耦合電阻（10）、第五耦合電阻（11）、第六耦合電阻（12）、第七耦合電阻（13）和第八耦合電阻（14）均設(shè)置為阻值為120Ω的封裝為0805的電阻。
4.根據(jù)權(quán)利要求1所述的一種多路差分信號轉(zhuǎn)TTL電平信號的轉(zhuǎn)換及防護(hù)系統(tǒng)，其特征在于：所述第一排式瞬態(tài)抑制器（15）、第二排式瞬態(tài)抑制器（16）、第三排式瞬態(tài)抑制器（17）和第四排式瞬態(tài)抑制器（18）均選用PHLI公司生產(chǎn)的封裝為SO8、規(guī)格型號為SMDA12C的排式瞬態(tài)抑制器。
5.根據(jù)權(quán)利要求1所述的一種多路差分信號轉(zhuǎn)TTL電平信號的轉(zhuǎn)換及防護(hù)系統(tǒng)，其特征在于：所述第一轉(zhuǎn)換芯片（19）和第二轉(zhuǎn)換芯片（20）均選用AMD公司生產(chǎn)的封裝為DIP-16、規(guī)格型號為AM26LS32的差分信號轉(zhuǎn)換芯片。
6.根據(jù)權(quán)利要求1所述的一種多路差分信號轉(zhuǎn)TTL電平信號的轉(zhuǎn)換及防護(hù)系統(tǒng)，其特征在于：所述第一電阻排（3）、第二電阻排（4）的輸入腳1和輸入腳3均接+5V電源形成上拉電阻，且輸入腳2和輸入腳4均接電源地形成下拉電阻，所述第三電阻排（5）和第四電阻排（6）的輸入腳2和輸入腳4均接+5V電源形成上拉電阻，且輸入腳1和輸入腳3均接電源地形成下拉電阻，所述第一排式瞬態(tài)抑制器（15）、第二排式瞬態(tài)抑制器（16）、第三排式瞬態(tài)抑制器（17）和第四排式瞬態(tài)抑制器（18）的輸入腳1、輸入腳2、輸入腳3和輸入腳4均接電源地形成續(xù)流回路。
7.根據(jù)權(quán)利要求1所述的一種多路差分信號轉(zhuǎn)TTL電平信號的轉(zhuǎn)換及防護(hù)系統(tǒng)，其特征在于：所述第一轉(zhuǎn)換芯片（19）和第二轉(zhuǎn)換芯片（20）的輸入引腳4均外接+5V電源，所述第一轉(zhuǎn)換芯片（19）和第二轉(zhuǎn)換芯片（20）的輸入引腳12均接電源地。