1.一種基于FPGA的固定相移移相放大系統(tǒng)，其特征在于：該系統(tǒng)由信號(hào)采集器、信號(hào)鑒別器、FPGA測量處理模塊、DA轉(zhuǎn)換器、模擬乘法器以及信號(hào)放大器組成；信號(hào)采集器的輸出端依次連接信號(hào)鑒別器、FPGA測量處理模塊、DA轉(zhuǎn)換器、模擬乘法器以及信號(hào)放大器；信號(hào)采集器，用于采集需要移相的輸入信號(hào)，并對信號(hào)進(jìn)行衰減處理；信號(hào)鑒別器，用于鑒別輸入信號(hào)的頻率，防止尖峰毛刺干擾，引起錯(cuò)誤觸發(fā)，并將鑒別后有效的信號(hào)輸出給FPGA測量處理模塊；FPGA測量處理模塊，用于測量輸入信號(hào)的頻率，并將其作為下一信號(hào)的移相參考頻率，根據(jù)設(shè)置相移要求，計(jì)算出移相信號(hào)輸出點(diǎn)，查表輸出DA轉(zhuǎn)換器需要的正弦信號(hào)轉(zhuǎn)換值；DA轉(zhuǎn)換器，用以將該數(shù)字量轉(zhuǎn)換輸出相應(yīng)的模擬信號(hào)；模擬乘法器，用于將DA轉(zhuǎn)換器輸出的模擬信號(hào)進(jìn)行乘法處理，使輸出信號(hào)同相或反相、放大或衰減處理；信號(hào)放大器，用于將乘法器輸出的信號(hào)進(jìn)行進(jìn)一步放大，使輸出信號(hào)峰峰值最大可達(dá)80V。
2.根據(jù)權(quán)利要求1所述的基于FPGA的固定相移移相放大系統(tǒng)，其特征在于：所述信號(hào)采集器包括射頻同軸連接器J1，射頻同軸連接器J1電性連接運(yùn)算放大器U3，運(yùn)算放大器U3電性連接比較器U4，比較器U4的輸出端依次電性連接反相器IC2、電阻R6以及電容C19。
3.根據(jù)權(quán)利要求1所述的基于FPGA的固定相移移相放大系統(tǒng)，其特征在于：所述模擬乘法器IC150的型號(hào)為AD633S08，模擬乘法器IC150電性連接運(yùn)算放大器IC151，運(yùn)算放大器IC151串聯(lián)一運(yùn)算放大器IC152。
4.根據(jù)權(quán)利要求1所述的基于FPGA的固定相移移相放大系統(tǒng)，其特征在于：FPGA測量處理模塊由PLL模塊、脈沖確認(rèn)模塊、周期測量模塊、乘法器模塊、除法器模塊、查表測量間隔計(jì)算模塊、移相脈沖產(chǎn)生模塊、DA查表地址生成模塊、ROM查找表模塊組成；PLL模塊，用于將時(shí)鐘輸入信號(hào)倍頻到200MHz，該200MHz時(shí)鐘用于給FPGA內(nèi)部其它模塊提供基準(zhǔn)頻率信號(hào)；脈沖確認(rèn)模塊，用于確認(rèn)輸入的脈沖信號(hào)，當(dāng)脈沖寬度小于一定寬度時(shí)，將該脈沖拋棄，防止噪聲干擾，將確認(rèn)后的信號(hào)輸出給周期測量模塊；周期測量模塊，用于測量輸入信號(hào)的周期，作為下一個(gè)時(shí)鐘脈沖的相移基準(zhǔn)周期值；乘法器模塊，周期測量模塊測量值作為乘法器模塊的輸入值，乘法器模塊的另一輸入值為需要的移相值，乘法器輸出值輸出給除法器模塊；除法器模塊，除法器的另一輸入數(shù)據(jù)為360，除法器模塊計(jì)算出移相周期差，輸出至移相脈沖產(chǎn)生模塊；移相脈沖產(chǎn)生模塊，將輸入的脈沖信號(hào)延遲一個(gè)除法器模塊計(jì)算出的時(shí)間差，再將該脈沖信號(hào)輸出；查表測量間隔計(jì)算模塊，根據(jù)周期測量模塊測量值和ROM表的地址總長度計(jì)算出ROM查找時(shí)間間隔；DA查表地址生成模塊，根據(jù)相移脈沖和ROM查找時(shí)間間隔計(jì)算出查表地址，將該地址送入ROM查找表；ROM查找表模塊，根據(jù)查表地址，輸出DA需要的正弦值。