本實用新型屬于電子電路領(lǐng)域，尤其涉及一種基于FPGA的固定相移移相放大系統(tǒng)，該系統(tǒng)用于工業(yè)控制、航空航天等多個領(lǐng)域。

背景技術(shù)：

固定相移移相放大系統(tǒng)用于測量輸入信號的頻率，并輸出與輸入信號存在固定相移的頻率信號，該信號再次經(jīng)過放大器放大后輸出。

現(xiàn)有的移相放大系統(tǒng)大多是簡單的RC或LC移相器，只能對某個頻率點實現(xiàn)固定相移，當(dāng)頻率變化時，相移產(chǎn)生變化；即使有固定相移的移相器，易需要多個頻率周期后，才能實現(xiàn)頻率跟蹤，從而實現(xiàn)固定相移。

技術(shù)實現(xiàn)要素：

本實用新型的目的在于克服上述已有技術(shù)的缺點，提出的一種基于的FPGA的固定相移移相放大系統(tǒng)，提高移固定相移移相放大系統(tǒng)的移相精度、頻率跟蹤速度，同時便于集成化，降低開發(fā)成本。

為實現(xiàn)上述技術(shù)目的，本實用新型采用如下技術(shù)方案予以實現(xiàn):

一種基于FPGA的固定相移移相放大系統(tǒng)，該系統(tǒng)由信號采集器、信號鑒別器、FPGA測量處理模塊、DA轉(zhuǎn)換器、模擬乘法器以及信號放大器組成；信號采集器的輸出端依次連接信號鑒別器、FPGA測量處理模塊、DA轉(zhuǎn)換器、模擬乘法器以及信號放大器；信號采集器，用于采集需要移相的輸入信號，并對信號進(jìn)行衰減處理；信號鑒別器，用于鑒別輸入信號的頻率，防止尖峰毛刺干擾，引起錯誤觸發(fā)，并將鑒別后有效的信號輸出給FPGA測量處理模塊；FPGA測量處理模塊，用于測量輸入信號的頻率，并將其作為下一信號的移相參考頻率，根據(jù)設(shè)置相移要求，計算出移相信號輸出點，查表輸出DA轉(zhuǎn)換器需要的正弦信號轉(zhuǎn)換值；DA轉(zhuǎn)換器，用以將該數(shù)字量轉(zhuǎn)換輸出相應(yīng)的模擬信號；模擬乘法器，用于將DA轉(zhuǎn)換器輸出的模擬信號進(jìn)行乘法處理，使輸出信號同相或反相、放大或衰減處理；信號放大器，用于將乘法器輸出的信號進(jìn)行進(jìn)一步放大，使輸出信號峰峰值最大可達(dá)80V。

優(yōu)選的，所述信號采集器包括射頻同軸連接器J1，射頻同軸連接器J1電性連接運算放大器U3，運算放大器U3電性連接比較器U4，比較器U4的輸出端依次電性連接反相器IC2、電阻R6以及電容C19。

優(yōu)選的，所述模擬乘法器IC150的型號為AD633S08，模擬乘法器IC150電性連接運算放大器IC151，運算放大器IC151串聯(lián)一運算放大器IC152。

優(yōu)選的，F(xiàn)PGA測量處理模塊由PLL模塊、脈沖確認(rèn)模塊、周期測量模塊、乘法器模塊、除法器模塊、查表測量間隔計算模塊、移相脈沖產(chǎn)生模塊、DA查表地址生成模塊、ROM查找表模塊組成；PLL模塊，用于將時鐘輸入信號倍頻到200MHz，該200MHz時鐘用于給FPGA測量處理模塊內(nèi)部其它模塊提供基準(zhǔn)頻率信號；脈沖確認(rèn)模塊，用于確認(rèn)輸入的脈沖信號，當(dāng)脈沖寬度小于一定寬度時，將該脈沖拋棄，防止噪聲干擾，將確認(rèn)后的信號輸出給周期測量模塊；周期測量模塊，用于測量輸入信號的周期，作為下一個時鐘脈沖的相移基準(zhǔn)周期值；乘法器模塊，周期測量模塊測量值作為乘法器模塊的輸入值，乘法器模塊的另一輸入值為需要的移相值，乘法器輸出值輸出給除法器模塊；除法器模塊，除法器的另一輸入數(shù)據(jù)為360，除法器模塊計算出移相周期差，輸出至移相脈沖產(chǎn)生模塊；移相脈沖產(chǎn)生模塊，將輸入的脈沖信號延遲一個除法器模塊計算出的時間差，再將該脈沖信號輸出；查表測量間隔計算模塊，根據(jù)周期測量模塊測量值和ROM表的地址總長度計算出ROM查找時間間隔；DA查表地址生成模塊，根據(jù)相移脈沖和ROM查找時間間隔計算出查表地址，將該地址送入ROM查找表；ROM查找表模塊，根據(jù)查表地址，輸出DA轉(zhuǎn)換器需要的正弦值。

本實用新型的有益效果：

(1)由于采用了FPGA測量處理模塊實時采樣，實現(xiàn)了頻率的快速跟蹤，從而使移相器能夠快速跟蹤實現(xiàn)固定相移。

(2)由于FPGA測量處理模塊是先對輸入的數(shù)據(jù)進(jìn)行脈沖寬度確認(rèn)，從而提高了輸入信號的可靠性，防止誤觸發(fā)輸出錯誤移相頻率信號；

(3)由于本實用新型通過FPGA測量處理模塊，從而方便提高測量頻率，擴(kuò)展DA轉(zhuǎn)換位數(shù)，且充分利用了FPGA的并行處理結(jié)構(gòu)，提高了處理數(shù)據(jù)的實時性。

附圖說明

圖1是本實用新型的總體結(jié)構(gòu)框圖。

圖2是本實用新型的信號采集、鑒別電路原理圖。

圖3是本實用新型的模擬乘法、放大的電路原理圖。

圖4是本實用新型的DA轉(zhuǎn)換器的電路原理圖。

圖5是本實用新型的FPGA測量處理模塊原理框圖。

具體實施方式

下面結(jié)合附圖對本實用新型作進(jìn)一步說明：

實施例1

如圖1所示，本實用新型提供的一種基于FPGA的固定相移移相放大系統(tǒng)，該系統(tǒng)由信號采集器、信號鑒別器、FPGA(英文全稱：Field－Programmable Gate Array，中文簡稱：現(xiàn)場可編程門陣列)測量處理模塊、DA轉(zhuǎn)換器、模擬乘法器以及信號放大器組成；信號采集器的輸出端依次連接信號鑒別器、FPGA測量處理模塊、DA轉(zhuǎn)換器、模擬乘法器以及信號放大器；信號采集器，用于采集需要移相的輸入信號，并對信號進(jìn)行衰減處理；信號鑒別器，用于鑒別輸入信號的頻率，防止尖峰毛刺干擾，引起錯誤觸發(fā)，并將鑒別后有效的信號輸出給FPGA測量處理模塊；FPGA測量處理模塊，用于測量輸入信號的頻率，并將其作為下一信號的移相參考頻率，根據(jù)設(shè)置相移要求，計算出移相信號輸出點，查表輸出DA轉(zhuǎn)換器需要的正弦信號轉(zhuǎn)換值；DA轉(zhuǎn)換器，用以將該數(shù)字量轉(zhuǎn)換輸出相應(yīng)的模擬信號；模擬乘法器，用于將DA轉(zhuǎn)換器輸出的模擬信號進(jìn)行乘法處理，使輸出信號同相或反相、放大或衰減處理；信號放大器，用于將乘法器輸出的信號進(jìn)行進(jìn)一步放大，使輸出信號峰峰值最大可達(dá)80V。

該系統(tǒng)的原理：輸入信號經(jīng)信號采集器，輸入電路中；信號鑒別器鑒別輸入信號的頻率，判斷是否為噪聲信號，如為噪聲信號，則去除，如為有效信號，則送入FPGA處理；FPGA測量處理模塊將送入的信號進(jìn)行移相處理，處理完畢后，通過ROM表還原出需要信號的數(shù)字量；該數(shù)字量送入DA轉(zhuǎn)換器，轉(zhuǎn)換輸出相應(yīng)的模擬信號；模擬信號經(jīng)模擬乘法器，備乘一系數(shù)k；再經(jīng)信號放大器輸出。

實施例2

如圖2所示，所述信號采集器包括射頻同軸連接器J1，射頻同軸連接器J1電性連接運算放大器U3，運算放大器U3電性連接比較器U4，比較器U4的輸出端依次電性連接反相器IC2、電阻R6以及電容C19。

模擬輸入信號經(jīng)過電阻R2、電阻R5電阻R7分壓后送入運算放大器U3，運算放大器U3的1腳輸出衰減后的輸入信號，將該信號加入比較器U4的2腳，與3腳參考地電平進(jìn)行比較，輸出比較脈沖信號，該信號再經(jīng)反相器IC2、電阻R6以及電容C19濾波輸出。

實施例3

如圖3所述，所述模擬乘法器IC150的型號為AD633S08，模擬乘法器IC150電性連接運算放大器IC151，運算放大器IC151串聯(lián)一運算放大器IC152。

經(jīng)由DA轉(zhuǎn)換器轉(zhuǎn)換輸出的信號，加入模擬乘法器IC150的1腳Y1，該信號減去IC150的2腳信號Y2后，乘以IC150的7腳信號X1減去8腳的信號X2，再減去IC150的4腳信號Z，最終由IC150的5腳W輸出，其公式為：W＝(Y1-Y2)(X1-X2)/10–Z；IC150的輸出信號送入IC151，進(jìn)行高壓放大處理，該放大器可輸出±36V的電壓，IC152為一與IC151一樣的運放，用于提高電路的輸出電流能力。

實施例4

如圖4所述，圖4是本實用新型的DA轉(zhuǎn)換器的電路原理圖。DA轉(zhuǎn)換器選用的型號為DAC7621，最大的轉(zhuǎn)換時間為35us。DA轉(zhuǎn)換器IC1的引腳1為清零信號，引腳2為電源端，接+5V電壓，引腳3為模擬輸出端，引腳4接模擬地，引腳5接數(shù)字地，引腳6至引腳17為數(shù)字信號輸入端，接FPGA的ROM查找表輸出，引腳18為讀寫控制端，在此只寫則接地，引腳19為芯片選擇端，引腳20為加載控制端，這兩引腳接FPGA，使FPGA控制該芯片。

實施例5

如圖5所述，圖5是本實用新型的FPGA測量處理模塊原理框圖。FPGA測量處理模塊由PLL模塊、脈沖確認(rèn)模塊、周期測量模塊、乘法器模塊、除法器模塊、查表測量間隔計算模塊、移相脈沖產(chǎn)生模塊、DA查表地址生成模塊、ROM查找表模塊組成；PLL模塊，用于將時鐘輸入信號倍頻到200MHz，該200MHz時鐘用于給FPGA測量處理模塊內(nèi)部其它模塊提供基準(zhǔn)頻率信號；脈沖確認(rèn)模塊，用于確認(rèn)輸入的脈沖信號，當(dāng)脈沖寬度小于一定寬度時，將該脈沖拋棄，防止噪聲干擾，將確認(rèn)后的信號輸出給周期測量模塊；周期測量模塊，用于測量輸入信號的周期，作為下一個時鐘脈沖的相移基準(zhǔn)周期值；乘法器模塊，周期測量模塊測量值作為乘法器模塊的輸入值，乘法器模塊的另一輸入值為需要的移相值，乘法器輸出值輸出給除法器模塊；除法器模塊，除法器的另一輸入數(shù)據(jù)為360，除法器模塊計算出移相周期差，輸出至移相脈沖產(chǎn)生模塊；移相脈沖產(chǎn)生模塊，將輸入的脈沖信號延遲一個除法器模塊計算出的時間差，再將該脈沖信號輸出；查表測量間隔計算模塊，根據(jù)周期測量模塊測量值和ROM表的地址總長度計算出ROM查找時間間隔；DA查表地址生成模塊，根據(jù)相移脈沖和ROM查找時間間隔計算出查表地址，將該地址送入ROM查找表；ROM查找表模塊，根據(jù)查表地址，輸出DA轉(zhuǎn)換器需要的正弦值。

顯然，本領(lǐng)域的技術(shù)人員可以對本實用新型進(jìn)行各種改動和變型而不脫離本實用新型的精神和范圍。這樣，倘若本實用新型的這些修改和變型屬于本實用新型權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本實用新型也意圖包含這些改動和變型在內(nèi)。