1.一種亞納秒級數(shù)字延時脈沖發(fā)生裝置，包括觸發(fā)信號生成模塊(2)、溫補晶振(3)、觸摸屏(7)和通信模塊(8)分別與FPGA模塊(4)連接，F(xiàn)PGA模塊(4)經(jīng)斜坡電路模塊(5)和輸出驅(qū)動模塊(6)與延時輸出端口(9)連接組成，其特征在于，斜坡電路模塊(5)經(jīng)電容放電補償模塊(10)與FPGA模塊(4)連接，輸出驅(qū)動模塊(6)與FPGA模塊(4)連接構(gòu)成。
2.按照權(quán)利要求1所述的一種亞納秒級數(shù)字延時脈沖發(fā)生裝置，其特征在于，觸發(fā)信號生成模塊(2)是由放大整形電路(11)經(jīng)高速比較器(13)、FPGA模塊(4)和D/A(14)與高速比較器(13)連接，電壓跟隨電路(12)經(jīng)高速A/D(15)與FPGA模塊(4)連接構(gòu)成。
3.按照權(quán)利要求1所述的一種亞納秒級數(shù)字延時脈沖發(fā)生裝置，其特征在于，是由抖動補償電路(17)分別經(jīng)A通道數(shù)字延時(18)、B通道數(shù)字延時(19)、C通道數(shù)字延時(20)和D通道數(shù)字延時(21)與斜坡電路模塊(5)連接，抖動補償電路(17)與斜坡電路模塊(5)連接，NIOS Ⅱ軟核(22)經(jīng)斜坡電路模塊(5)、輸出驅(qū)動模塊(6)和自動校準(zhǔn)單元(23)與NIOS Ⅱ軟核(22)連接構(gòu)成。
4.按照權(quán)利要求1所述的一種亞納秒級數(shù)字延時脈沖發(fā)生裝置，其特征在于，斜坡電路模塊(5)包括T0通道斜坡電路(24)、A通道斜坡電路(25)、B通道斜坡電路(26)、C通道斜坡電路(27)和D通道斜坡電路(28)分別與輸出驅(qū)動模塊(6)連接。
5.按照權(quán)利要求1所述的一種亞納秒級數(shù)字延時脈沖發(fā)生裝置，其特征在于，輸出驅(qū)動模塊(6)包括T0通道輸出驅(qū)動模塊(34)、A通道輸出驅(qū)動模塊(35)、B通道輸出驅(qū)動模塊(36)、C通道輸出驅(qū)動模塊(37)和D通道輸出驅(qū)動模塊(38)與延時輸出端口(9)中的T0、A、B、C、D輸出端口對應(yīng)連接。
6.按照權(quán)利要求1所述的一種亞納秒級數(shù)字延時脈沖發(fā)生裝置的工作方法，其特征在于，延時脈沖發(fā)生裝置有外觸發(fā)和自觸發(fā)兩種工作模式：
a、啟動數(shù)字延時脈沖發(fā)生裝置，通過觸摸屏設(shè)置延遲時間，選擇外觸發(fā)工作模式，當(dāng)檢測到外部觸發(fā)信號時，
b、首先，通過觸發(fā)信號生成模塊(2)對其進行整形；
c、其次，輸出至FPGA模塊，該模塊利用斜坡電路模塊(5)和溫補晶振(3)生成延時時間，
d、然后，電容放電補償模塊(10)對充電電容進行補償，再由輸出驅(qū)動模塊6提供輸出信號的驅(qū)動能力和極性選擇功能；
e、最終傳遞至輸出端口；
f、選擇自觸發(fā)工作模式：
g、首先檢查數(shù)字延時脈沖發(fā)生裝置精度，如器件參數(shù)、工作環(huán)境發(fā)生變化，啟動自動校準(zhǔn)；
h、由FPGA模塊(4)與溫補晶振模塊(3)完成數(shù)字延時；
i、數(shù)字延時完成后，向斜坡電路模塊(5)發(fā)出啟動信號，開始模擬延時；
j、模擬延時完成后，向驅(qū)動輸出模塊(6)發(fā)出啟動信號，由輸出驅(qū)動模塊(6)提供輸出信號的驅(qū)動能力和極性選擇功能。