本發(fā)明涉及射頻低噪聲放大器的技術(shù)領(lǐng)域，尤其涉及一種TD-LTE系統(tǒng)Band38(D頻段，2570～2620MHz)和Band40(E頻段，2300-2400MHz)的CMOS低噪聲放大器。

背景技術(shù)：

隨著通信技術(shù)的飛速發(fā)展，以及用戶對(duì)無線通信終端的性能要求不斷提高，以WCDMA為核心的3G通信已無法滿足用戶對(duì)海量數(shù)據(jù)的需求。從2010年國(guó)際電信聯(lián)盟無線通信部門確立具有我國(guó)自主知識(shí)產(chǎn)權(quán)的TD-LTE(時(shí)分長(zhǎng)期演變)作為4G國(guó)際標(biāo)準(zhǔn)以來，國(guó)內(nèi)無線通信的研究重點(diǎn)逐步轉(zhuǎn)移到4G移動(dòng)通信上來。作為一種以O(shè)FDM(正交頻分復(fù)用技術(shù))和MIMO(多輸入多輸出)技術(shù)為核心的4G移動(dòng)通信解決方案，TD-LTE比WCDMA系統(tǒng)具有更高的通信速率(下行峰值速率為100Mbps、上行為50Mbps)，且頻譜利用率高、網(wǎng)絡(luò)延遲小、覆蓋范圍廣，因而具有更廣闊的應(yīng)用市場(chǎng)。

作為接收鏈路中最前端的有源模塊，低噪聲放大器的性能直接影響TD-LTE系統(tǒng)接收端的參數(shù)指標(biāo)。為保證接收鏈路的整體性能，通常要求低噪聲放大器具有高的增益、低的功耗和大的線性度。為此，研究人員從工藝實(shí)現(xiàn)和電路結(jié)構(gòu)等方面進(jìn)行了積極地探索。由于低的噪聲性能和快的頻率響應(yīng)，早期的低噪聲放大器多采用GaAs HBT、HEMT等化合物半導(dǎo)體工藝設(shè)計(jì)實(shí)現(xiàn)。盡管這類低噪聲放大器具有優(yōu)良的性能，但工藝成本高、集成度低，難以與基帶芯片單片集成，因而不利于設(shè)備小型化。隨著特征尺寸的持續(xù)縮減，深亞微米CMOS器件的截止頻率已接近百GHz。因此，采用常規(guī)的CMOS工藝完全可以設(shè)計(jì)出適用于TD-LTE系統(tǒng)要求的低噪聲放大器。

近年來，研究人員在CMOS低噪聲放大器的電路結(jié)構(gòu)方面開展了大量研究，在噪聲、增益和帶寬方面進(jìn)行了很好的折衷。例如，利用差分電路結(jié)構(gòu)獲得更低的噪聲，但這對(duì)工藝精度和設(shè)計(jì)技巧提出了嚴(yán)苛的要求，增加了設(shè)計(jì)復(fù)雜度，且獲得與單端結(jié)構(gòu)同樣的增益需要兩倍的功耗和芯片面積。

此外，也有一些采用共源共柵結(jié)構(gòu)和共源結(jié)構(gòu)分別作為第一、二級(jí)放大電路的單端低噪聲放大器設(shè)計(jì)的報(bào)道，盡管可以獲得一定的增益，且易于實(shí)現(xiàn)輸出阻抗匹配，但采用傳統(tǒng)共源共柵結(jié)構(gòu)的第一級(jí)電路難以實(shí)現(xiàn)噪聲阻抗匹配和高的增益。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明提供了一種用于TD-LTE的高增益CMOS低噪聲放大器，本發(fā)明在已有的研究基礎(chǔ)上，利用并聯(lián)電容的源電感反饋型共源共柵結(jié)構(gòu)，設(shè)計(jì)了一款應(yīng)用于TD-LTE系統(tǒng)、同時(shí)實(shí)現(xiàn)低噪聲系數(shù)和高增益的CMOS低噪聲放大器，詳見下文描述：

一種用于TD-LTE的高增益CMOS低噪聲放大器，所述低噪聲放大器為全集成的兩級(jí)級(jí)聯(lián)結(jié)構(gòu)，所述低噪聲放大器包括：第一級(jí)放大電路、第二級(jí)放大電路，還包括級(jí)間匹配單元及偏置電路；

所述第一級(jí)放大電路采用并聯(lián)電容的源電感反饋型共源共柵結(jié)構(gòu)，所述第二級(jí)放大電路采用電感峰化的共源共柵結(jié)構(gòu)；

其中，單端射頻信號(hào)經(jīng)所述第一級(jí)放大電路實(shí)現(xiàn)輸入匹配和放大后，通過所述級(jí)間匹配單元送入所述第二級(jí)放大電路，完成二次放大和輸出匹配，最后輸出射頻信號(hào)。

其中，所述第一級(jí)放大電路包括：輸入管M₁、電感L_S、電感L_G、并聯(lián)電容C_t、放大管M₂以及電感L_D1，用于實(shí)現(xiàn)工作帶寬內(nèi)的噪聲阻抗和輸入阻抗同時(shí)匹配。

其中，所述第二級(jí)放大電路采用了電感峰化的共源共柵結(jié)構(gòu)，包括：輸入管M₃、放大管M₄、電感L_D2和電容C_B2，用于提高低噪聲放大器的整體增益和反向隔離度。

其中，采用電容耦合方式實(shí)現(xiàn)第一、二級(jí)放大電路的級(jí)間匹配。

進(jìn)一步地，所述偏置電路采用二極管連接的MOS管與電阻串聯(lián)的方式，為兩級(jí)放大電路提供直流偏置。

進(jìn)一步地，所述低噪聲放大器采用與數(shù)字處理單元兼容的硅基CMOS工藝，實(shí)現(xiàn)第一級(jí)放大電路、第二級(jí)放大電路，級(jí)間匹配單元及偏置電路的片上集成。

與現(xiàn)有用于TD-LTE系統(tǒng)的低噪聲放大器相比，本發(fā)明具有如下優(yōu)點(diǎn)：

1、采用與數(shù)字處理單元兼容的硅基CMOS工藝，實(shí)現(xiàn)了放大電路、匹配單元和偏置電路的片上集成。與現(xiàn)行的HBT、HEMT等化合物半導(dǎo)體工藝相比，所設(shè)計(jì)低噪聲放大器芯片的集成度高、成本低。

2、第一級(jí)放大電路采用并聯(lián)電容的源電感反饋型共源共柵結(jié)構(gòu)，與傳統(tǒng)的源電感反饋型共源共柵結(jié)構(gòu)相比，獲得了極低的噪聲系數(shù)，提高了系統(tǒng)靈敏度。

3、第二級(jí)放大電路采用電感峰化的共源共柵結(jié)構(gòu)，在提高低噪聲放大器增益的同時(shí)增加了隔離度，從而抑制輸出信號(hào)對(duì)輸入的干擾，有利于抑制后級(jí)混頻器的噪聲。

4、偏置電路利用偏置點(diǎn)串聯(lián)電容到地的方式，消除電源對(duì)輸入信號(hào)的串?dāng)_。

附圖說明

圖1給出了本發(fā)明所設(shè)計(jì)低噪聲放大器的電路原理圖；

圖2給出了第一級(jí)放大電路的小信號(hào)等效電路的示意圖；

圖3給出了第一級(jí)放大電路的噪聲等效電路的示意圖；

圖4給出了S參數(shù)的仿真結(jié)果的示意圖；

圖5給出了噪聲系數(shù)NF的仿真結(jié)果的示意圖；

圖6給出了穩(wěn)定性系數(shù)K_f的仿真結(jié)果的示意圖。

具體實(shí)施方式

為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面對(duì)本發(fā)明實(shí)施方式作進(jìn)一步地詳細(xì)描述。

實(shí)施例1

一種用于TD-LTE的高增益CMOS低噪聲放大器，參見圖1，該高增益CMOS低噪聲放大器為全集成的兩級(jí)級(jí)聯(lián)結(jié)構(gòu)的CMOS低噪聲放大器。

其中，第一級(jí)放大電路采用并聯(lián)電容的源電感反饋型共源共柵結(jié)構(gòu)，第二級(jí)放大電路采用電感峰化的共源共柵結(jié)構(gòu)，還包括級(jí)間匹配單元及偏置電路。

單端射頻信號(hào)V_in經(jīng)第一級(jí)放大電路實(shí)現(xiàn)輸入匹配和放大后，通過級(jí)間匹配單元送入第二級(jí)放大電路，完成二次放大和輸出匹配，最后輸出射頻信號(hào)V_out。

其中，第一級(jí)放大電路采用并聯(lián)電容的源電感反饋型共源共柵結(jié)構(gòu)，包括：輸入管M₁、電感L_S、電感L_G、并聯(lián)電容C_t、放大管M₂以及電感L_D1，用于實(shí)現(xiàn)工作帶寬內(nèi)的噪聲阻抗和輸入阻抗同時(shí)匹配。

其中，第二級(jí)放大電路采用了電感峰化的共源共柵結(jié)構(gòu)，包括：輸入管M₃、放大管M₄、電感L_D2和電容C_B2，用于提高低噪聲放大器的整體增益和反向隔離度。

進(jìn)一步地，采用電容耦合方式實(shí)現(xiàn)第一、二級(jí)放大電路的級(jí)間匹配；偏置電路采用二極管連接的MOS管與電阻串聯(lián)的方式為兩級(jí)放大電路提供直流偏置。

綜上所述，本發(fā)明實(shí)施例設(shè)計(jì)的低噪聲放大器可用于TD-LTE系統(tǒng)的D頻段和E頻段。該低噪聲放大器的中心頻率為2.4GHz，可同時(shí)獲得低的噪聲系數(shù)和高的增益。

本發(fā)明實(shí)施例對(duì)各器件的型號(hào)除做特殊說明的以外，其他器件的型號(hào)不做限制，只要能完成上述功能的器件均可。

實(shí)施例2

下面結(jié)合具體的附圖對(duì)實(shí)施例1中的方案進(jìn)行詳細(xì)的介紹，詳見下文描述：

參見附圖1，本發(fā)明實(shí)施例基于標(biāo)準(zhǔn)CMOS工藝，提出了一種可用于TD-LTE系統(tǒng)D頻段(2570～2620MHz)和E頻段(2300-2400MHz)的低噪聲放大器。電路整體連接如下：

二級(jí)管連接的MOS管M₅與電阻R₁串聯(lián)，M₅的柵漏極連接電阻R₂到MOS管M₁的柵極，MOS管M₅的柵極連接一個(gè)大電容C₅至地線。MOS管M₂的柵極直接連接VDD。電源V_in連接電容C_B1、電感L_G至MOS管M₁的柵極，MOS管M₁的源極串聯(lián)電感L_S到地線，漏極連接MOS管M₂的源極，MOS管M₂的柵極連接VDD，漏極串聯(lián)電感L_D1到VDD。MOS管M₂漏極串接電容C_B2到輸入管M₃的柵極，二極管連接的MOS管M₆串聯(lián)電阻R₃到VDD，MOS管M₆的柵極連接電容C₆到地線，同時(shí)連接電阻R₄至輸入管M₃的柵極；MOS管M₃的源極連接地線，漏極連接到MOS管M₄的源極；MOS管M₄的柵極連接到電阻R₅、R₆的連接點(diǎn)；MOS管M₄的漏極連接電感L_D2至VDD，MOS管M₄的漏極與電感L_D2的連接處連接電容C_B3到V_out。電阻R₅、R₆串聯(lián)，電阻R₅一端連接至VDD，另一端連接至電阻R₆然后連接至地線，在電阻R₅和R₆的連接點(diǎn)連接電容C₇至地線，另引出一條導(dǎo)線接到MOS管M₄的柵極。

為了減弱密勒效應(yīng)對(duì)頻率響應(yīng)和帶寬的影響，同時(shí)獲得較高的增益，以抑制后級(jí)電路的噪聲，第一級(jí)放大電路采用并聯(lián)電容的源電感反饋型共源共柵結(jié)構(gòu)，如圖1所示。盡管在共源共柵電路的源極引入電感會(huì)降低增益，但可使噪聲阻抗和輸入阻抗與源阻抗同時(shí)匹配。另外，并聯(lián)電容的引入也可增加設(shè)計(jì)自由度，使得晶體管柵寬的選擇更加靈活。通過分析圖2所示的第一級(jí)放大電路的小信號(hào)等效電路模型，可得源阻抗為：

Z_S＝R_S (3)

輸入阻抗為：

Z_in＝s(L_S+L_G)+1/(sC_t+sC_gs1)+g_m1L_S/(C_t+C_gs1) (4)

其中，R_S為源阻抗；S為復(fù)頻域；g_m1為MOS管M₁的跨導(dǎo)，C_gs1為MOS管M₁的柵源電容。

通過調(diào)節(jié)輸入電感和電容的大小，使其在2.4GHz附近發(fā)生諧振。此時(shí)，式(4)的前兩項(xiàng)之和為零，且，

Z_S＝R_S＝g_m1L_S/(C_t+C_gs1) (5)

這樣，即可實(shí)現(xiàn)中心頻率輸入阻抗的匹配。由于輸入阻抗Z_in的虛部在中心頻率附近的變化對(duì)輸入阻抗匹配不會(huì)產(chǎn)生較大的影響，故可保證一定帶寬內(nèi)的輸入阻抗匹配。

圖3所示為第一級(jí)放大電路的噪聲等效電路。理論分析表明，其所能達(dá)到的最小噪聲因子：

當(dāng)?shù)驮肼暦糯笃鳚M足最小噪聲因子時(shí)，對(duì)應(yīng)的噪聲阻抗為最佳噪聲阻抗：

其中，c為相關(guān)因子，α、γ、δ為工藝參數(shù)；ω為工作頻率；ω_T為截止頻率。

從式(7)可以看出，要使最佳噪聲阻抗Z_opt＝Z_S，則式(7)的虛部應(yīng)為零。從式(5)和(7)可以看出，并聯(lián)電容C_t的引入不僅使得輸入匹配和噪聲匹配的易于實(shí)現(xiàn)，而且MOS管M₁的尺寸選取更為靈活，更好地控制電路功耗。此外，在保證匹配性能不變的情況下，并聯(lián)電容C_t的引入還可降低匹配網(wǎng)絡(luò)中電感元件L_G和L_S的感值，從而減小芯片面積，降低成本。

為了進(jìn)一步提高低噪聲放大器的增益和隔離度，本發(fā)明實(shí)施例采用電感峰化的共源共柵結(jié)構(gòu)作為第二級(jí)放大電路。該結(jié)構(gòu)在MOS管M₄的漏極引入一個(gè)較大感值的電感L_D2，使其對(duì)高頻信號(hào)為高阻，提高輸出阻抗，因而獲得更高的電路增益。因?yàn)榈诙?jí)放大電路對(duì)低噪聲放大器整體電路的噪聲貢獻(xiàn)相對(duì)較小，因而無需對(duì)其進(jìn)行額外的噪聲匹配。為了使輸出功率最大效率地傳輸給下一級(jí)模塊，本發(fā)明實(shí)施例利用漏極電感L_D2、MOS管M₄的寄生電容及電容C_B3構(gòu)成的L型匹配網(wǎng)絡(luò)，將輸出阻抗匹配到50Ω。

通過在第一、二級(jí)放大電路間串聯(lián)電容C_B2，隔斷兩級(jí)電路直流偏置的相互影響，且該串聯(lián)電容C_B2與電感L_D1、MOS管M₂的柵漏電容C_gd2及MOS管M₃的柵源電容C_gs3組成級(jí)間匹配網(wǎng)絡(luò)，實(shí)現(xiàn)級(jí)間匹配。

因第一、二級(jí)放大電路輸入管的柵壓均由有源偏置電路提供，故下面僅對(duì)第一級(jí)放大電路的偏置電路進(jìn)行分析。所述偏置電路利用二極管連接的MOS管M₅與電阻R₁串聯(lián)分壓，采用高達(dá)5KΩ的電阻連接偏置電路與MOS管M₁的柵級(jí)，給MOS管M₁提供合適的偏置電壓。高值電阻R₂可有效防止輸入射頻信號(hào)進(jìn)入偏置電路，影響偏置性能，同時(shí)減小偏置電路對(duì)整體噪聲系數(shù)的貢獻(xiàn)。

為了降低偏置電路功耗，MOS管M₅應(yīng)選擇盡可能小的尺寸。

進(jìn)一步地，為防止高頻噪聲和非理想電源對(duì)主電路性能的影響，在MOS管M₅的源、漏極間并聯(lián)一個(gè)大的去耦電容C₅。

綜上所述，本發(fā)明實(shí)施例設(shè)計(jì)的低噪聲放大器可用于TD-LTE系統(tǒng)的D頻段和E頻段。該低噪聲放大器的中心頻率為2.4GHz，可同時(shí)獲得低的噪聲系數(shù)和高的增益。

本發(fā)明實(shí)施例對(duì)各器件的型號(hào)除做特殊說明的以外，其他器件的型號(hào)不做限制，只要能完成上述功能的器件均可。

實(shí)施例3

本發(fā)明實(shí)施例采用UMC 0.18μm CMOS工藝對(duì)所設(shè)計(jì)低噪聲放大器進(jìn)行優(yōu)化設(shè)計(jì)和版圖繪制。在Cadance環(huán)境下，采用Calibre軟件提取版圖中的寄生參數(shù)，用Spectre進(jìn)行版圖后仿真，仿真結(jié)果如圖4-6所示。

圖4給出了S參數(shù)仿真結(jié)果。由圖可見，所述低噪聲放大器的3dB帶寬為2.1GHz-2.7GHz，S₂₁在2.4GHz處獲得最大值為21.5dB，說明本發(fā)明實(shí)施例所設(shè)計(jì)電路具有足夠大的增益。S₁₁<-11dB且S₂₂<-11dB，表明本發(fā)明實(shí)施例所設(shè)計(jì)電路的輸入端和輸出端實(shí)現(xiàn)了良好的阻抗匹配，具有良好的反射性能。

圖5給出了噪聲系數(shù)NF仿真結(jié)果。在2.1GHz-2.7GHz頻段內(nèi)，噪聲系數(shù)NF<2dB，且變化量?jī)H有0.02dB，說明本發(fā)明實(shí)施例所設(shè)計(jì)放大器能夠獲得極低的噪聲。

圖6給出了低噪聲放大器的穩(wěn)定性分析曲線。由圖可見，在整個(gè)工作頻段內(nèi)，穩(wěn)定性系數(shù)K_f>1，即所設(shè)計(jì)低噪聲放大器處于絕對(duì)穩(wěn)定狀態(tài)。

綜上所述，本發(fā)明實(shí)施例采用UMC 0.18μm CMOS工藝，設(shè)計(jì)了一款可用于TD-LTE系統(tǒng)D頻段(2570～2620MHz)和E頻段(2300-2400MHz)的低噪聲放大器。采用了兩級(jí)級(jí)聯(lián)結(jié)構(gòu)，使低噪聲放大器在實(shí)現(xiàn)噪聲阻抗和輸入阻抗匹配的同時(shí)，獲得了低的噪聲系數(shù)和高的增益。本發(fā)明實(shí)施例所述低噪聲放大器能夠很好地滿足TD-LTE系統(tǒng)D頻段和E頻段的應(yīng)用要求。

本領(lǐng)域技術(shù)人員可以理解附圖只是一個(gè)優(yōu)選實(shí)施例的示意圖，上述本發(fā)明實(shí)施例序號(hào)僅僅為了描述，不代表實(shí)施例的優(yōu)劣。

以上所述僅為本發(fā)明的較佳實(shí)施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。